CN103163435B - 晶圆可接受性测试之击穿电压测试装置及方法 - Google Patents
晶圆可接受性测试之击穿电压测试装置及方法 Download PDFInfo
- Publication number
- CN103163435B CN103163435B CN201310085117.XA CN201310085117A CN103163435B CN 103163435 B CN103163435 B CN 103163435B CN 201310085117 A CN201310085117 A CN 201310085117A CN 103163435 B CN103163435 B CN 103163435B
- Authority
- CN
- China
- Prior art keywords
- test
- voltage
- test platform
- breakdown
- platform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种晶圆可接受性测试之击穿电压测试装置,包括放电模块,漏电测试模块,以及用于所述半导体器件在漏电测试模块判定为不短路后进行击穿电压测试的斜坡电压测试平台、返回型测试平台,以及综合型测试平台,其中,所述综合型测试平台通过标志模块的选择,将斜坡电压测试平台和返回型测试平台结合,并建立ALg程式进行测试,同时观测斜坡电压测试平台和返回型测试平台中的数据。本发明所述击穿电压测试结合所述斜坡电压测试和所述返回型测试,同时进行测量,并修改精度和Ibd设定,可准确的判断ALg程式设置的正确性,减少调试时间。同时观测多组数据,使得击穿电压测试结果更具可信性,减少重新测试的必要性,并可直接观测到数据的可靠性与简单结构的失效特点。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种晶圆可接受性测试之击穿电压测试装置及方法。
背景技术
集成电路的制作过程可以分为上、中、下游三个阶段,具体包括,硅片制作;集成电路制作;集成电路的封装和测试。集成电路的制作工序非常复杂,成本也非常高,因此制程品的良率具有举足轻重的地位。在整个制作过程中测试大致分为三个阶段:集成电路制作完成以后的晶圆可接受性测试(WaferAcceptanceTest,WAT);集成电路封装前的测试(ChipPackageTest);集成电路封装后的测试(FinalTest)。
晶圆可接受性测试是在工艺流程结束后对芯片做的电性测试,用来检验各段工艺流程是否符合标准。WAT是集成电路制成以后的第一个测试关卡,能最快、最直接的反应出集成电路制作工艺中的种种不足,为工程师发现问题,以及改进工艺提供依据,同时也能有效的避免在批量生产中发生重大事故导致经济损失。
由于在半导体工厂中WAT测试出来的数据是作为出货的依据,所以测出来的数据不符合规格时,这些芯片甚至整批货都有可能报废。工艺整合工程师通常需要根据对测试出来的数据进行分析,找出工艺出问题的站点和设备。分析数据的前提是要测试出的数据是准确、真实的。如果数据不经确认就作为报废或分析的依据,则会浪费大量的人力物力。在代工厂中,由于WAT中的击穿电压测试为单一输出的测试模式,对所述数据的确认通常是进行重新测试,重新测试过程中不仅耗时耗力,而且严重地限制生产效率,增加生产成本,已不能满足复杂工程测试之需。
故针对现有技术存在的问题,本案设计人凭借从事此行业多年的经验,积极研究改良,于是有了本发明晶圆可接受性测试之击穿电压测试装置及方法。
发明内容
本发明是针对现有技术中,传统WAT中的击穿电压测试为单一输出的测试模式,对所述数据的确认通常是进行重新测试,重新测试过程中不仅耗时耗力,而且严重地限制生产效率,增加生产成本,已不能满足复杂工程测试之需等缺陷提供一种晶圆可接受性测试之击穿电压测试装置。
本发明之又一目的是针对现有技术中,传统WAT中的击穿电压测试为单一输出的测试模式,对所述数据的确认通常是进行重新测试,重新测试过程中不仅耗时耗力,而且严重地限制生产效率,增加生产成本,已不能满足复杂工程测试之需等缺陷提供一种晶圆可接受性测试之击穿电压测试装置的测试方法。
为了解决上述问题,本发明提供一种晶圆可接受性测试之击穿电压测试装置,所述晶圆可接受性测试之击穿电压测试装置,包括放电模块,漏电测试模块,以及用于所述半导体器件在所述漏电测试模块判定为不短路后进行击穿电压测试的斜坡电压测试平台、返回型测试平台,以及综合型测试平台,其中,所述综合型测试平台通过标志模块的选择,将所述斜坡电压测试平台和所述返回型测试平台结合,并建立ALg程式进行测试,在所述综合型测试平台的测试中,同时观测斜坡电压测试平台和返回型测试平台中的数据。
为实现本发明之又一目的,本发明提供一种晶圆可接受性测试之击穿电压测试装置的测试方法,所述方法包括,
执行步骤S1:在斜坡电压测试平台的测试过程中获取导致返回型测试平台无法正确输出的原因;
执行步骤S2:斜坡电压测试平台和返回型测试平台同时进行测试,并修改精度和Ibd设定;
执行步骤S3:判断ALg设置的正确性,在综合型测试平台中进行击穿电压测试。
可选地,在所述斜坡电压测试平台测试时,首先执行一个预测试,Vuse施加在电容器上,测试相应的工作电压下的电流Iuse;如果Iuse大于设定的击穿电流Ibd,则电容器被认为是初始失效;如果Iuse小于设定的击穿电路Ibd,则从Vstart扫描至Vstop,在扫描的同时测试Iuse,当Iuse大于击穿电路Ibd时,则表示此时的电压Vuse即为击穿电压Vbd。
可选地,在每个加速电压施加间隔之后,电压被设置到Vuse,此时电流被测量并被用来探测电压击穿的发生,当测试的电流超过设置的Ibd,则表示此时的电压即为击穿电压Vbd。
可选地,所述斜坡电压测试平台所测试的击穿电压较所述返回型测试平台测试的击穿电压所测试的电压小。
综上所述,本发明所述晶圆可接受性测试之击穿电压测试在斜坡电压测试中获得导致返回型测试无法正确输出的原因,并结合所述斜坡电压测试和所述返回型测试,同时进行测量,并修改精度和Ibd设定,则可准确的判断ALg程式设置的正确性,减少调试时间,更有效的进行测试。在同时观测斜坡电压测试平台和返回型测试平台中的多组数据,使得所述击穿电压测试结果更具可信性,减少重新测试的必要性,并可直接观测到数据的可靠性与简单结构的失效特点。
附图说明
图1所示为晶圆可接受性测试之击穿电压测试装置的框架结构示意图;
图2(a)所示为斜坡电压测试中V-T关系图谱;
图2(b)所示为斜坡电压测试中的V-I关系图谱;
图3(a)所示为返回型测试测试平台的V-T关系图谱;
图3(b)所示为返回型测试平台的V-I关系图谱;
图4为所述综合型测试平台15的V-I关系图谱;
图5所示为实施例中斜坡电压测试的I-V关系图谱;
图6所示为实施例中返回型测试的I-V关系图谱。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效,下面将结合实施例并配合附图予以详细说明。
请参阅图1,图1所示为本发明晶圆可接受性测试之击穿电压测试装置的框架结构示意图。所述击穿电压测试装置1包括放电模块11,漏电测试模块12,以及用于所述半导体器件(未图示)在所述漏电测试模块12判定为不短路后进行击穿电压测试的斜坡电压测试平台13、返回型测试平台14,以及综合型测试平台15。
请参阅图2(a)、图2(b),并结合参阅图1,图2(a)所示为斜坡电压测试中V-T关系图谱。图2(b)所示为斜坡电压测试中的V-I关系图谱。其中,在所述斜坡电压测试平台13测试时,首先执行一个预测试,Vuse施加在电容器上,测试相应的工作电压下的电流Iuse。如果Iuse大于设定的击穿电流Ibd,则电容器被认为是初始失效。如果Iuse小于设定的击穿电路Ibd,则从Vstart扫描至Vstop,在扫描的同时测试Iuse,当Iuse大于击穿电路Ibd时,则表示此时的电压Vuse即为击穿电压Vbd。由图2(b)可知,测试人员可以清晰的观测各测试点的Iuse与Vuse,同时准确判断在ALg程式中设置的测试精度是否满足需求。
请参阅图3(a)、图3(b),并结合参阅图1,图3(a)所示为返回型测试测试平台的V-T关系图谱。图3(b)所示为返回型测试平台的V-I关系图谱。从图3(a)可知,在每个加速电压施加间隔之后,电压被设置到Vuse,此时电流被测量并被用来探测电压击穿的发生。当测试的电流超过设置的Ibd,则表示此时的电压即为击穿电压Vbd。在返回型测试中,测试人员可以获得半导体器件在电压击穿时所进行的返回测试次数。
请参阅图4,并结合参阅图1,图4为所述综合型测试平台15的V-I关系图谱。所述综合型测试平台15通过标志模块16的选择,将所述斜坡电压测试平台13和所述返回型测试平台14结合,并建立ALg程式进行一次性有效测试。在所述综合型测试平台15的测试中,可以同时观测斜坡电压测试平台13和返回型测试平台14中的多组数据,使得所述击穿电压测试结果更具可信性,减少重新测试的必要性,并可直接观测到数据的可靠性与简单结构的失效特点。
为便于直观的阐述本发明之击穿电压测试装置及其方法,请继续参阅图5、图6,并结合参阅图4,图5所示为实施例中斜坡电压测试的I-V关系图谱。图6所示为实施例中返回型测试的I-V关系图谱。在本实施例中,非限制性地列举,在所述击穿电压测试过程中,设置所述击穿电流Ibd为1×10-4A,ALg程式中设置精度为0.01。由图5可知,在斜坡电压测试中,当电压为4.2V时,电流达到击穿电流Ibd。由图6可知,在返回型测试中,当电压在4V时,电流达到击穿电流Ibd。由图4可知,测试人员在斜坡电压测试中获得导致返回型测试无法正确输出的原因,并结合所述斜坡电压测试和所述返回型测试,同时进行测量,并修改精度和Ibd设定,则可准确的判断ALg程式设置的正确性,减少调试时间,更有效的进行测试。
请继续参阅图4,并结合参阅图1,所述晶圆可接受性测试之击穿电压测试的方法包括以下步骤,
执行步骤S1:在斜坡电压测试平台13的测试过程中获取导致返回型测试平台14无法正确输出的原因;
执行步骤S2:斜坡电压测试平台13和返回型测试平台14同时进行测试,并修改精度和Ibd设定;
执行步骤S3:判断ALg设置的正确性,在综合型测试平台15中进行击穿电压测试。
显然地,在所述斜坡电压测试中获得导致所述返回型测试无法正确输出的原因,并结合所述斜坡电压测试和所述返回型测试,同时进行测量,并修改精度和Ibd设定,则可准确的判断ALg程式设置的正确性,减少调试时间,更有效的进行测试。在实际测试过程中,所述斜坡电压测试平台所测试的击穿电压Vbd1较所述返回型测试平台测试的击穿电压Vbd2所测试的电压略小。
综上所述,本发明所述晶圆可接受性测试之击穿电压测试在斜坡电压测试中获得导致返回型测试无法正确输出的原因,并结合所述斜坡电压测试和所述返回型测试,同时进行测量,并修改精度和Ibd设定,则可准确的判断ALg程式设置的正确性,减少调试时间,更有效的进行测试。在同时观测斜坡电压测试平台和返回型测试平台中的多组数据,使得所述击穿电压测试结果更具可信性,减少重新测试的必要性,并可直接观测到数据的可靠性与简单结构的失效特点。
本领域技术人员均应了解,在不脱离本发明的精神或范围的情况下,可以对本发明进行各种修改和变型。因而,如果任何修改或变型落入所附权利要求书及等同物的保护范围内时,认为本发明涵盖这些修改和变型。
Claims (5)
1.一种晶圆可接受性测试之击穿电压测试装置,包括放电模块,漏电测试模块,以及用于半导体器件在所述漏电测试模块判定为不短路后进行击穿电压测试的斜坡电压测试平台、返回型测试平台,以及综合型测试平台,其特征在于,所述综合型测试平台通过标志模块的选择,将所述斜坡电压测试平台和所述返回型测试平台结合,并建立ALg程式进行测试,在所述综合型测试平台的测试中,同时观测斜坡电压测试平台和返回型测试平台中的数据。
2.如权利要求1所述的晶圆可接受性测试之击穿电压测试装置的测试方法,其特征在于,所述方法包括,
执行步骤S1:在斜坡电压测试平台的测试过程中获取导致返回型测试平台无法正确输出的原因;
执行步骤S2:斜坡电压测试平台和返回型测试平台同时进行测试,并修改精度和Ibd设定;
执行步骤S3:判断ALg设置的正确性,在综合型测试平台中进行击穿电压测试。
3.如权利要求2所述的晶圆可接受性测试之击穿电压测试装置的测试方法,其特征在于,在所述斜坡电压测试平台测试时,首先执行一个预测试,Vuse施加在电容器上,测试相应的工作电压下的电流Iuse;如果Iuse大于设定的击穿电流Ibd,则电容器被认为是初始失效;如果Iuse小于设定的击穿电路Ibd,则从Vstart扫描至Vstop,在扫描的同时测试Iuse,当Iuse大于击穿电路Ibd时,则表示此时的电压Vuse即为击穿电压Vbd。
4.如权利要求2所述的晶圆可接受性测试之击穿电压测试装置的测试方法,其特征在于,在每个加速电压施加间隔之后,电压被设置到Vuse,此时电流被测量并被用来探测电压击穿的发生,当测试的电流超过设置的Ibd,则表示此时的电压即为击穿电压Vbd。
5.如权利要求2所述的晶圆可接受性测试之击穿电压测试装置的测试方法,其特征在于,所述斜坡电压测试平台所测试的击穿电压较所述返回型测试平台测试的击穿电压所测试的电压小。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310085117.XA CN103163435B (zh) | 2013-03-15 | 2013-03-15 | 晶圆可接受性测试之击穿电压测试装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310085117.XA CN103163435B (zh) | 2013-03-15 | 2013-03-15 | 晶圆可接受性测试之击穿电压测试装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103163435A CN103163435A (zh) | 2013-06-19 |
CN103163435B true CN103163435B (zh) | 2015-11-25 |
Family
ID=48586687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310085117.XA Active CN103163435B (zh) | 2013-03-15 | 2013-03-15 | 晶圆可接受性测试之击穿电压测试装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103163435B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103645858A (zh) * | 2013-11-08 | 2014-03-19 | 上海华力微电子有限公司 | Wat测试曲线数据的保存方法和装置 |
CN104698357A (zh) * | 2015-03-31 | 2015-06-10 | 上海华力微电子有限公司 | 栅氧层击穿电压测试方法 |
CN108400786A (zh) * | 2018-01-22 | 2018-08-14 | 航天科工防御技术研究试验中心 | 基于电流积分法的adc典型静态参数测试装置与方法 |
CN108508333B (zh) * | 2018-03-21 | 2020-04-10 | 长江存储科技有限责任公司 | 后端介电材料的可靠性评估方法 |
CN112037701B (zh) * | 2020-09-10 | 2023-02-28 | 苏州清越光电科技股份有限公司 | 一种显示屏的老化方法和显示屏老化处理装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1948981A (zh) * | 2005-10-14 | 2007-04-18 | 上海华虹Nec电子有限公司 | 一种高速晶圆允收测试方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100282432B1 (ko) * | 1998-08-31 | 2001-02-15 | 김영환 | 티디디비(tddb) 테스트 패턴 및 그를 이용한 모스캐패시터유전체막의 tddb테스트방법 |
JP2001013197A (ja) * | 1999-06-28 | 2001-01-19 | Mitsubishi Electric Corp | 電気機器の試験装置 |
-
2013
- 2013-03-15 CN CN201310085117.XA patent/CN103163435B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1948981A (zh) * | 2005-10-14 | 2007-04-18 | 上海华虹Nec电子有限公司 | 一种高速晶圆允收测试方法 |
Non-Patent Citations (3)
Title |
---|
Intelligent process diagnosis based on;R. S. Guo等;《Electronics Manufacturing Technology Symp.》;19961031;第347–354页 * |
基于WAT Analyzer软件的阈值电压计算及magic number测定;吴振华等;《实验室研究与探索》;20090930;第28卷(第9期);第33-35、87页 * |
某存储器芯片晶圆可接受性测试的设计与实现;彭继甜;《中国优秀硕士学位论文全文数据库 信息科技辑》;20111215(第12期);正文第19页第1-4段、第27页第1段-第28页最后1段,第47页第3段-最后1段及图3-9 * |
Also Published As
Publication number | Publication date |
---|---|
CN103163435A (zh) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103163435B (zh) | 晶圆可接受性测试之击穿电压测试装置及方法 | |
CN103163442B (zh) | 一种晶圆测试方法 | |
CN105405785B (zh) | 一种基于仲裁器的绑定前硅通孔测试结构 | |
CN108807212A (zh) | 晶圆测试方法及晶圆测试装置 | |
CN101510520B (zh) | 一种抗干扰异步修调晶圆测试方法 | |
CN103487744B (zh) | 一种动态emmi系统及其实现方法和应用方法 | |
CN102253324B (zh) | 一种mos器件热载流子效应的测试结构及测试方法 | |
CN102749570A (zh) | 探针台晶圆测试设备以及晶圆测试方法 | |
CN102214552A (zh) | 一种用于多site并行测试的site良率统计方法 | |
CN204144249U (zh) | Goi_tddb测试电路结构 | |
CN103646888B (zh) | 一种晶圆可接受性测试系统及方法 | |
CN103308840B (zh) | 晶圆可接受测试方法 | |
CN103217558B (zh) | 一种探针卡维护方法 | |
CN104422801A (zh) | 负载板、自动测试设备和ic测试方法 | |
CN101368990A (zh) | 一种消除探针针迹偏移的方法 | |
CN102435798B (zh) | 探针卡与测试方法 | |
CN108344936B (zh) | 一种功率半导体器件的测试方法 | |
CN102928761A (zh) | 晶圆测试系统及晶圆测试方法 | |
CN103344898B (zh) | 晶圆允收测试系统及方法 | |
CN112420535A (zh) | 一种芯片制作方法及系统 | |
CN108231619B (zh) | 用于功率半导体芯片的检测方法 | |
CN206116354U (zh) | 一种探针卡 | |
US20240053398A1 (en) | Composite testing machine and method for using composite testing machine | |
CN114545139A (zh) | 一种测试装置及方法 | |
CN102707123A (zh) | 提高芯片电压测试精度方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |