CN204144249U

CN204144249U - Goi_tddb测试电路结构

Info

Publication number: CN204144249U
Application number: CN201420635543.6U
Authority: CN
Inventors: 朱月芹; 宋永梁
Original assignee: Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2014-10-29
Filing date: 2014-10-29
Publication date: 2015-02-04
Anticipated expiration: 2024-10-29

Abstract

本实用新型提供一种GOI_TDDB测试电路结构，包括：第一焊垫、第二焊垫和第三焊垫；多个第四焊垫；多个MOS晶体管；所述MOS晶体管包括栅极、源极、漏极和衬底；多个二极管，位于所述各并联支路上；多个保险丝，位于所述各并联支路上。在测试结构中设置多个MOS晶体管和连接每个MOS晶体管的栅极的第四焊垫，并将所述每个MOS晶体管的栅极并联在一起连接于第一焊垫，可以在测试的过程中同时对多个MOS晶体管进行测试，大大提高了测试的效率；在所述每个并联支路上均连接有保险丝，在所述并联支路上产生瞬间击穿电流时，所述保险丝会熔断，进而保护探针不会被损坏。

Description

GOI_TDDB测试电路结构

技术领域

本实用新型涉及半导体测试技术领域，特别是涉及一种GOI_TDDB测试电路结构。

背景技术

MOS(Metal Oxide Semiconductor，金属氧化物半导体)器件的栅极结构由衬底上形成的栅氧层以及沉积于栅氧层上的多晶硅层组成，其中衬底材料如硅衬底，栅氧层的材料为二氧化硅。栅氧层的漏电流与栅氧层质量关系极大，漏电增加到一定程度即构成击穿。随着超大规模集成电路器件尺寸等比例缩小，芯片面积不断增大，相应地栅氧层的总面积也增大，存在缺陷的概率将增加，同时栅氧层的厚度随着集成电路器件尺寸的缩小也在不断的减小，但是加载到栅极的电压并未随着集成电路器件尺寸等比例缩小而同比例的减小，这便导致栅氧层中电场强度的增加，所以栅氧层击穿在MOS器件的各种失效现象中最为常见。所以栅氧层的完整性和抗击穿能力将直接影响到MOS器件的使用寿命。

半导体的GOI_TDDB(Gate Oxide Integrity_Time Dependent Dielectric Breakdown，栅氧完整性_经时击穿)测试是半导体测试中的一项非常重要的测试项目。它可以用来预测半导体器件的使用寿命。

栅氧完整性(GOI)测试是验证栅氧层质量的测试过程。在半导体器件的制造过程中，一般都要形成专门的测试结构用于栅氧层完整性测试，检测栅氧层中是否存在缺陷，防止栅氧层缺陷造成器件的可靠性下降。类似的，在互连结构形成之后，需要对相邻互联结构之间的介质层的完整性测试，防止由于离子扩散等缺陷造成介质层的击穿电压下降，使得器件的可靠性下降。

经时击穿(TDDB)测试属于一种加速测试，它通过实测击穿电量Q_BD、击穿时间t_BD等大量数据的统计分布来表征栅氧层的质量，并可通过它来预测栅氧层的寿命。通常是在栅极上加恒定的电压，经过一段时间后，栅氧层就会被击穿，在栅极上施加恒定电压开始到栅氧层被击穿结束的这段期间所经历的时间就是在该条件下的栅氧层寿命。常用的TDDB寿命评价方法可分为恒定电压法、恒定电流法、斜坡电压法和斜坡电流法。

现有的GOI_TDDB测试电路结构如图1所示，由图1可知，所示测试电路结构中包括一个MOS晶体管10和四个焊垫，所述MOS晶体管10的栅极101与一第一焊垫11相连接，所述MOS晶体管10的源极102与一第二焊垫12相连接，所述MOS晶体管10的漏极103与一第三焊垫13相连接，所述MOS晶体管10的衬底104与一第四焊垫14相连接。测试时，对所述第一焊垫11、所述第二焊垫12、所述第三焊垫13和所述第四焊垫14上分别接入相应的测试电压，如所述第一焊垫11上施加栅压，所述第二焊垫12、所述第三焊垫13和所述第四焊垫14分别接地，即可进行GOI_TDDB的测试。

但是，现有的GOI_TDDB测试电路结构中只有一个MOS晶体管，一次只能对一个MOS晶体管进行测试，完成多个MOS晶体管测试的周期较长。同时，测试的时候，是通过测试探针在每个焊垫上施加所需的测试电压的，又由于在测试的过程中，如果栅氧层存在问题，在测试的电路中就会出现比较大的瞬间击穿电流，所述瞬间击穿电流容易对所述测试探针造成损坏。

因此，提供一种改进型的GOI_TDDB测试电路结构非常必要。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种GOI_TDDB测试电路结构，用于解决现有技术中由于一个测试电路结构中只有一个MOS晶体管，一次只能对一个MOS晶体管进行测试，完成多个MOS晶体管测试的周期较长的问题；以及由于测试结构中没有保护结构，在测试过程中，如果栅氧层存在问题，测试电路中会出现比较大的瞬间击穿电流，容易对测试探针造成损坏的问题。

为实现上述目的及其他相关目的，本实用新型提供一种GOI_TDDB测试电路结构，所述GOI_TDDB测试电路结构至少包括：第一焊垫、第二焊垫和第三焊垫；多个第四焊垫，位于所述第一焊垫与所述第二焊垫之间；多个MOS晶体管，位于所述第四焊垫与相邻焊垫之间；所述MOS晶体管包括栅极、源极、漏极和衬底，所述MOS晶体管的栅极分别电连接至相邻的所述第四焊垫，且各个所述MOS晶体管的栅极通过并联支路并联在一起并电连接至所述第一焊垫，所述MOS晶体管的源极和所述MOS晶体管的漏极电连接至所述第二焊垫相连接，所述MOS晶体管的衬底电连接至所述第三焊垫相连接；多个二极管，位于所述各并联支路上；所述二极管包括正极和负极；多个保险丝，位于所述各并联支路上。

作为本实用新型的GOI_TDDB测试电路结构的一种优选方案，所述保险丝的材质为金属或多晶硅。

作为本实用新型的GOI_TDDB测试电路结构的一种优选方案，所述保险丝呈中间细两短粗的长条结构。

作为本实用新型的GOI_TDDB测试电路结构的一种优选方案，所述保险丝位于所述二极管与所述MOS晶体管之间。

作为本实用新型的GOI_TDDB测试电路结构的一种优选方案，所述MOS晶体管为PMOS晶体管，所述MOS晶体管的栅极与所述二极管的正极相连接，所述第一焊垫与所述二极管的负极相连接。

作为本实用新型的GOI_TDDB测试电路结构的一种优选方案，所述第一焊垫与一负压电源相连接，所述第二焊垫和所述第三焊垫接地。

作为本实用新型的GOI_TDDB测试电路结构的一种优选方案，所述MOS晶体管为NMOS晶体管，所述MOS晶体管的栅极与所述二极管的负极相连接，所述第一焊垫与所述二极管的正极相连接。

作为本实用新型的GOI_TDDB测试电路结构的一种优选方案，所述第一焊垫与一正压电源相连接，所述第二焊垫和所述第三焊垫接地。

作为本实用新型的GOI_TDDB测试电路结构的一种优选方案，所述第四焊垫的个数为22个，所述MOS晶体管的个数为22个。

作为本实用新型的GOI_TDDB测试电路结构的一种优选方案，所述第一焊垫、所述第二焊垫、所述第三焊垫、所述第四焊垫和所述MOS晶体管位于同一条直线上。

作为本实用新型的GOI_TDDB测试电路结构的一种优选方案，所述第一焊垫、所述第二焊垫、所述第三焊垫和所述第四焊垫均为铝焊垫或铜焊垫。

如上所述，本实用新型的GOI_TDDB测试电路结构，具有以下有益效果：在GOI_TDDB测试电路结构中设置多个MOS晶体管和连接每个MOS晶体管的栅极的第四焊垫，并将所述每个MOS晶体管的栅极并联在一起连接于第一焊垫，可以在测试的过程中同时对多个MOS晶体管进行测试，缩短了整个测试的时间，大大提高了测试的效率；在所述每个并联支路上均连接有保险丝，在所述并联支路上产生瞬间击穿电流时，所述保险丝会熔断，进而保护探针不会被损坏；又由于所述每个MOS晶体管的栅极并联，在一个并联支路断开之后，不会对其他并联支路造成影响，仍可以对其他并联支路上的MOS晶体管进行测量。

附图说明

图1显示为现有技术中的GOI_TDDB测试电路结构的俯视结构示意图。

图2显示为本实用新型中实施例一所提供的GOI_TDDB测试电路结构的俯视结构示意图。

图3显示为本实用新型中实施例二所提供的GOI_TDDB测试电路结构的俯视结构示意图。

图4显示为本实用新型的GOI_TDDB测试电路结构中的保险丝的俯视结构示意图。

元件标号说明

10 MOS晶体管

101 MOS晶体管的栅极

102 MOS晶体管的源极

103 MOS晶体管的漏极

104 MOS晶体管的衬底

11 第一焊垫

12 第二焊垫

13 第三焊垫

14 第四焊垫

20 PMOS晶体管

201 PMOS晶体管的栅极

202 PMOS晶体管的源极

203 PMOS晶体管的漏极

204 PMOS晶体管的衬底

21 第一焊垫

22 第二焊垫

23 第三焊垫

24 第四焊垫

25 并联支路

26 二极管

261 二极管的正极

262 二极管的负极

27 保险丝

28 NMOS晶体管

281 NMOS晶体管的栅极

282 NMOS晶体管的源极

283 NMOS晶体管的漏极

284 NMOS晶体管的衬底

29 总线路

具体实施方式

以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。

请参阅图2至图4。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中部”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。

实施例一

请参阅图2，本实用新型提供一种GOI_TDDB测试电路结构，所述GOI_TDDB测试电路结构至少包括：第一焊垫21、第二焊垫22和第三焊垫23；多个第四焊垫24，所述第四焊垫24位于所述第一焊垫21与所述第二焊垫22之间；多个PMOS晶体管20，所述PMOS晶体管20位于所述第四焊垫24与相邻焊垫之间；所述PMOS晶体管20包括栅极、源极、漏极和衬底，所述PMOS晶体管20的栅极201分别电连接至相邻的所述第四焊垫24，且各个所述PMOS晶体管20的栅极201通过并联支路25并联在一起，并通过一总线路29电连接至所述第一焊垫21，所述PMOS晶体管20的源极202和所述PMOS晶体管20的漏极203电连接至所述第二焊垫22相连接，所述PMOS晶体管20的衬底204电连接至所述第三焊垫23相连接；多个二极管26，所述二极管26位于所述各并联支路25上；所述二极管26包括正极和负极；多个保险丝27，所述保险丝27位于所述各并联支路25上。

具体的，所述保险丝27的材质可以为金属或多晶硅。

具体的，请参阅图4，所述保险丝27可以呈中间细两短粗的长条结构，以便于有较大电流通过所述保险丝27时，所述保险丝27容易从中间断开。

具体的，所述保险丝27和所述二极管26二者在所述并联支路25上的位置可以不做限定，优选地，本实施例中，所述保险丝27位于所述二极管26与所述PMOS晶体管20之间。

具体的，所述二极管26的正极261与所述PMOS晶体管20的栅极201相连接，所述二极管26的负极262与所述第一焊垫21相连接。

具体的，所述第四焊垫24的个数为22个，所述PMOS晶体管20的个数为22个。

具体的，所述第一焊垫21、所述第二焊垫22、所述第三焊垫23、所述第四焊垫24和所述PMOS晶体管20位于同一条直线上。

具体的，所述第一焊垫21、所述第二焊垫22、所述第三焊垫23和所述第四焊垫24均为金属焊垫，优选地，本实施例中，所述第一焊垫21、所述第二焊垫22、所述第三焊垫23和所述第四焊垫24均为铝焊垫或铜焊垫。

具体的，所述第一焊垫21与一负压电源相连接，所述第二焊垫22和所述第三焊垫23均接地。

利用本实用新型的测试结构进行测试监控时，大致包括如下步骤：

1)将所述第一焊垫21接一stress负电压，所述stress负电压大于正常操作电压，小于击穿电压；将所述第二焊垫22和所述第三焊垫23接地；

2)经过一段时间，譬如0.01s，将所述第一焊垫21上的stress负电压断掉，将所述第四焊垫24上接正常操作电压；

若测得某一路径上的栅极电流与参考电流相比超过2个数量级，则说明该路径上对应的栅极发生了等离子诱导损伤，引起栅氧层击穿；否则，重复上述步骤1)至步骤2)，直至测得某一路径上的栅极电流与参考电流相比超过2个数量级为止。第一次将所述第一焊垫21接一stress负电压至量测到某一路径上的栅极电流与参考电流相比超过2个数量级之间所用的时间即为该路径上的PMOS晶体管栅氧层的寿命。

实施例二

请参阅图3，本实用新型提供一种GOI_TDDB测试电路结构，所述GOI_TDDB测试电路结构至少包括：第一焊垫21、第二焊垫22和第三焊垫23；多个第四焊垫24，所述第四焊垫24位于所述第一焊垫21与所述第二焊垫22之间；多个NMOS晶体管28，所述NMOS晶体管28位于所述第四焊垫24与相邻焊垫之间；所述NMOS晶体管28包括栅极、源极、漏极和衬底，所述NMOS晶体管28的栅极281分别电连接至相邻的所述第四焊垫24，且各个所述NMOS晶体管28的栅极281通过并联支路25并联在一起，并通过一总线路29电连接至所述第一焊垫21，所述NMOS晶体管28的源极282和所述NMOS晶体管28的漏极283电连接至所述第二焊垫22相连接，所述NMOS晶体管28的衬底284电连接至所述第三焊垫23相连接；多个二极管26，所述二极管26位于所述各并联支路25上；所述二极管26包括正极和负极；多个保险丝27，所述保险丝27位于所述各并联支路25上。

具体的，所述保险丝27的材质可以为金属或多晶硅。

具体的，所述保险丝27和所述二极管26二者在所述并联支路25上的位置可以不做限定，优选地，本实施例中，所述保险丝27位于所述二极管26与所述NMOS晶体管28之间。

具体的，所述二极管26的负极262与所述NMOS晶体管28的栅极281相连接，所述二极管26的负极261与所述第一焊垫21相连接。

具体的，所述第四焊垫24的个数为22个，所述NMOS晶体管28的个数为22个。

具体的，所述第一焊垫21、所述第二焊垫22、所述第三焊垫23、所述第四焊垫24和所述NMOS晶体管28位于同一条直线上。

具体的，所述第一焊垫21与一正压电源相连接，所述第二焊垫22和所述第三焊垫23均接地。

1)将所述第一焊垫21接一stress正电压，所述stress正电压大于正常操作电压，小于击穿电压；将所述第二焊垫22和所述第三焊垫23接地；

2)经过一段时间，譬如0.01s，将所述第一焊垫21上的stress正电压断掉，将所述第四焊垫24上接正常操作电压；

若测得某一路径上的栅极电流与参考电流相比超过2个数量级，则说明该路径上对应的栅极发生了等离子诱导损伤，引起栅氧层击穿；否则，重复上述步骤1)至步骤2)，直至测得某一路径上的栅极电流与参考电流相比超过2个数量级为止。第一次将所述第一焊垫21接一stress正电压至量测到某一路径上的栅极电流与参考电流相比超过2个数量级之间所用的时间即为该路径上的PMOS晶体管栅氧层的寿命。

综上所述，本实用新型提供一种GOI_TDDB测试电路结构，在GOI_TDDB测试电路结构中设置多个MOS晶体管和连接每个MOS晶体管的栅极的第四焊垫，并将所述每个MOS晶体管的栅极并联在一起连接于第一焊垫，可以在测试的过程中同时对多个MOS晶体管进行测试，缩短了整个测试的时间，大大提高了测试的效率；在所述每个并联支路上均连接有保险丝，在所述并联支路上产生瞬间击穿电流时，所述保险丝会熔断，进而保护探针不会被损坏；又由于所述每个MOS晶体管的栅极并联，在一个并联支路断开之后，不会对其他并联支路造成影响，仍可以对其他并联支路上的MOS晶体管进行测量。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims

1.一种GOI_TDDB测试电路结构，其特征在于，所述GOI_TDDB测试电路结构至少包括：

第一焊垫、第二焊垫和第三焊垫；

多个第四焊垫，位于所述第一焊垫与所述第二焊垫之间；

多个MOS晶体管，位于所述第四焊垫与相邻焊垫之间；所述MOS晶体管包括栅极、源极、漏极和衬底，所述MOS晶体管的栅极分别电连接至相邻的所述第四焊垫，且各个所述MOS晶体管的栅极通过并联支路并联在一起并电连接至所述第一焊垫，所述MOS晶体管的源极和所述MOS晶体管的漏极电连接至所述第二焊垫相连接，所述MOS晶体管的衬底电连接至所述第三焊垫相连接；

多个二极管，位于所述各并联支路上；所述二极管包括正极和负极；

多个保险丝，位于所述各并联支路上。

2.根据权利要求1所述的GOI_TDDB测试电路结构，其特征在于：所述保险丝的材质为金属或多晶硅。

3.根据权利要求1所述的GOI_TDDB测试电路结构，其特征在于：所述保险丝呈中间细两短粗的长条结构。

4.根据权利要求1所述的GOI_TDDB测试电路结构，其特征在于：所述保险丝位于所述二极管与所述MOS晶体管之间。

5.根据权利要求1所述的GOI_TDDB测试电路结构，其特征在于：所述MOS晶体管为PMOS晶体管，所述MOS晶体管的栅极与所述二极管的正极相连接，所述第一焊垫与所述二极管的负极相连接。

6.根据权利要求5所述的GOI_TDDB测试电路结构，其特征在于：所述第一焊垫与一负压电源相连接，所述第二焊垫和所述第三焊垫接地。

7.根据权利要求1所述的GOI_TDDB测试电路结构，其特征在于：所述MOS晶体管为NMOS晶体管，所述MOS晶体管的栅极与所述二极管的负极相连接，所述第一焊垫与所述二极管的正极相连接。

8.根据权利要求7所述的GOI_TDDB测试电路结构，其特征在于：所述第一焊垫与一正压电源相连接，所述第二焊垫和所述第三焊垫接地。

9.根据权利要求1所述的GOI_TDDB测试电路结构，其特征在于：所述第四焊垫的个数为22个，所述MOS晶体管的个数为22个。

10.根据权利要求1所述的GOI_TDDB测试电路结构，其特征在于：所述第一焊垫、所述第二焊垫、所述第三焊垫、所述第四焊垫和所述MOS晶体管位于同一条直线上。

11.根据权利要求1所述的GOI_TDDB测试电路结构，其特征在于：所述第一焊垫、所述第二焊垫、所述第三焊垫和所述第四焊垫均为铝焊垫或铜焊垫。