CN103646888B - 一种晶圆可接受性测试系统及方法 - Google Patents

一种晶圆可接受性测试系统及方法 Download PDF

Info

Publication number
CN103646888B
CN103646888B CN201310625206.9A CN201310625206A CN103646888B CN 103646888 B CN103646888 B CN 103646888B CN 201310625206 A CN201310625206 A CN 201310625206A CN 103646888 B CN103646888 B CN 103646888B
Authority
CN
China
Prior art keywords
test
wafer
parameter
data
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310625206.9A
Other languages
English (en)
Other versions
CN103646888A (zh
Inventor
沈茜
娄晓祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310625206.9A priority Critical patent/CN103646888B/zh
Publication of CN103646888A publication Critical patent/CN103646888A/zh
Application granted granted Critical
Publication of CN103646888B publication Critical patent/CN103646888B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供一种晶圆可接受性测试系统及方法，主要是在晶圆可接受性测试之后增加一测试异常状态判断以及判断结果输出的过程，即通过所述测试对晶圆进行可接受性测试的测试结果进行整理和分析以及根据所述测试结果处理模块的处理结果输出异常状态数据，从而判断晶圆可接受性测试异常的原因，进而使晶圆测试用户能够更加快捷、方便和准确地把握晶圆可接受性测试异常的原因。

Description

一种晶圆可接受性测试系统及方法
技术领域
本发明涉及晶圆可接受电性测试技术域，尤其涉及一种晶圆可接受性测试系统及方法。
背景技术
通常晶圆在制造出来之后，在进入后续切割封装之前，需要对其进行拣选测试，通过拣选测试将最小的单元，即晶粒分类，将有缺陷或是不具备正常工作能力的晶粒标注上记号，并在切割晶圆时将这些晶粒过滤出来丢弃，避免不良的晶粒进入封装及后续制程，造成成本的无端浪费。拣选测试通常包括晶圆可接受测试（WAT,Wafer Acceptance Test）和电路探测（CP,Circuit Probe）。
WAT检测步骤在完成晶圆前期生产之后，以及在晶圆切割和封装之前，用来保证一旦出现由晶圆前期生产中的差错而使晶粒无法正常工作的情况，可以通过WAT提前将其检测出来，以节约成本。由于WAT所测试的项目中，包含了许多项被破坏测试，如果直接应用于晶粒之上，必会造成对晶粒的破坏，从而影响出厂时的良率，因此通常会在制作晶粒时，在每个晶粒与晶粒之间的空隙，也就是切割道（scribe line）上制作测试结构（test key）。
WAT测试就是通过对这些测试结构的检测，从而推断其附近晶粒中元件的工作性能是否完好。通常所说的WAT测试参数是指，对这些元件进行电性能测量所得到的电性参数数据，例如线性电压(Vtlin)、击穿电压（BVDS）、截止电流Ioff等一系列电性参数等。具体的，在晶圆测试WAT时，先通过测试机台对晶圆表面选中的某一个测试结构施加测试电压，从而由测试机台得出该测试结构的电性参数值，并由测试机台反馈出电性参数值。然而，在WAT的一系列电性参数测试过程中，会遇到电流或者电压过大，超过定义的目标值（compliance），返回错误码，造成无法返回正确的测试结果，工程师无法正确判别测试异常的原因。
因此，需要一种新的晶圆可接受性测试系统及方法，以避免上述缺陷。
发明内容
本发明的目的在于提供一种晶圆可接受性测试系统及方法，以避免上述缺陷。
为解决上述问题，本发明提出一种晶圆可接受性测试系统，包括：
输入参数定义模块，用于设置晶圆可接受性测试需要输入的参数及其数值范围；
输出参数定义模块，用于设置晶圆可接受性测试输出的参数及其数值范围；
参数测试模块，用于根据输入参数定义模块和输出参数定义模块的设置对晶圆进行可接受性测试；
测试结果处理模块，用于对晶圆可接受性测试输出的测试数据进行收集、整理和分析；
测试异常状态返回模块，用于根据所述测试结果处理模块的处理结果以及输入参数定义模块和输出参数定义模块的设置来输出异常数据以判断晶圆可接受性测试异常的原因。
进一步的，所述需要输入的参数包括输入电压、输入电流、测试状态中的至少一种。
进一步的，所述输出的参数包括电压、电阻、电容、电流以及异常状态对应的输出数据中的至少一种。
进一步的，所述电压包括开启电压、击穿电压、线性电压以及阈值电压中的至少一种。
进一步的，所述电流包括饱和电流、漏电流以及截至电流中的至少一种。
进一步的，所述晶圆可接受性测试异常包括：器件异常、机台异常、探针卡异常或者是所述晶圆可接受性测试系统异常。
本发明还提供一种晶圆可接受性测试方法，包括：
设置晶圆可接受性测试需要输入的参数及其数据范围；
设置晶圆可接受性测试输出的参数及其数据范围；
根据需要输入的参数及其数据范围和输出的参数及其数据范围的设置对晶圆进行可接受性测试；
对晶圆可接受性测试输出的测试数据进行收集、整理和分析；
根据所述测试数据的整理和分析的结果以及需要输入的参数及其数据范围和输出的参数及其数据范围的设置来输出异常数据以判断晶圆可接受性测试异常的原因。
进一步的，所述需要输入的参数包括输入电压、输入电流、测试状态中的至少一种。
进一步的，所述输出的参数包括电压、电阻、电容、电流以及异常状态对应的输出数据中的至少一种；所述电压包括开启电压、击穿电压、线性电压以及阈值电压中的至少一种；所述电流包括饱和电流、漏电流以及截至电流中的至少一种。
进一步的，所述晶圆可接受性测试异常包括：器件异常、机台异常、探针卡异常或者是所述晶圆可接受性测试系统异常。
与现有技术相比，本发明提供的晶圆可接受性测试系统及方法，主要是在晶圆可接受性测试之后增加一测试异常状态判断以及判断结果输出的过程，即通过所述测试对晶圆进行可接受性测试的测试结果进行整理和分析以及根据所述测试结果处理模块的处理结果输出异常数据以判断晶圆可接受性测试异常的原因，从而使晶圆测试用户能够更加快捷、方便和准确地把握晶圆可接受性测试异常的原因。
附图说明
图1是本发明具体实施例的晶圆可接受性测试系统的架构图；
图2是本发明具体实施例的晶圆可接受性测试方法的流程图。
具体实施方式
本发明的核心思想在于提出一种晶圆可接受性测试系统及方法，主要是在晶圆可接受性测试之后增加一测试异常状态判断以及判断结果输出的过程，即在测试平台的调用模块中增加输出异常数据的过程，用以判断数据输出结果为何种情况，从而使测试工程师能够准确判断出是器件本身问题，还是机台，探针卡的问题，或者是系统问题。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图1，本发明提出一种晶圆可接受性测试系统，包括：
输入参数定义模块11，用于设置晶圆可接受性测试需要输入的参数及其数值范围；
输出参数定义模块12，用于设置晶圆可接受性测试输出的参数及其数值范围；
参数测试模块13，用于根据输入参数定义模块11和输出参数定义模块12的设置对晶圆进行可接受性测试；
测试结果处理模块14，用于对晶圆可接受性测试输出的测试数据进行收集、整理和分析；
测试异常状态返回模块15，用于根据所述测试结果处理模块的处理结果以及输入参数定义模块11和输出参数定义模块12的设置来输出异常数据以判断晶圆可接受性测试异常的原因。
本实施例中，输入参数定义模块11需要输入的参数包括输入电压（或称“测试电压”或“偏置电压”）、输入电流（或称“测试电流”或“偏置电流”）以及可选择的测试状态；输出参数定义模块12输出的学参数包括电压、电阻、电容、电流以及异常状态对应的输出数据中的至少一种，所述电压包括开启电压、击穿电压、线性电压以及阈值电压中的至少一种，所述电流包括饱和电流、漏电流以及截至电流中的至少一种。
测试异常状态返回模块15判断出的晶圆可接受性测试异常包括：器件本身异常、机台异常、探针卡异常或者是所述晶圆可接受性测试系统本身异常。
本实施例的晶圆可接受性测试系统，相当于在现有测试平台的调用模块中，增加输出异常数据的模块（即测试异常状态返回模块15），用以判断数据输出结果为何种情况，从而使测试工程师能够准确判断出是器件本身问题，还是机台，探针卡的问题，或者是系统问题。
请参考图2，本发明还提供一种晶圆可接受性测试方法，包括以下步骤：
S1，设置晶圆可接受性测试需要输入的参数及其数据范围；
S2，设置晶圆可接受性测试输出的参数及其数据范围；
S3，根据需要输入的参数及其数据范围和输出的参数及其数据范围的设置对晶圆进行可接受性测试；
S4，对晶圆可接受性测试输出的测试数据进行收集、整理和分析；
S5，根据所述测试数据的整理和分析的结果以及需要输入的参数及其数据范围和输出的参数及其数据范围的设置来输出异常数据以判断晶圆可接受性测试异常的原因。
其中，步骤S1中设置的需要输入的电学参数包括输入电压、输入电流以及可选择的测试状态中的至少一种；步骤S2中设置的输出的参数包括电压、电阻、电容、电流以及异常状态对应的输出数据中的至少一种，所述电压包括开启电压、击穿电压、线性电压以及阈值电压中的至少一种；所述电流包括饱和电流、漏电流以及截至电流中的至少一种。
在步骤S3中，进行晶圆可接受性测试时，先通过测试机台对晶圆表面选中的某一个测试结构施加步骤S1中设置的需要输入的电学参数（如测试电压）以及测试状态，从而由测试机台得出该测试结构的电性参数值（该电性参数值为步骤S2中设置的输出的电学参数），并由测试机台反馈出电性参数值。
在步骤S4中，对测试机台反馈出测试数据结果进行收集、整理和分析。
步骤S5中根据所述测试数据的整理和分析的结果以及以及需要输入的参数及其数据范围和输出的参数及其数据范围的设置来输出异常数据（或称异常状态数据），通过输出的异常状态数据判断的晶圆可接受性测试的异常情况包括：器件异常、机台异常，探针卡异常，或者是所述晶圆可接受性测试系统异常。
下面结合具体的晶圆可接受性测试应用实例来说明本发明的核心思想。
应用实例一，漏电流测试中返回的异常数据以及判定结果如下：
IF Stat=1THEN Ileak=1.11E+18，即：定义测试的异常状态为1时，则漏电流测试中返回（或输出）的异常数据为1.11E+18，此时对应的测试异常为：测试另一端pin脚（针脚）电流过大，超过定义的目标值(compliance)；
IF Stat=2THEN Ileak=1.12E+18，即定义测试的异常状态为2时，则漏电流测试中返回（或输出）的异常数据为1.12E+18，此时对应的测试异常为：测试测试端pin脚（针脚）电流过大，超过定义的目标值(compliance)；
IF Stat=3THEN Ileak=1.13E+18定义测试的异常状态为3时，则漏电流测试中返回（或输出）的异常数据为1.13E+18，此时对应的测试异常为：测试系统错误（systemerror）。
通过这样的异常状态数据输出设置，可以在晶圆可接受性测试后基本判定是是哪种问题造成的晶圆漏电流的测试异常，是器件异常？机台异常？探针卡异常？还是所述晶圆可接受性测试系统异常，工程师可根据初步判断进行后续的debug数据收集。
应用例二，电压测试中返回的异常数据以及判定结果如下：
例如上表#8中，输出的击穿电压BVDS等于2.60E+18，该输出为异常数据，根据之前的设置（定义）异常状态与输出数据的关系，可以获知该异常数据说明测试另一端针脚电流过大，超过定义的目标值（compliance）；
输出的线性电压(Vtlin)等于1.12E+18，，该输出为异常数据，根据之前的设置（定义）异常状态与输出数据的关系，说明测试端针脚电流过大，超过定义的目标值（compliance）。
通过这样的异常状态数据输出，可以基本判定是器件短路造成的测试异常，工程师可根据初步判断进行后续的debug数据收集。
综上所述，本发明提供的晶圆可接受性测试系统及方法，主要是在晶圆可接受性测试之后增加一测试异常状态判断以及判断结果输出的过程，即通过所述测试对晶圆进行可接受性测试的测试结果进行整理和分析以及根据所述测试结果处理模块的处理结果输出异常状态数据，从而判断晶圆可接受性测试异常的原因，进而使晶圆测试用户能够更加快捷、方便和准确地把握晶圆可接受性测试异常的原因。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种晶圆可接受性测试系统，其特征在于，包括：
输入参数定义模块，用于设置晶圆可接受性测试需要输入的参数及其数值范围；
输出参数定义模块，用于设置晶圆可接受性测试输出的参数及其数值范围；
参数测试模块，用于根据输入参数定义模块和输出参数定义模块的设置对晶圆进行可接受性测试；
测试结果处理模块，用于对晶圆可接受性测试输出的测试数据进行收集、整理和分析；
测试异常状态返回模块，用于根据所述测试结果处理模块的处理结果以及输入参数定义模块和输出参数定义模块的设置来输出异常数据以判断晶圆可接受性测试异常的原因。
2.如权利要求1所述的晶圆可接受性测试系统，其特征在于，所述需要输入的参数包括输入电压、输入电流、测试状态中的至少一种。
3.如权利要求1或2所述的晶圆可接受性测试系统，其特征在于，所述输出的参数包括电压、电阻、电容、电流以及异常状态对应的输出数据中的至少一种。
4.如权利要求3所述的晶圆可接受性测试系统，其特征在于，所述电压包括开启电压、击穿电压、线性电压以及阈值电压中的至少一种。
5.如权利要求3所述的晶圆可接受性测试系统，其特征在于，所述电流包括饱和电流、漏电流以及截止电流中的至少一种。
6.如权利要求1所述的晶圆可接受性测试系统，其特征在于，所述晶圆可接受性测试异常包括：器件异常、机台异常、探针卡异常或者是所述晶圆可接受性测试系统异常。
7.一种晶圆可接受性测试方法，其特征在于，包括：
设置晶圆可接受性测试需要输入的参数及其数据范围；
设置晶圆可接受性测试输出的参数及其数据范围；
根据需要输入的参数及其数据范围和输出的参数及其数据范围的设置对晶圆进行可接受性测试；
对晶圆可接受性测试输出的测试数据进行收集、整理和分析；
根据所述测试数据的整理和分析的结果以及需要输入的参数及其数据范围和输出的参数及其数据范围的设置来输出异常数据以判断晶圆可接受性测试异常的原因。
8.如权利要求7所述的晶圆可接受性测试方法，其特征在于，所述需要输入的参数包括输入电压、输入电流、测试状态中的至少一种。
9.如权利要求7所述的晶圆可接受性测试方法，其特征在于，所述输出的参数包括电压、电阻、电容、电流以及异常状态对应的输出数据中的至少一种；所述电压包括开启电压、击穿电压、线性电压以及阈值电压中的至少一种；所述电流包括饱和电流、漏电流以及截止电流中的至少一种。
10.如权利要求7所述的晶圆可接受性测试方法，其特征在于，所述晶圆可接受性测试异常包括：器件异常、机台异常、探针卡异常或者是如权利要求1至6中任意一项所述的晶圆可接受性测试系统异常。
CN201310625206.9A 2013-11-28 2013-11-28 一种晶圆可接受性测试系统及方法 Active CN103646888B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310625206.9A CN103646888B (zh) 2013-11-28 2013-11-28 一种晶圆可接受性测试系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310625206.9A CN103646888B (zh) 2013-11-28 2013-11-28 一种晶圆可接受性测试系统及方法

Publications (2)

Publication Number Publication Date
CN103646888A CN103646888A (zh) 2014-03-19
CN103646888B true CN103646888B (zh) 2017-02-01

Family

ID=50252086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310625206.9A Active CN103646888B (zh) 2013-11-28 2013-11-28 一种晶圆可接受性测试系统及方法

Country Status (1)

Country Link
CN (1) CN103646888B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109901058A (zh) * 2019-03-29 2019-06-18 上海华力集成电路制造有限公司 一种半导体器件的分析方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104899364B (zh) * 2015-05-27 2018-01-02 上海华力微电子有限公司 一种用于器件建模的标准单元选择方法
CN107329848A (zh) * 2017-06-26 2017-11-07 上海华力微电子有限公司 一种wat测试数据自动分析方法
CN108919083A (zh) * 2018-06-08 2018-11-30 上海华岭集成电路技术股份有限公司 一种提高Serdes IP晶圆测试效率的方法
CN112071768B (zh) * 2020-09-04 2022-09-20 晶能光电（江西）有限公司 P面工艺监测结构及方法、晶圆结构
CN113376506A (zh) * 2021-05-19 2021-09-10 深圳天德钰科技股份有限公司 芯片测试系统、驱动芯片、电子标签及芯片测试方法
CN116646281A (zh) * 2023-06-05 2023-08-25 海光集成电路设计(北京)有限公司 异常测试结构获取方法、验证方法及相关装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1761043A (zh) * 2004-10-13 2006-04-19 台湾积体电路制造股份有限公司 半导体测试管理系统及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310581A (ja) * 1993-04-27 1994-11-04 Hitachi Ltd 半導体記憶装置の検査方法、及び検査装置
JP2003243470A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp 異常検出システム、プログラムおよび記録媒体
US6967110B2 (en) * 2003-05-15 2005-11-22 Texas Instruments Incorporated Sensitive test structure for assessing pattern anomalies

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1761043A (zh) * 2004-10-13 2006-04-19 台湾积体电路制造股份有限公司 半导体测试管理系统及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109901058A (zh) * 2019-03-29 2019-06-18 上海华力集成电路制造有限公司 一种半导体器件的分析方法
CN109901058B (zh) * 2019-03-29 2021-04-02 上海华力集成电路制造有限公司 一种半导体器件的分析方法

Also Published As

Publication number Publication date
CN103646888A (zh) 2014-03-19

Similar Documents

Publication Publication Date Title
CN103646888B (zh) 一种晶圆可接受性测试系统及方法
US7324982B2 (en) Method and apparatus for automated debug and optimization of in-circuit tests
US7089139B2 (en) Method and apparatus for configuration of automated debug of in-circuit tests
Dobbelaere et al. Analog fault coverage improvement using final-test dynamic part average testing
KR100891328B1 (ko) 병렬 타입 반도체 집적회로 테스트 시스템 및 병렬 타입반도체 집적회로 테스트 방법
CN103308840B (zh) 晶圆可接受测试方法
JP2018170418A5 (zh)
CN106887253B (zh) 一种采用测试针卡进行dram晶圆测试的方法
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
CN103217558B (zh) 一种探针卡维护方法
CN113504395A (zh) 一种用于检测ate通道连通性的方法
CN103163435A (zh) 晶圆可接受性测试之击穿电压测试装置及方法
US8397113B2 (en) Method and system for identifying power defects using test pattern switching activity
US6940299B1 (en) Method of testing for short circuits between adjacent input/output pins of an integrated circuit
Huang et al. Using fault model relaxation to diagnose real scan chain defects
Khasawneh et al. Real-time monitoring of test fallout data to quickly identify tester and yield issues in a multi-site environment
JP2007141882A (ja) 半導体装置、半導体装置の試験装置および試験方法
TWI488246B (zh) 資源整合及晶片測試方法
CN104101855A (zh) 监控探针卡漏电的方法及探针卡漏电监控系统
JP2014163851A (ja) オープン検出端子付き半導体集積回路
CN104614643A (zh) 线路中短路位置的检测装置及方法
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
Fang et al. Implementation of Defect Oriented Testing and ICCQ testing for industrial mixed-signal IC
JPH10142281A (ja) 回路基板検査方法
KR101142744B1 (ko) 회로 기판 검사 방법 및 회로 기판 검사 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant