CN109901058B - 一种半导体器件的分析方法 - Google Patents

一种半导体器件的分析方法 Download PDF

Info

Publication number
CN109901058B
CN109901058B CN201910250826.6A CN201910250826A CN109901058B CN 109901058 B CN109901058 B CN 109901058B CN 201910250826 A CN201910250826 A CN 201910250826A CN 109901058 B CN109901058 B CN 109901058B
Authority
CN
China
Prior art keywords
wafer
model
coefficient
tested
standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910250826.6A
Other languages
English (en)
Other versions
CN109901058A (zh
Inventor
苏炳熏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910250826.6A priority Critical patent/CN109901058B/zh
Publication of CN109901058A publication Critical patent/CN109901058A/zh
Priority to US16/829,026 priority patent/US11243245B2/en
Application granted granted Critical
Publication of CN109901058B publication Critical patent/CN109901058B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/40—Data acquisition and logging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Databases & Information Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种半导体器件的分析方法，半导体器件为多个HKMG鳍式场效应晶体管及其所在的晶圆，分析方法具体包括：对待测晶圆执行可接受性测试；基于每一个N型晶体管在待测晶圆的表面位置以及对应的可接受性测试结果构建N型模型，基于每一个P型晶体管在待测晶圆的表面位置以及对应的可接受性测试结果构建P型模型，并基于N型模型和P型模型建立对应待测晶圆表面的N/P系数模型；以及基于预设的标准晶圆模型对N/P系数模型进行识别，以基于N/P系数模型判断待测晶圆是否合规。根据本发明所提供的分析方法，能够在众多的晶圆中找出不合规的晶圆，从而为后续能够有针对性地进行参数分析，提高优化工艺方案的效率带来可能。

Description

一种半导体器件的分析方法
技术领域
本发明涉及半导体领域，尤其涉及半导体器件的制造在线工艺参数的分析及优化。
背景技术
鳍式场效应晶体管技术(FinFET，Fin Field-Effect Transistor)的导入是次16纳米技术世代半导体产业的一大进展。尽管16纳米高介电材料金属栅极鳍式场效应晶体管(HKMG FinFET，High-K Metal Gate FinFET)正导入量产，制程最优化的问题仍有很大改善空间，例如：制程变异所导致的晶体管电特性的变动，以及最新3D结构及制造器的新制程所引起的制程变异对元件和电路的影响。
虽然，目前在理论研究方面，已经有相关文献讨论上述制程最优化的问题，但是现有的相关文献大都采用计算机模拟的方式来仿真制程和元件电特性的变异。并且，目前只有已知的少数制程步骤被讨论，并未将全部制程步骤融合作综合性分析，亦并未研究制程彼此间的相互影响效应，以及制程与元件电特性之间的相互影响，当然也就没有给出对应的制程最优化的解决方案。
更为棘手的是，在先进制程中存在太多制程变异参数，大量的数据尤其是相互之间存在影响关系的大量数据给本领域技术人员处理分析的工作带来难度。
因此，希望提供一种分析方法，能够从众多晶圆中准确快速地找出存在问题的不合规晶圆，从而为后续能够针对性地研究该不合规晶圆的相关参数，优化工艺方案提供可能。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
为了弥补目前行业内并没有办法在众多错综复杂的数据中迅速、准确地找到具有针对性研究意义的数据，从而提高制造HKMG鳍式场效应晶体管工艺方案改善的效率，本发明提供了一种半导体器件的分析方法上述半导体器件为多个HKMG鳍式场效应晶体管及其所在的晶圆，具体的，上述分析方法包括：
对待测晶圆执行可接受性测试；
基于每一个N型晶体管在上述待测晶圆的表面位置以及对应的可接受性测试结果构建N型模型，基于每一个P型晶体管在上述待测晶圆的表面位置以及对应的可接受性测试结果构建P型模型，并基于上述N型模型和上述P型模型建立对应待测晶圆表面的N/P系数模型；以及
基于预设的标准晶圆模型对上述N/P系数模型进行识别，以基于上述N/P系数模型判断上述待测晶圆是否合规。
在上述的分析方法的一实施例中，可选的，上述分析方法还包括：
对上述N/P系数模型进行聚类处理，聚类处理后的N/P系数模型显示N/P系数群组在上述待测晶圆表面的分布；以及
上述识别进一步包括：比对上述标准晶圆模型和聚类处理后的N/P系数模型之间的相似度；其中
上述标准晶圆模型显示最佳N/P系数群组在晶圆表面的分布；以及
响应于上述相似度低于预设阈值，该N/P系数模型对应的待测晶圆不合规。
在上述的分析方法的一实施例中，可选的，采用k均值聚类法对上述N/P系数模型进行聚类处理。
在上述的分析方法的一实施例中，可选的，上述分析方法还包括：
获取上述标准晶圆模型对应的晶体管的可接受性测试结果；
计算上述标准晶圆模型对应的N型晶体管的可接受性测试结果与P型晶体管的可接受性测试结果的比为N/P标准系数；
基于上述标准晶圆模型对应的晶体管的可接受性测试结果和上述N/P标准系数构建上述标准晶圆模型对应的晶体管的电特性曲线，以及
基于上述电特性曲线确定N/P最佳系数。
在上述的分析方法的一实施例中，可选的，建立上述N/P系数模型进一步包括：对应上述待测晶圆表面，计算N型晶体管的可接受性测试结果与P型晶体管的可接受性测试结果的比为N/P待测系数；以及
上述分析方法还包括：比对上述N/P待测系数与上述N/P最佳系数之间的差异是否小于预设阈值，以判断上述待测晶圆是否合规。
在上述的分析方法的一实施例中，可选的，上述可接受性测试至少包括：测试上述N型半导体、上述P型半导体的开启电压、击穿电压、饱和电流、静止电流、关闭电流、频率中的一者或多者。
在上述的分析方法的一实施例中，可选的，上述分析方法还包括：对于判断为不合规的待测晶圆，获取制造上述不合规的待测晶圆的工艺参数；以及
基于专家系统分析上述工艺参数。
在上述的分析方法的一实施例中，可选的，上述分析方法还包括：基于分析后的结果优化上述工艺参数。
本发明还提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其中，上述处理器执行上述计算机程序时实现如上任一项所述分析方法的步骤。
本发明还提供了一种计算机可读存储介质，其上存储有计算机程序，其中，上述计算机程序被处理器执行时实现如上任一项所述分析方法的步骤。
根据本发明所提供的分析方法，通过对HKMG鳍式场效应晶体管所在待测晶圆基于可接受性测试的结果与待测晶圆表面地图建模，更进一步地，通过建立N型模型、P型模型以及N/P系数模型三种模型，尤其是将所建立的N/P系数模型与预设的标准模型作比较，从而能够迅速、准确地在众多晶圆中找出有问题的不合规晶圆，从而为后续进一步研究制造该不合规晶圆的相关参数，进而优化制程参数提供可能，并且提高了提供这种可能的效率。
附图说明
图1示出了本发明提供的分析方法的流程图。
图2示出了本发明提供的分析方法所建模型的示意图。
图3A示出了本发明提供的分析方法预设的标准模型示意图。
图3B示出了根据本发明提供的分析方法得到的不合规晶圆一实施例示意图。
图3C示出了根据本发明提供的分析方法得到的不合规晶圆另一实施例示意图。
图3D示出了根据本发明提供的分析方法得到的不合规晶圆另一实施例示意图。
图4示出了本发明提供的分析方法获取最优N/P系数的示意图。
附图标记
Z-C 中心区域
Z-E 边缘区域
Z-M 中间区域
具体实施方式
以下结合附图和具体实施例对本发明作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本发明的保护范围进行任何限制。
以下结合附图和具体实施例对本发明作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本发明的保护范围进行任何限制。
给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。
在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本发明。
请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。
如上所述，本发明提供了一种半导体器件的分析方法，用以分析多个HKMG鳍式场效应晶体管及其所在晶圆，请参考图1，图1示出了本发明提供的分析方法的流程图，本发明提供的分析方法具体包括，步骤1，定义定义HKMG鳍式场效应晶体管的器件电性参数，以及通过器件可接受性测试(WAT，Wafer Acceptance Test)来获取电性参数的具体数值。器件可接受性测试WAT在半导体加工企业的生产线中处于比较特殊的位置，离线WAT测试位于所有加工工艺之后，所有的晶圆都必须经过WAT测试以判断晶圆是否符合预期规格。WAT测试出来的数据，具有很多工程方面的用途，具体包括：检测工艺窗口，检查设计规则(DesignRule)，控制工艺参数，对工艺进行除错，对可靠性刻画，对电路设计进行器件建模，开发下一代产品等等。
通常，离线WAT是在晶圆完成制造工艺后对晶圆进行测试。随着技术的发展，一些产品的制造周期非常长，可以达到三个月。在这种情况下，如果在前面的某一站工艺出了问题，在达到WAT时才发现该问题，就会影响大量的产品，给制造企业造成重大损失，因此，需要尽早制造出了问题。
为了解决上述问题，还可以采用在线WAT测试来解决这样的问题，所谓在线测试是和离线测试相对的，半导体器件所在的晶圆在制造完成后的测试属于离线测试，测试完后，晶圆不会回到线继续进行下一步制造工艺。而在线测试完后，晶圆需要继续到下一个站点进行制造工艺。较优的，本发明所采用的WAT系架构于在线WAT。
更进一步的，WAT的测试参数分为两类，一类是和器件相关的，包括MOS管的开启电压，饱和电流，关闭电流，击穿电压等等。另一类是和结构相关的，包括薄层电阻，接触电阻，栅氧化层厚度，隔离等等。
在本发明中，WAT的测试参数更侧重于与器件电特性相关的上述开启电压、击穿电压、饱和电流、静止电流、关闭电流、频率等等。通过WAT测试后，能够得到器件相关电特性参数的具体数值。
需要注意的是，虽然举例介绍了WAT测试，当上述器件电特性的相关参数还可以通过现有或将有的其他测试方法、测试手段实现，并不以上述WAT测试为限。
步骤1还包括获取晶圆表面位置分布，从而，能够将上述器件电性参数与晶圆表面位置分布对应起来。
在获取了晶圆表面位置分布以及晶圆上HKMG鳍式场效应晶体管的电性参数后，执行步骤2，将上述数据放入大数据系统建模。所建模型包括：基于每一个N型晶体管在晶圆的表面位置以及对应的可接受性测试结果构建N型模型，基于每一个P型晶体管在晶圆的表面位置以及对应的可接受性测试结果构建P型模型，并基于N型模型和P型模型建立对应晶圆表面的N/P系数模型。
请参考图2来帮助理解本发明所提供的分析方法在大数据系统建模中所做的处理以及所建立的模型。
图2示出了HKMG鳍式场效应晶体管的饱和电流属性。具体的，测试HKMG鳍式场效应晶体管的饱和电流还进一步包括测试晶体管在正常效能N-N(Nominal-Nominal)以及在快速效能F-F(Fast-Fast)下的饱和电流。
图2的右侧部分表征了在大数据系统中，首先将饱和电流特性与晶体管所在位置关联起来，图2的右侧部分中，圆形图标表示正常效能N-N(Nominal-Nominal)，方形图标表示快速效能F-F(Fast-Fast)，并且每个图标的颜色(灰度)表征其位于晶圆表面的中心区域(Z-C)、边缘区域(Z-E)和中间区域(Z-M)。
进一步地，可以通过大数据系统建模以及步骤3中的N/P系数处理，构建如图2左侧的NFET模型(对应I、I’)、PFET模型(对应II、II’)和N/P系数模型(对应III、III’)。不论是正常效能N-N还是快速效能F-F，从图2中可以看出绝大部分中心区域的晶体管具有高的NFET饱和电流，部分中心区域的晶体管具有高的PFET饱和电流，绝大部分中心区域的晶体管的N/P系数较高，高于中间区域和边缘区域。
已经通过大数据系统建模后，可以执行步骤4，对已经建立的N/P系数模型进行识别，以判断待测晶圆是否合规。
进一步的，上述识别进一步包括将N/P系数模型与标准晶圆模型对比对，计算两者的相似度来确定待测晶圆的N/P系数在晶圆上的分布与标准晶圆模型的N/P系数在晶圆上的分布是否相同。
具体的，请参考图3A，图3A示出了标准晶圆模型的示意图，其显示了预期的最佳N/P系数在晶圆上的分布。希望在中心区域Z-C络聚较为接近的N/P系数，在中间区域Z-M络聚较为接近的N/P系数，在边缘区域Z-E络聚较为接近的N/P系数。
从图2中所示出的N/P模型与图3A所示出的标准模型相比较，可以看出图2中所示出的模型与图3A中的标准模型较为相近，因此两者之间的相似度较高，也就是说在图2中所示出的待测晶圆为合规晶圆。
上述识别的步骤还可以包括对晶圆表面分布的N/P系数作聚类，根据聚类后的模型比对标准模型。图3B-图3D示出了几组将晶圆表面的N/P系数聚类处理后所获取的分布N/P系数分布情况。可以看出图3B-图3D所示出的N/P系数分布情况与图3A所示出的标准模型相差较远，也就是说，相似度较低，因此，认为这些N/P系数模型对应的晶圆不合规。
本领域技术人员可以知道，可以通过计算标准晶圆模型和聚类处理后的N/P系数模型之间的相似度，并判断该相似度与预设阈值之间的关系来判断待测晶圆是否合规。可以明白的是，上述预设阈值可以根据实际情况按需确定，在此不作限定。
在一实施例中，上述聚类采用K均值聚类法对N/P系数模型进行聚类处理。首先，聚类是一个将数据集中在某些方面相似的数据成员进行分类组织的过程，聚类就是一种发现这种内在结构的技术，聚类技术经常被称为无监督学习。其中，k均值聚类是最著名的划分聚类算法，由于简洁和效率使得他成为所有聚类算法中最广泛使用的。K均值聚类算法是先随机选取K个对象作为初始的聚类中心。然后计算每个对象与各个种子聚类中心之间的距离，把每个对象分配给距离它最近的聚类中心。聚类中心以及分配给它们的对象就代表一个聚类。一旦全部对象都被分配了，每个聚类的聚类中心会根据聚类中现有的对象被重新计算。这个过程将不断重复直到满足某个终止条件。终止条件可以是没有(或最小数目)对象被重新分配给不同的聚类，没有(或最小数目)聚类中心再发生变化，误差平方和局部最小。
在本发明提供的分析方法的另一方面，上述步骤3进行N/P系数处理的步骤还进一步包括：获取标准晶圆模型对应的晶体管的可接受性测试结果；计算标准晶圆模型对应的N型晶体管的可接受性测试结果与P型晶体管的可接受性测试结果的比为N/P标准系数；基于标准晶圆模型对应的晶体管的可接受性测试结果和N/P标准系数构建标准晶圆模型对应的晶体管的电特性曲线，以及基于电特性曲线确定N/P最佳系数。
请参考图4，图4示出了本发明提供的分析方法获取最优N/P系数的示意图。可以根据合规的标准晶圆，获取其可接受性测试结果，随后计算N/标准系数，将N/P标准系数与对应的电性构建电特性曲线。图4示出了建立的两种电特性曲线，分别为静止电流IDDQ和频率Frequency关于N/P系数的曲线。从图4中可以看出，静止电流IDDQ在N/P系数小于1的时候基本没有上升，或上升地很缓慢，而当静止电流IDDQ在N/P系数大于1的时候，有过于离散(飘走了)，因此，可以从电特性曲线中确定实现晶体管最佳电特性的最佳N/P系数为1。
相类似的，器件的频率在N/P系数小于1的时候缓慢上升，当器件的频率在N/P系数大于1的时候区域平稳，因此，可以从电特性曲线中确定实现晶体管最佳电特性的最佳N/P系数为1。
当已经获取了最佳N/P系数之后，上述步骤4进行识别的步骤还可以对应地包括基于待测晶圆的N/P系数模型判断待测晶圆的N/P系数是否符合最佳N/P系数，进而可以从另一方面判断待测晶圆是否合规。
本领域技术人员可以知道，可以通过比对所述N/P待测系数与所述N/P最佳系数之间的差异是否小于预设阈值，来判断待测晶圆是否合规。可以明白的是，上述差异可以通过计算差值、计算比例等方式确定。以及，对应的上述预设阈值可以根据差异的实际情况按需确定，在此不作限定。
基于此，已经描述了本发明提供的分析方法用来从众多晶圆中迅速、准确地将存在问题的不合规晶圆筛选出来的过程。从而为后续进一步研究制造该不合规晶圆的相关参数，进而优化制程参数提供可能，并且提高了提供这种可能的效率。
进一步的，当已经筛选出不合规晶圆后，还包括获取制造所述不合规的待测晶圆的工艺参数，以及基于专家系统分析该工艺参数，并且可以基于专家系统分析的结果优化工艺参数。
专家系统是一个智能计算机程序系统，其内部含有大量的某个领域专家水平的知识与经验，能够利用人类专家的知识和解决问题的方法来处理该领域问题。也就是说，专家系统是一个具有大量的专门知识与经验的程序系统，它应用人工智能技术和计算机技术，根据某领域一个或多个专家提供的知识和经验，进行推理和判断，模拟人类专家的决策过程，以便解决那些需要人类专家处理的复杂问题，简而言之，专家系统是一种模拟人类专家解决领域问题的计算机程序系统。
专家系统通常由人机交互界面、知识库、推理机、解释器、综合数据库、知识获取等6个部分构成。知识库用来存放专家提供的知识。专家系统的问题求解过程是通过知识库中的知识来模拟专家的思维方式的。
在已经筛选出了不合规的晶圆后，可以基于专家系统首先定义制造该不合规的晶圆上的HKMG鳍式场效应晶体管的在线工艺参数，并且，获取在线工艺参数对应的HKMG鳍式场效应晶体管的结构尺寸分布。
在线工艺参数是基于在线测试，所谓在线测试是和离线测试相对的。半导体器件所在的晶圆在制造完成后的测试属于离线测试，测试完后，晶圆不会回到线继续进行下一步制造工艺。而在线测试完后，晶圆需要继续到下一个站点进行制造工艺。通过进行在线测试，可以获取在线工艺参数相对应的HKMG鳍式场效应晶体管的结构尺寸分布，也就是在线工艺参数对应的具体数值。并且，由于是在线测试，在发现制程存在变异时能够及时纠错，避免造成经济损失。
具体的，现有的技术中，鳍式场效应晶体管的制造流程通常至少可以分为以下8个步骤：
1、鳍式片形成(Fin formation)
2、形成伪栅极(Dummy gate)
3、源漏离子注入(S/D implantation)
4、源漏外延生长(S/D EPI growth)
5、替换伪栅极(Gate replacement)
6、形成高K金属栅极(Hi-K Metal Gate)
7、形成源漏极触点(S/D Contact)
8、后段工艺(BEOL)
对应地，工艺步骤中选取的工艺参数具体至少可以包括：
1、顶部鳍式片宽度a(Top-Fin Width)
2、底部鳍式片宽度b(Bottom-Fin Width)
3、鳍式片高度c(Fin Height)
4、顶部鳍式片顶角角度θ(Top-Fin Corner Angle)
5、栅极长度d(Gate length)
6、第一栅极侧墙厚度e1(Gate-Spacer-1Thickness)
7、第二栅极侧墙厚度e2(Gate-Spacer-2Thickness)
8、源漏极距离f(S/D Proximity)
9、源漏极深度g(S/D Depth)
10、源漏极外延生长高度h(S/D Epi-Overgrowth Height)
11、源漏外延生长侧向宽度i(Lateral S/D SEG Wight)
12、高K介质层厚度j(HK/IL Thickness)
13、栅极高度k(Gate Height)
其中参数1-4对应鳍式片形成(Fin formation)步骤。参数5-7对应形成伪栅极(Dummy gate)、源漏离子注入(S/D implantation)、源漏外延生长(S/D EPI growth)、替换伪栅极(Gate replacement)步骤。参数8-11对应源漏离子注入(S/D implantation)、源漏外延生长(S/D EPI growth)步骤。参数12-13对应形成高K金属栅极(Hi-K Metal Gate)步骤。
进一步的，还包括获取经过器件可接受性测试(WAT，Wafer Acceptance Test)后获取的电性参数的具体数值。如前所述，上述电性参数侧重于与器件电特性相关的上述开启电压、击穿电压、饱和电流、静止电流、关闭电流等等。通过WAT测试后，能够得到器件相关电特性参数的具体数值。
在获取、收集了相关数据中，专家系统的分析方法包括：
由于元器件具有多个电性参数，针对上述多个电性参数执行电性参数内联分析，其中上述电性参数内联分析包括：将上述多个电性参数两两为一组，构建多个电性参数模型；对每一个上述电性参数模型进行敏感性分析；基于上述电性参数模型的敏感性分析结果从上述多个电性参数模型中提取多个关键电性参数模型；以及对上述多个关键电性参数模型进行数据挖掘，以确定上述多个电性参数中的多个关键电性参数及其关联性。
以及，对于工艺参数本身而言，众多的工艺参数之间也存在内联，本发明提供的分析方法还包括：针对多个工艺参数执行工艺参数内联分析，其中，上述工艺参数内联分析包括：将上述多个工艺参数两两为一组，构建多个工艺参数模型；对每一个上述工艺参数模型进行敏感性分析；基于上述工艺参数模型的敏感性分析结果从上述多个工艺参数模型中提取多个关键工艺参数模型；以及对上述多个关键工艺参数模型进行数据挖掘，以确定上述多个工艺参数中的多个关键工艺参数及其关联性。
多个对于每一个电性参数，建立该电性参数与多个工艺参数之间的电性-工艺模型。对每一个上述电性-工艺模型进行敏感性分析；基于获得的电性-工艺模型的敏感性分析结果从上述多个工艺参数中确定多个关键工艺参数；以及基于专家系统中的知识数据库确定上述电性参数与上述多个关键工艺参数之间的关系。
上述的敏感性分析进一步包括：计算对应模型的协方差，以及，基于协方差计算对应模型的相关系数。
以工艺参数模型为例，计算每一个工艺参数模型的协方差可以通过下述公式计算：
Figure BDA0002012355580000111
其中，E表示期望值；u1，u2分别为IL1，IL2的均值。
协方差(Covariance)在概率论和统计学中用于衡量两个变量的总体误差。协方差表示的是两个变量的总体的误差，这与只表示一个变量误差的方差不同。如果两个变量的变化趋势一致，也就是说如果其中一个大于自身的期望值，另外一个也大于自身的期望值，那么两个变量之间的协方差就是正值。如果两个变量的变化趋势相反，即其中一个大于自身的期望值，另外一个却小于自身的期望值，那么两个变量之间的协方差就是负值。
从直观上来看，协方差表示的是两个变量总体误差的期望。如果两个变量的变化趋势一致，也就是说如果其中一个大于自身的期望值时另外一个也大于自身的期望值，那么两个变量之间的协方差就是正值；如果两个变量的变化趋势相反，即其中一个变量大于自身的期望值时另外一个却小于自身的期望值，那么两个变量之间的协方差就是负值。
进一步的，仍以工艺参数模型为例，基于协方差计算对应模型的相关系数可以通过下述公式计算：
Figure BDA0002012355580000121
其中：
Figure BDA0002012355580000122
Figure BDA0002012355580000123
E表示期望值；u1，u2分别为IL1，IL2的均值。
相关系数是用以反映变量之间相关关系密切程度的统计指标。由于研究对象的不同，相关系数有多种定义方式，较为常用的是皮尔逊相关系数。本发明所提供的实施例亦系采用皮尔逊相关系数为基础。皮尔逊相关系数是最早由统计学家卡尔·皮尔逊设计的统计指标，是研究变量之间线性相关程度的量，皮尔逊相关系数是按积差方法计算，以两变量与各自平均值的离差为基础，通过两个离差相乘来反映两变量之间相关程度，着重研究线性的单相关系数。
从上述的计算方法可以看出，IL1，IL2之间的皮尔逊相关系数是以IL1，IL2的协方差除以IL1的标准差和IL2的标准差。
所以，相关系数也可以看成协方差：一种剔除了两个变量量纲影响、标准化后的特殊协方差。由于是一种特殊的协方差，皮尔逊相关系数具有以下特点：
1、可以反映两个变量变化时是同向还是反向，如果同向变化就为正，反向变化就为负。
2、由于它是标准化后的协方差，更为重要的是，它消除了两个变量变化幅度的影响，而只是单纯反应两个变量每单位变化时的相似程度。
通俗地来看，当IL1、IL2的相关系数为1时，说明两个变量变化时的正向相似度最大，即，IL1变大一倍，IL2也变大一倍；IL1变小一倍，IL2也变小一倍。也即是完全正相关(以IL1、IL2为横纵坐标轴，可以画出一条斜率为正数的直线，所以IL1、IL2是线性关系的)。
随着他们相关系数减小，两个变量变化时的相似度也变小，当相关系数为0时，两个变量的变化过程没有任何相似度，也即两个变量无关。
当相关系数继续变小，小于0时，两个变量开始出现反向的相似度，随着相关系数继续变小，反向相似度会逐渐变大。
当相关系数为－1时，说明两个变量变化的反向相似度最大，即，IL1变大一倍，IL2变小一倍；IL1变小一倍，IL2变大一倍。也即是完全负相关(以IL1、IL2为横纵坐标轴，可以画出一条斜率为负数的直线，所以IL1、IL2也是线性关系的)。
也就是说，皮尔逊相关系数的绝对值越大，越接近于1或-1，相关度越强。反之，皮尔逊相关系数相关系数越接近于0，相关度越弱。
在进行敏感性分析后，可以根据相关规则提取关键参数或关键参数模型，进一步的，系根据对应模型的相关系数的绝对值是否大于预设阈值来提取关键参数或关键参数模型。本领域技术人员应当知道，经由上述分析，两个变量之间的皮尔逊相关系数位于-1～1区间范围内，因此，取绝对值后，预设阈值位于0～1的区间范围内，本领域技术人员可以在0～1的区间范围内根据实际测试的需要对预设阈值进行设定，从而根据预设阈值提取关键参数或关键参数模型，本发明不作限定。
根据分析方法的一方面，在提取关键参数模型后，可以基于关键参数模型的相关系数矩阵进行数据挖掘以获取参数与参数间的关联性，从而找出源头参数。其中，仍然以工艺参数模型为例，相关系数矩阵的建立具体可以如下所描述的，以关键工艺参数模型的相关系数为矩阵元建立相关系数矩阵：
Figure BDA0002012355580000131
随后，基于相关系数矩阵进行凝聚层次聚类(AHC，Agglomerative HierarchicalClustering)，即进行数据挖掘以确定关键工艺参数之间的关联性。
以关键工艺参数为例，更进一步的，虽然已经根据相关系数获取了多个关键工艺参数，但从实践中发现仍然存在数量较大的关键工艺参数。而每个关键工艺参数之间可能会相互影响。为了提取复杂和大量在线工艺参数之间的隐藏相关性，应用数据挖掘(DM)技术来突出显示和分组相关的在线工艺参数。根据数据挖掘能够揭示了在线工艺参数变化的来源，也就是源头工艺参数。
具体的，凝聚层次聚类是一种自底而上的层次聚类方法，它能够根据指定的相似度或距离定义计算出类之间的距离。凝聚层次聚类法系先将每个样本点作为一个个体簇，然后每一步合并两个“距离”最近的簇(这里的距离可以看做是簇邻近性的定义)，直到所有的簇都归为同一类。层次聚类常常使用树状图(dendrogram)来表示(采用“单链”聚类)，从树状图中可以清楚得看出簇与其子簇之间的关系，以及簇合并与分裂的次序。对于二维样本点来说，还可以使用类似嵌套簇图(Nested Cluster Diagram)的方式来表示。
具体的，基本凝聚层次聚类是凝聚层次聚类算法族的基础，其主体思想是，从个体点作为簇开始，相继合并两个“距离”最近的簇，直到只剩下一个簇，具体步骤如下：
·如果需要，计算邻近度矩阵；
·重复(repeat)：
合并最接近的两个簇；
更新邻近性矩阵，以反映新的簇与原来的簇之间的邻近性；
·直到(until)：仅剩下一个簇。
应用到本发明所提供的实施例中，上述邻近度矩阵可以是上述建立的相关系数矩阵。根据凝聚层次聚类进行数据挖掘，能够将关键工艺参数进行分组，并确定源头工艺参数。
根据确定的源头工艺参数，可以通过调整源头工艺参数来优化后续的多个参数，使得HKMG鳍式场效应晶体管具有更优的特性。
根据分析方法的另一方面，在已经提取了关键工艺参数模型后，利用专家系统基于知识数据库对上述关键工艺参数和元件电特性之间的关系进一步挖掘。以期确定关键工艺参数和电特性之间的相关性和经验公式。
知识库用来存放专家提供的知识。专家系统的问题求解过程是通过知识库中的知识来模拟专家的思维方式的。在本发明中，上述的知识数据库中预设有若干电性参数与关键工艺参数的关联规则，且通过对关联规则的自学习进行更新。
因此，借助于专家系统及其中的知识数据库，能够得到电性参数与关键工艺参数之间的相关性和经验公式，为后续调整关键工艺参数以获取更好地器件电特性能提供可能。
并且，由于已经可以获取多个关键电性参数及其关联性、每一个关键电性参数及其对应的多个关键工艺参数，以及多个关键工艺参数自身的关联，可以根据多个关键电性参数及其关联性、每一个关键电性参数及其对应的多个关键工艺参数，以及多个关键工艺参数自身的关联基于专家系统借助知识数据库确定多个关键电性参数与多个关键工艺参数之间的关系。
因此，根据本发明所提供的分析方法，可以先通过N/P系数模型从众多晶圆中找出有问题的不合规晶圆，获取制造不合规晶圆的工艺参数，再根据电性-工艺参数模型找出影响电特性的若干关键工艺参数，再根据工艺参数本身的相互影响关系，找出源头工艺参数，并且根据经验确定电性参数与源头工艺参数(或其他关键工艺参数)之间的公式，来确定电性参数与源头工艺参数之间是如何彼此影响的。从而再对源头工艺参数进行调整，以高效地使不合规的参数符合实际需求。
基于此，如果通过N/P系数模型发现鳍式场效应晶体管的饱和电流不符合要求，那么可以根据需要，以及经过本发明提供的分析方法获得的经验公式来寻找调整工艺参数的源头，即可以选择调整鳍式片高度、顶部鳍式片宽度、底部鳍式片宽度等等来准确、高效地使饱和电流向预期的方向优化。
本发明提出的分析方法用来探讨16纳米HKMG鳍式场效应晶体管的制程变异参数对元件电性的影响，同时找出制程异变的真正源头并作电特性建模。由于在先进制程中存在太多制程变异参数，所述本发明提供的分析方法强调首先利用N/P系数找出合规的模型，然后通过识别，高效地找出失败模式。再利用敏感度分析来筛选出重要的制程变异参数。然而，筛选出的制程变异参数，可能会受到不同制程之间彼此的相互影响，根据数据挖掘提取复杂和大量在线工艺参数之间的隐藏相关性，应用数据挖掘技术来突出显示和分组相关的在线工艺参数，解释了每组中在线工艺参数变化的来源，从而为后续优化在线工艺参数提供了可能。
本发明还提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，该处理器执行所述计算机程序时实现上述方法中的步骤。
本发明还提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述方法中的步骤。
其中，计算机设备以及计算机可读存储介质的具体实现方式和技术效果均可参见上述半导体器件分析方法的实施例，在此不再赘述。
本领域技术人员将进一步领会，结合本文中所公开的实施例来描述的各种解说性逻辑板块、模块、电路、和算法步骤可实现为电子硬件、计算机软件、或这两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、框、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。
结合本文所公开的实施例描述的各种解说性逻辑模块、和电路可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文所描述功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他此类配置。
结合本文中公开的实施例描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读取和写入信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在用户终端中。
在一个或多个示例性实施例中，所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现为计算机程序产品，则各功能可以作为一条或更多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，其包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或能被用来携带或存储指令或数据结构形式的合意程序代码且能被计算机访问的任何其它介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据，而碟(disc)用激光以光学方式再现数据。上述的组合也应被包括在计算机可读介质的范围内。
应当理解的是，本说明书将不用于解释或限制权利要求的范围或意义。此外，在前面的详细描述中，可以看到的是，各种特征被在单个实施例中组合在一起以用于精简本公开的目的。本公开的此方法不应被解释为反映所要求保护的实施例要求比在每个权利要求中明确列举的特征更多的特征的目的。相反，如所附权利要求所反映的，创造性主题在于少于单个所公开的实施例的所有特征。因此，所附权利要求据此并入详细描述中，其中每个权利要求独立地作为单独的实施例。
在该描述中提及的一个实施例或实施例意在结合该实施例描述的特定的特征、结构或特性被包括在分析方法的至少一个实施例中。在说明书中各处出现的短语一个实施例不一定全部指的是同一实施例。

Claims (10)

1.一种半导体器件的分析方法，所述半导体器件为多个HKMG鳍式场效应晶体管及其所在的晶圆，其特征在于，所述分析方法包括：
对待测晶圆执行可接受性测试；
基于每一个N型晶体管在所述待测晶圆的表面位置以及对应的可接受性测试结果构建N型模型，基于每一个P型晶体管在所述待测晶圆的表面位置以及对应的可接受性测试结果构建P型模型，并基于所述N型模型和所述P型模型中的可接受性测试结果之比建立对应待测晶圆表面的N/P系数模型；以及
基于预设的标准晶圆模型对所述N/P系数模型进行识别，以基于所述N/P系数模型判断所述待测晶圆是否合规。
2.如权利要求1所述的分析方法，其特征在于，所述分析方法还包括：
对所述N/P系数模型进行聚类处理，聚类处理后的N/P系数模型显示N/P系数群组在所述待测晶圆表面的分布；以及
所述识别进一步包括：比对所述标准晶圆模型和聚类处理后的N/P系数模型之间的相似度；其中
所述标准晶圆模型显示最佳N/P系数群组在晶圆表面的分布；以及
响应于所述相似度低于预设阈值，该N/P系数模型对应的待测晶圆不合规。
3.如权利要求2所述的分析方法，其特征在于，采用k均值聚类法对所述N/P系数模型进行聚类处理。
4.如权利要求1所述的分析方法，其特征在于，所述分析方法还包括：
获取所述标准晶圆模型对应的晶体管的可接受性测试结果；
计算所述标准晶圆模型对应的N型晶体管的可接受性测试结果与P型晶体管的可接受性测试结果的比为N/P标准系数；
基于所述标准晶圆模型对应的晶体管的可接受性测试结果和所述N/P标准系数构建所述标准晶圆模型对应的晶体管的电特性曲线，以及
基于所述电特性曲线确定N/P最佳系数。
5.如权利要求4所述的分析方法，其特征在于，建立所述N/P系数模型进一步包括：对应所述待测晶圆表面，计算N型晶体管的可接受性测试结果与P型晶体管的可接受性测试结果的比为N/P待测系数；以及
所述分析方法还包括：比对所述N/P待测系数与所述N/P最佳系数之间的差异是否小于预设阈值，以判断所述待测晶圆是否合规。
6.如权利要求1所述的分析方法，其特征在于，所述可接受性测试至少包括：测试所述N型晶体管、所述P型晶体管的开启电压、击穿电压、饱和电流、静止电流、关闭电流、频率中的一者或多者。
7.如权利要求1所述的分析方法，其特征在于，所述分析方法还包括：对于判断为不合规的待测晶圆，获取制造所述不合规的待测晶圆的工艺参数；以及
基于专家系统分析所述工艺参数。
8.如权利要求7所述的分析方法，其特征在于，所述分析方法还包括：基于分析后的结果优化所述工艺参数。
9.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1-8中任一项所述分析方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-8中任一项所述分析方法的步骤。
CN201910250826.6A 2019-03-29 2019-03-29 一种半导体器件的分析方法 Active CN109901058B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910250826.6A CN109901058B (zh) 2019-03-29 2019-03-29 一种半导体器件的分析方法
US16/829,026 US11243245B2 (en) 2019-03-29 2020-03-25 Analysis method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910250826.6A CN109901058B (zh) 2019-03-29 2019-03-29 一种半导体器件的分析方法

Publications (2)

Publication Number Publication Date
CN109901058A CN109901058A (zh) 2019-06-18
CN109901058B true CN109901058B (zh) 2021-04-02

Family

ID=66955016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910250826.6A Active CN109901058B (zh) 2019-03-29 2019-03-29 一种半导体器件的分析方法

Country Status (2)

Country Link
US (1) US11243245B2 (zh)
CN (1) CN109901058B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113092981B (zh) * 2019-12-23 2022-04-26 长鑫存储技术有限公司 晶圆数据检测方法及系统、存储介质及测试参数调整方法
CN111220889B (zh) * 2020-01-02 2022-08-12 长江存储科技有限责任公司 晶圆测试数据处理方法及设备
CN112816022A (zh) * 2021-01-15 2021-05-18 江西金泰医药包装材料有限责任公司 一种滴头滴出量测定仪
CN117665524B (zh) * 2024-01-25 2024-04-26 鲁欧智造(山东)高端装备科技有限公司 一种氮化镓功率器电子流动性检测系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101477582A (zh) * 2007-12-18 2009-07-08 络达科技股份有限公司 半导体元件的模型修正方法
TWI368962B (en) * 2008-07-04 2012-07-21 Inotera Memories Inc Method of fault detection and classification for wafer acceptance test
CN103646888B (zh) * 2013-11-28 2017-02-01 上海华力微电子有限公司 一种晶圆可接受性测试系统及方法
CN106802991A (zh) * 2017-01-06 2017-06-06 上海华虹宏力半导体制造有限公司 Mos器件的仿真方法
CN109426655A (zh) * 2017-08-22 2019-03-05 合肥捷达微电子有限公司 数据分析方法、装置、电子设备及计算机可读存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008021556B4 (de) * 2008-04-30 2019-06-06 Advanced Micro Devices, Inc. Verfahren und System für zweistufige Vorhersage einer Qualitätsverteilung von Halbleiterbauelementen
US20110093226A1 (en) * 2008-07-04 2011-04-21 Inotera Memories, Inc. Fault detection and classification method for wafer acceptance test parameters
US8429592B2 (en) * 2010-10-20 2013-04-23 Texas Instruments Incorporated N/P configurable LDMOS subcircuit macro model
US9063192B2 (en) * 2011-03-16 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Split gate structure and method of using same
US9594035B2 (en) * 2014-04-25 2017-03-14 Revera, Incorporated Silicon germanium thickness and composition determination using combined XPS and XRF technologies
US10361105B2 (en) * 2014-12-03 2019-07-23 Kla-Tencor Corporation Determining critical parameters using a high-dimensional variable selection model

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101477582A (zh) * 2007-12-18 2009-07-08 络达科技股份有限公司 半导体元件的模型修正方法
TWI368962B (en) * 2008-07-04 2012-07-21 Inotera Memories Inc Method of fault detection and classification for wafer acceptance test
CN103646888B (zh) * 2013-11-28 2017-02-01 上海华力微电子有限公司 一种晶圆可接受性测试系统及方法
CN106802991A (zh) * 2017-01-06 2017-06-06 上海华虹宏力半导体制造有限公司 Mos器件的仿真方法
CN109426655A (zh) * 2017-08-22 2019-03-05 合肥捷达微电子有限公司 数据分析方法、装置、电子设备及计算机可读存储介质

Also Published As

Publication number Publication date
CN109901058A (zh) 2019-06-18
US11243245B2 (en) 2022-02-08
US20200309843A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
CN109901058B (zh) 一种半导体器件的分析方法
US20240003968A1 (en) Integrated circuit profiling and anomaly detection
He et al. A two-stage genetic algorithm for automatic clustering
Souza et al. Spike sorting with Gaussian mixture models
Mehta et al. Improvement of TCAD augmented machine learning using autoencoder for semiconductor variation identification and inverse design
US10627446B2 (en) Importance sampling method for multiple failure regions
US11829893B2 (en) Analysis method for semiconductor device
CN109684673B (zh) 一种电力系统暂态稳定结果的特征提取和聚类分析方法
Saha et al. A new multiobjective clustering technique based on the concepts of stability and symmetry
CN109543720B (zh) 一种基于对抗生成网络的晶圆图缺陷模式识别方法
CN114114039A (zh) 一种电池系统的单体电芯一致性的评估方法和装置
Arif et al. Cascade quality prediction method using multiple PCA+ ID3 for multi-stage manufacturing system
Wang et al. A spatial variable selection method for monitoring product surface
Kim et al. A generalised uncertain decision tree for defect classification of multiple wafer maps
Dong et al. Wafer yield prediction using derived spatial variables
CN113516173B (zh) 一种基于随机森林与决策树的整车静动态干涉的测评方法
Ghan et al. Clustering and pattern matching for an automatic hotspot classification and detection system
CN109948283B (zh) 一种半导体器件的分析方法
Kim et al. Automatic modeling of logic device performance based on machine learning and explainable AI
Anaya et al. Yield improvement using advanced data analytics
Kang et al. Conditional t-SNE: Complementary t-SNE embeddings through factoring out prior information
Aye et al. Data driven framework for degraded pogo pin detection in semiconductor manufacturing
Salimi Computer-aided design of electrical machines: the role of robustness and application of statistical analysis techniques in multi-objective design optimization
US20240094704A1 (en) Method and apparatus for setting semiconductor device manufacturing parameter
CN115688611A (zh) 一种基于半导体器件结构的小空间模型实时训练方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant