CN101477582A - 半导体元件的模型修正方法 - Google Patents

半导体元件的模型修正方法 Download PDF

Info

Publication number
CN101477582A
CN101477582A CNA2008102156682A CN200810215668A CN101477582A CN 101477582 A CN101477582 A CN 101477582A CN A2008102156682 A CNA2008102156682 A CN A2008102156682A CN 200810215668 A CN200810215668 A CN 200810215668A CN 101477582 A CN101477582 A CN 101477582A
Authority
CN
China
Prior art keywords
object module
testing electrical
electrical property
modification method
model modification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008102156682A
Other languages
English (en)
Other versions
CN101477582B (zh
Inventor
吴玉麟
张心兰
陈升佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dafa Technology Co.,Ltd.
Original Assignee
LUODA SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LUODA SCIENCE AND TECHNOLOGY Co Ltd filed Critical LUODA SCIENCE AND TECHNOLOGY Co Ltd
Publication of CN101477582A publication Critical patent/CN101477582A/zh
Application granted granted Critical
Publication of CN101477582B publication Critical patent/CN101477582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Abstract

本发明有关于一种半导体元件的模型修正方法，主要包括有以下步骤：对一目标半导体元件进行详细的电气特性分析以建立一目标模型，而目标模型可用以对目标半导体元件的特性进行描述，之后再依据电性测试的结果对目标模型进行修正以产生一修正模型，借此将可以修正模型对实际制造的半导体元件的特性进行正确的描述。

Description

半导体元件的模型修正方法
技术领域
本发明有关于一种半导体元件的模型修正方法，尤其涉及一种对半导体元件的目标模型进行修正，使得修正后模型可对半导体元件的特性进行正确的描述的方法。
背景技术
在进行一个电路的开发及设计时，电路设计者(IC designer)与芯片厂(foundry)需要提供相关的资料给对方，借此电路设计者才可以依据芯片厂所提供的资料进行电路的设计，而芯片厂则可以提高电路在后续工艺上的成品率与可靠度。
请参阅图1，为公知的半导体元件的分析流程。在进行半导体元件的制造之前，芯片厂(foundry)会依据客户的需求而制作一批目标半导体元件，并对目标半导体元件进行详细的电气特性分析，以建立一个可用以描述目标半导体元件特性的目标模型(goal model)，并将目标模型提供给电路设计者，如步骤11所示。
电路设计者可由目标模型得知芯片厂所生产的半导体元件的特性，例如电路设计者可以对目标模型进行模拟(simulation)以得知半导体元件的电气特性，如步骤13所示。之后，电路设计者将可以参考由目标模型所取得的半导体元件的特性并进行电路的设计，如步骤15所示。
在电路设计者完成电路的设计后，芯片厂将会依据电路设计者所设计的电路进行半导体制造，并预期后续制作(批量生产)的半导体元件的电气特性与目标模型(goal model)相符。然而在实际的制造中往往会因为工艺条件的差异，使得后续实际批量生产的半导体元件的电气特性产生变化，并可能导致半导体制造的成品率或可靠度下降，进而导致制造成本的增加。
上述问题的产生主要来自于目标模型无法准确的模拟出后续批量生产的半导体元件的电气特性。例如目标模型与后续批量生产的半导体元件实际的行为(behavior)有所差异，使得实际制作的电路与电路设计者所设计的电路产生差异。
发明内容
本发明的主要目的，在于提供一种半导体元件的模型修正方法，通过电性测试(WAT)的结果对目标模型进行修正并产生一修正模型，借此将可以修正模型对工艺半导体元件的特性进行描述。
本发明的次要目的，在于提供一种半导体元件的模型修正方法，可对目标模型及修正模型进行比对，并以两者之间的差异推估半导体元件的制造中所可能出现的问题，而对工艺半导体元件的制造进行修正。
本发明的又一目的，在于提供一种半导体元件的模型修正方法，可进一步对多个半导体元件的电性测试结果进行分布统计，并依据分布统计的结果修正目标模型，以产生一统计分析模型(Statistical Model)。
本发明的又一目的，在于提供一种半导体元件的模型修正方法，可以统计分析模型推算出工艺半导体元件的电气特性的范围。
为实现上述目的，本发明提供半导体元件的模型修正方法，主要包括有以下步骤：建立一目标模型，用以对一目标半导体元件的特性进行描述；依据至少一电性测试的结果对目标模型进行修正；及产生一修正模型，用以对一工艺半导体元件的特性进行描述。
附图说明
图1为公知的半导体元件的分析流程；
图2为本发明半导体元件的模型修正方法一较佳实施例的步骤流程图；
图3A至图3D分别为本发明半导体元件的模型修正方法的详细流程图；
图4为本发明半导体元件的模型修正方法又一实施例的步骤流程图；
图5为本发明又一实施例的步骤流程图。
具体实施方式
请参阅图2，为本发明半导体元件的模型修正方法一较佳实施例的步骤流程图。如图所示，本发明所述的半导体元件的模型修正方法，主要是对半导体元件进行电性测试(WAT，Wafer Acceptance Test)，并依据电性测试的结果对目标半导体元件的目标模型(Goal Model)进行修正，并可以目标模型准确的描述工艺半导体元件的特性。
在电路设计者(IC designer)进行电路设计之前，芯片厂(foundry)会制作一批目标半导体元件，并对目标半导体元件进行详细的电气特性分析，以建立一个可用以描述目标半导体元件特性的目标模型(goal model)，如步骤21所示。
之后可以至少一电性测试的结果对目标模型进行修正，例如芯片厂或电路设计者皆可以电性测试的结果进行目标模型的修正，如步骤23所示。在完成目标模型的调整后将会产生一修正模型，修正模型可用以对芯片厂的工艺半导体元件的特性进行正确的描述，借此将可提供正确的信息给电路设计者，例如芯片厂实际批量生产的半导体元件可定义为工艺半导体元件，如步骤25所示。
上述电性测试的步骤可由芯片厂进行，并将电性测试的结果提供电路设计者，或是由芯片厂自行依据目标模型及电性测试的结果建立修正模型。当然电路设计者亦可以自己对半导体元件进行电性测试，以取得该电性测试的结果，并建立修正模型。
通过修正模型的建立将可得知芯片厂所生产的工艺半导体元件的特性，例如电路设计者可以对修正模型进行模拟(simulation)以取得工艺半导体元件的电气特性，并参考所取得的电气特性进行电路设计。之后，芯片厂将会依据电路设计者所设计的电路进行半导体制造，修正模型可以正确的描述工艺半导体元件的特性，不仅有利于电路设计者进行电路的设计，对芯片厂来说更可有效提高半导体制造的成品率及可靠度。
此外，芯片厂的工艺工程师亦可由修正模型及制造的成品率得知制造中所可能遭遇的问题，并对工艺进行修正以达到提高产品成品率的目的。相较于公知技术以电性测试的结果及产品成品率来推算出制造中所可能遭遇的问题，本发明所建立的修正模型将可以更有效的找出制造中可能遭遇的问题。
在进行修正模型的建立时，主要是依据半导体元件的电性测试的结果，对目标模型的相关参数进行修正，例如电路设计者可依据电性测试的结果对目标模型的参数Tox、xl、xw、vth0、u0、K1、dvt0、dvt2、rdsw、Lint、voffl、K3、K3b、dwg、Wint、dvtow及/或ww1进行修正。
请参阅图3A至图3D，分别为本发明半导体元件的模型修正方法的详细流程图。如图所示，本发明所述的模型修正方法主要是通过工艺半导体元件中large、short、narrow及small的电性测试的结果，对目标模型中的参数进行调整以产生一个修正模型，例如对Tox、xl、xw、vth0、u0、K1、dvt0、dvt2、rdsw、Lint、voffl、K3、K3b、dwg、Wint、dvtow及/或ww1等参数进行调整。
工艺半导体元件可区分为large、short、narrow及small。首先可依据large的电性测试的结果对目标模型的参数进行修正，请参阅图3A所示，依据工艺偏移量进行计算，并取代目标模型中的Tox、xl及xw，如步骤31所示。以电性测试所取得的Vt调整目标模型中的Vth0，如步骤32所示。以电性测试所取得的Idlin及Idsat调整目标模型中的u0，如步骤33所示。以电性测试所取得的Vt调整该目标模型中的K1，如步骤34所示。检视调整后的目标模型的Vt及/或Idsat是否与电性测试的Vt及/或Idsat相近，例如与large的电性测试的结果进行比对，如步骤35所示，若不相近则重复步骤31至步骤35，并对目标模型中的Tox、xl、xw、Vth0、u0及/或K1进行调整，反之若两者相近则继续进行后续的调整。
依据short的电性测试的结果对目标模型的参数进行修正，请参阅图3B所示。以电性测试所取得的Vt调整目标模型中的dvt0，如步骤41所示。以电性测试所取得的Vt调整目标模型中的dvt2，如步骤42所示。以电性测试所取得的Idlin调整目标模型中的rdsw，如步骤43所示。以电性测试所取得的Idsat调整目标模型中的Lint，如步骤44所示。以电性测试所取得的Ioff调整目标模型中的Voffl，如步骤45所示。检视调整后的目标模型的Vt及/或Idsat是否与电性测试的Vt及/或Idsat相近，例如与short的电性测试的结果进行比对，如步骤46所示，若不相近则重复步骤41至步骤46，并对目标模型中的dvt0、dvt2、rdsw、Lint、Voff、Vt及/或Idsat进行调整，反之若两者相近则继续进行后续的调整。
依据narrow半导体元件的电性测试的结果对目标模型的参数进行修正，请参阅图3C所示。以电性测试所取得的Vt调整目标模型中的K3，如步骤51所示。以电性测试所取得的Vt调整目标模型中的K3b，如步骤52所示。以电性测试所取得的Idlin调整目标模型中的dwg，如步骤53所示。以电性测试所取得的Idsat调整目标模型中的Wint，如步骤54所示。检视调整后的目标模型的Vt及/或Idsat是否与电性测试的Vt及/或Idsat相近，例如与narrow的电性测试的结果进行比对，如步骤55所示，若不相近则重复步骤51至步骤55，并对目标模型中的K3、K3b、dwg及/或Wint进行调整，反之若两者相近则继续进行后续的调整。
依据small半导体元件的电性测试的结果对目标模型的参数进行修正，请参阅图3D所示。以电性测试所取得的Vt调整目标模型中的dvt0w，如步骤61所示。以电性测试所取得的Idsat调整目标模型中的ww1，如步骤62所示。检视调整后的目标模型的Vt及/或Idsat是否与电性测试的Vt及/或Idsat相近，例如与small的电性测试的结果进行比对，如步骤63所示。若不相近则重复步骤61至步骤63，并对目标模型中的dvt0w及/或ww1进行调整，反之若两者相近则完成目标模型的修正。
在经过上述图3A至图3D的步骤后，便完成目标模型的修正，并可将修正完成的目标模型定义为一修正模型。由于修正模型已依据工艺半导体元件的电性测试的结果进行修正，因此电路设计者在对修正模型进行模拟之后，将可以正确的取得工艺半导体元件的电气特性。在本实施例中是依序以large、short、narrow及small的电性测试的结果对目标模型的参数进行修正，然而在不同实施例中large、short、narrow及small的次序亦可加以更改。
请参阅图4，为本发明半导体元件的模型修正方法又一实施例的步骤流程图。一般在工艺半导体元件制作完成后，皆需要对工艺半导体元件进行电性测试，并可将多个电性测试的结果进行整理，例如可将各种不同条件下所生产的工艺半导体元件进行电性测试，之后再依据电性测试的结果建立数据库。借此将可以在数据库中选择适当的电性测试的结果，对目标半导体元件的目标模型进行修正以完成修正模型的建立。
芯片厂同样会建立一批目标半导体元件，并对目标半导体元件进行详细的电气特性分析，以建立可用以描述目标半导体元件特性的目标模型，如步骤71所示。之后可以依据工艺半导体元件的条件或是电路设计者所提供的电路，在数据库中选择适当的电性测试的结果，如步骤72所示。
在选择电性测试的结果后，可依据电性测试的结果对目标模型进行修正，而目标模型的修正方法则可参照上述图3A至图3D所示的步骤，如步骤73所示。通过对目标模型的参数进行修正后，例如修正的参数包括有Tox、xl、xw、vth0、u0、K1、dvt0、dvt2、rdsw、Lint、voffl、K3、K3b、dwg、Wint、dvtow及/或ww1，将会产生一修正模型，如步骤74所示。
请参阅图5，为本发明又一实施例的步骤流程图。如图所示，在对目标模型进行修正并产生修正模型后，将可进一步进行修正模型的应用，例如电路设计者可以通过修正模型，取得工艺半导体元件的电气特性，而芯片厂则可以将目标模型与修正模型进行比对，并推测出半导体制造中所出现的问题，以对半导体元件的工艺进行修正。
此外，亦可对多个电性测试的结果进行分布统计，例如在数据库种找出多个工艺半导体元件的电性测试的结果，并对多个电性测试的结果进行分布统计，如步骤81所示。并以分布统计的结果对目标模型进行修正，如步骤82所示。在完成目标模型的修正后将会产生一半导体元件的统计分析模型(Statistical Model)，如步骤83所示。
通过统计分析模型的产生，将可以推算出工艺半导体元件的电气特性的分布范围，如步骤84所示。当然在不同实施例中，亦可以多个电性测试的结果对目标模型进行修正，以得到多个目标模型，并进一步将多个目标模型进行统计分析，同样可以得到统计分析模型，并以统计分析模型推算出工艺半导体元件的电气特性的范围。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (20)

1.一种半导体元件的模型修正方法，其特征在于，包括有以下步骤：
建立一目标模型，用以对一目标半导体元件的特性进行描述；
依据至少一电性测试的结果对该目标模型进行修正；及
产生一修正模型，用以对一工艺半导体元件的特性进行描述。
2.根据权利要求1所述的模型修正方法，其特征在于，包括有以下步骤：对该工艺半导体元件进行电性测试。
3.根据权利要求1所述的模型修正方法，其特征在于，包括有以下步骤：对该目标模型的参数进行调整。
4.根据权利要求3所述的模型修正方法，其特征在于，该目标模型的参数包括Tox、xl、xw、vth0、u0、K1、dvt0、dvt2、rdsw、Lint、voffl、K3、K3b、dwg、Wint、dvtow及/或wwl。
5.根据权利要求1所述的模型修正方法，其特征在于，包括有以下步骤：制造该目标半导体元件并对该目标半导体元件进行详细的电气特性分析。
6.根据权利要求1所述的模型修正方法，其特征在于，包括有以下步骤：选择large、short、narrow及small的电性测试的结果，并对该目标模型的参数进行调整。
7.根据权利要求6所述的模型修正方法，其特征在于，包括有以下步骤：依据large的电性测试的结果对该目标模型的参数进行调整。
8.根据权利要求7所述的模型修正方法，其特征在于，包括有以下步骤：
依据工艺偏移量进行计算，并取代该目标模型中的Tox、xl及xw；
以该电性测试所取得的Vt调整该目标模型中的Vth0；
以该电性测试所取得的Idlin及Idsat调整该目标模型中的u0；
以该电性测试所取得的Vt调整该目标模型中的K1；及
检视调整后的目标模型的Vt及/或Idsat是否与该电性测试的Vt及/或Idsat相近。
9.根据权利要求6所述的模型修正方法，其特征在于，包括有以下步骤：依据short的电性测试的结果对该目标模型的参数进行调整。
10.根据权利要求9所述的模型修正方法，其特征在于，包括有以下步骤：
以该电性测试所取得的Vt调整该目标模型中的dvt0；
以该电性测试所取得的Vt调整该目标模型中的dvt2；
以该电性测试所取得的Idlin调整该目标模型中的rdsw；
以该电性测试所取得的Idsat调整该目标模型中的Lint；
以该电性测试所取得的Ioff调整该目标模型中的Voffl；及
检视调整后的目标模型的Vt及/或Idsat是否与该电性测试的Vt及/或Idsat相近。
11.根据权利要求6所述的模型修正方法，其特征在于，包括有以下步骤：依据narrow的电性测试的结果对该目标模型的参数进行调整。
12.根据权利要求11所述的模型修正方法，其特征在于，包括有以下步骤：
以该电性测试所取得的Vt调整该目标模型中的K3；
以该电性测试所取得的Vt调整该目标模型中的K3b；
以该电性测试所取得的Idlin调整该目标模型中的dwg；
以该电性测试所取得的Idsat调整该目标模型中的Wint；及
检视调整后的目标模型的Vt及/或Idsat是否与该电性测试的Vt及/或Idsat相近。
13.根据权利要求6所述的模型修正方法，其特征在于，包括有以下步骤：依据small的电性测试的结果对该目标模型的参数进行调整。
14.根据权利要求13所述的模型修正方法，其特征在于，包括有以下步骤：
以该电性测试所取得的Vt调整该目标模型中的dvt0w；
以该电性测试所取得的Idsat调整该目标模型中的wwl；及
检视调整后的目标模型的Vt及/或Idsat是否与该电性测试的Vt及/或Idsat相近。
15.根据权利要求1所述的模型修正方法，其特征在于，包括有以下步骤：
将该目标模型与该修正模型进行比对，并依据两者之间的差异对该半导体元件的工艺进行修正。
16.根据权利要求1所述的模型修正方法，其特征在于，包括有以下步骤：
将多个电性测试的结果进行分布统计；及
以分布统计的结果对该目标模型进行修正，并产生一统计分析模型。
17.根据权利要求16所述的模型修正方法，其特征在于，其中该统计分析模型用以推算出该半导体元件的电气特性的范围。
18.根据权利要求1所述的模型修正方法，其特征在于，包括有以下步骤：
以多个电性测试的结果修正该目标模型，并产生多个修正模型；及
将多个修正模型进行统计分析，并产生一统计分析模型。
19.根据权利要求1所述的模型修正方法，其特征在于，包括有以下步骤：由一数据库中选择该电性测试的结果。
20.根据权利要求19所述的模型修正方法，其特征在于，该数据库包括有多个电性测试的结果。
CN2008102156682A 2007-12-18 2008-09-12 半导体元件的模型修正方法 Active CN101477582B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1460307P 2007-12-18 2007-12-18
US61/014,603 2007-12-18

Publications (2)

Publication Number Publication Date
CN101477582A true CN101477582A (zh) 2009-07-08
CN101477582B CN101477582B (zh) 2012-10-03

Family

ID=40754382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102156682A Active CN101477582B (zh) 2007-12-18 2008-09-12 半导体元件的模型修正方法

Country Status (3)

Country Link
US (1) US20090157362A1 (zh)
CN (1) CN101477582B (zh)
TW (1) TW200929412A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105844006A (zh) * 2016-03-22 2016-08-10 上海华力微电子有限公司 一种mosfet bsim4子电路器件模型及其建模方法
CN109901058A (zh) * 2019-03-29 2019-06-18 上海华力集成电路制造有限公司 一种半导体器件的分析方法
CN111832123A (zh) * 2019-03-29 2020-10-27 晶乔科技股份有限公司 半导体元件的工艺开发方法以及系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9470743B2 (en) * 2014-03-04 2016-10-18 Nvidia Corporation Dynamic yield prediction

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754410A (en) * 1986-02-06 1988-06-28 Westinghouse Electric Corp. Automated rule based process control method with feedback and apparatus therefor
US6470229B1 (en) * 1999-12-08 2002-10-22 Yield Dynamics, Inc. Semiconductor yield management system and method
JP2001244162A (ja) * 2000-02-25 2001-09-07 Promos Technologies Inc 実験結果を自動的に評価する方法
MXPA01012613A (es) * 2000-12-07 2003-08-20 Visteon Global Tech Inc Metodo para calibrar un modelo matematico.
US7337019B2 (en) * 2001-07-16 2008-02-26 Applied Materials, Inc. Integration of fault detection with run-to-run control
US6586265B2 (en) * 2001-07-26 2003-07-01 Promos Technologies Inc. Method and apparatus of tool matching for a semiconductor manufacturing process
US6929962B1 (en) * 2004-03-26 2005-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for wafer acceptance test configuration
US7085612B2 (en) * 2004-04-14 2006-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for identifying semiconductor process steps for queue-time control and abnormality detection
US7251807B2 (en) * 2005-02-24 2007-07-31 Synopsys, Inc. Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model
CN1651613A (zh) * 2004-12-24 2005-08-10 北京南山高科技有限公司 一种碳素阳极焙烧生产系统的控制方法
US20080140590A1 (en) * 2006-12-12 2008-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Process control integration systems and methods

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105844006A (zh) * 2016-03-22 2016-08-10 上海华力微电子有限公司 一种mosfet bsim4子电路器件模型及其建模方法
CN105844006B (zh) * 2016-03-22 2018-11-09 上海华力微电子有限公司 一种mosfet bsim4子电路器件模型及其建模方法
CN109901058A (zh) * 2019-03-29 2019-06-18 上海华力集成电路制造有限公司 一种半导体器件的分析方法
CN111832123A (zh) * 2019-03-29 2020-10-27 晶乔科技股份有限公司 半导体元件的工艺开发方法以及系统
CN109901058B (zh) * 2019-03-29 2021-04-02 上海华力集成电路制造有限公司 一种半导体器件的分析方法

Also Published As

Publication number Publication date
US20090157362A1 (en) 2009-06-18
TW200929412A (en) 2009-07-01
CN101477582B (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
CN111008502A (zh) 一种数字孪生驱动的复杂装备故障预测方法
CN109491216B (zh) 一种优化光刻工艺参数的方法
US6928636B2 (en) Rule based OPC evaluating method and simulation-based OPC model evaluating method
CN114503123B (zh) 用于计量的信号域适应
CN102540895A (zh) 一种先进过程控制系统及其测试方法
CN101477582B (zh) 半导体元件的模型修正方法
US10747916B2 (en) Parameter generation for modeling of process-induced semiconductor device variation
CN113655768B (zh) 装配良率控制方法、设备及计算机可读存储介质
CN101452492B (zh) 集成电路版图与原理图一致性检查的局部重签名修复方法
CN102385646A (zh) Mos晶体管的器件失配的修正方法
CN100468421C (zh) 基于集成电路制程性能变化建立模型的方法
CN105447222B (zh) 用于集成电路的工艺变化分析的方法
CN106707681A (zh) 一种增强opc处理精度的方法
CN114239921A (zh) 芯片性能等级预测、封装方法及装置
CN106294935A (zh) 一种基于图形密度的工艺模型建模与修正方法
WO2012081158A1 (ja) 回路シミュレーション方法及び半導体集積回路
CN114077774A (zh) 光学邻近矫正方法及系统、掩模版、设备与存储介质
JP2010079418A (ja) 統計ｓｐｉｃｅモデルパラメータ算出方法、統計ｓｐｉｃｅモデルパラメータ算出装置及びプログラム
CN114118004A (zh) 定制化芯片的制造方法
Larguech et al. A generic methodology for building efficient prediction models in the context of alternate testing
CN113627755B (zh) 智能终端工厂的测试方法、装置、设备及存储介质
CN109212751A (zh) 一种自由曲面公差的分析方法
CN114676570A (zh) 一种仿真模型确定方法、芯片分类方法和相关设备
CN113361222A (zh) 一种集成电路制造工艺虚拟仿真方法和装置
Director Manufacturing-based simulation: An overview

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Taiwan, Hsinchu, China

Patentee after: Dafa Technology Co.,Ltd.

Address before: Taiwan, Hsinchu, China

Patentee before: AIROHA TECHNOLOGY CORP.

CP01 Change in the name or title of a patent holder