TW200929412A - Model modification method for a semiconductor device - Google Patents
Model modification method for a semiconductor device Download PDFInfo
- Publication number
- TW200929412A TW200929412A TW097133136A TW97133136A TW200929412A TW 200929412 A TW200929412 A TW 200929412A TW 097133136 A TW097133136 A TW 097133136A TW 97133136 A TW97133136 A TW 97133136A TW 200929412 A TW200929412 A TW 200929412A
- Authority
- TW
- Taiwan
- Prior art keywords
- model
- target
- electrical test
- target model
- steps
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
200929412 九、發明說明: 【發明所屬之技術領域】 本發明有關於一種半導體元件的模型修正方法,主要 對半導體元件的目標模型進行修正,使得修正後模型可對 - 半導體元件的特性進行正確的描述。 【先前技術】 ❹
在進行一個電路的開發及設計時,電路設計者(ic designer)與晶圓廠(f0undry;)需要提供相關的資料給對方,藉 =電路設計者才可以依據晶圓廠所提供的資料進行電路= =計’而晶®廠則可以提高電路在後續製程上的良率與可 請參閱第1圖,為習用半導體元件的分析流程 IS體元件的製程前,晶圓薇師•依據客戶的需求 έ 批目標半導體元件’並對目標半導體元件進行詳 、,·田、電氣特性分析,以建立一個可用以插 " 件特性的目標模型(―model),並將目禪桓::導體元 設計者,如㈣η獅。 彳^^提供給電路 —電路設計者可由目龍型得知晶圓 … 凡件的特性,例如電路設計者可以對目棹之半導體 (simulation)以得知半導體元件的電氣特性π、罜進行模擬 示。之後,電路設計者將可以參考由目莫13所 導體元件的特性並進行電路的設計,如步驟、15取得之半 在電路設計者完成電路的設計後’晶圓I::依據電 4 200929412 路設計者所設計的電路半 (量產)之半導體元件的電氣H軌f,並職後續製作 符。然而在實際的製程中往往合、目‘权型(goal賴1el)相 得後續實際量產之料體元 ^製程條件的變異’使 能導致半導體的電4特性產生變化,並可 本的增加 的良率切靠度下降,進轉致製程成 士述問題的產生主要來自於 出後續量產之半導體元件 確的模擬 實際的行為(behavior)有所差異,使得 實際I作㈣路與魏料麵設計的電路產生差異。 【發明内容】 修正^月,ί,、目的,在於提供一種半導體元件的模型 二攸’、’要疋透過電性測試(WAT)的結果對目標模型進 =正f產生—修正卿,藉此將可峰正模型對製程半 _ 導體7〇件的特性進行描述。 本發明之次要目的,在於提供一種半導體元件的模型 '正方法,可對目標難及修正模魏行崎,並以兩者 之間的差異推估半導體元件的製程中所可能出現的問題, 而對製程半導體元件的製程進行修正。 參本發明之又一目的,在於提供一種半導體元件的模型 修正方法’可進一步對複數個半導體元件的電性測試結果 進行分佈統計,並依據分佈統計的結果修正目標模型,以 產生一統計分析模型(Statistical Model)。 200929412 本發明之又一目的’在於提供一種半導體元件的模型 0正方法’可以統計分析模型推算出製程半導體元件之電 氣特性的範圍。 、為達成上述目的’本發明提供半導體元件的模型修正 方去’主要包括有以下步驟:建立一目標模型,用以對一 ' 目標半導體元件的特性進行描述;依據至少-電性測試的 結果對目標模型進行修正;及產生一修正模型,用以對一 ❻製程半導體元㈣特性進行描述。 【實施方式】 5月參閱第2圖,為本發明半導體元件的模型修正方法 、較佳實施例之步驟流程圖。如圖所示,本發明所述之半 導,兀件的模贿正方法,主要是對半導體元件進行電性 測式(WAT ’ Wafer Acceptance Test),並依據電性測試的結果 對目標半導體元件的目標模型(GoalModel)進行修正,並可 ❹ 以目標模型準確的描述製程半導體元件的特性。 在電路設計者(IC designer)進行電路設計之前,晶圓廠 (foundry)會製作一批目標半導體元件,並對目標半導體元件 f行詳細的電氣特性分析,以建立一個可用以描述目標半 V體元件特性的目標模型(g〇ai m〇(jei),如步驟21所示。 之後可以至少一電性測試的結果對目標模型進行修 正’例如晶圓廠或電路設計者皆可以電性測試的結果進行 目標模型的修正,如步驟23所示。在完成目標模型的調整 後將會產生一修正模型,修正模型可用以對晶圓廠之製程 200929412 订正確的描述,藉此將可提供正確的 例如晶圓廠實際量產的半導體元件可 泮’如步驟25所示。 半導體元件㈣性進行正確 資訊給電路設計者,例如晶 定義為製程半導體元件, _^紐測試的步驟可由晶®廠鱗,並將電性測試 紅果k供電料計者,或是由晶圓廠自行依據目標模型 及電f生測4的結果建立修正翻。當然電路設計者亦可以 自己對半導體7〇件崎紐測試,以取得該電性測試的結 果,並建立修正模型。 。 、透過修正模型的建立將可得知晶圓薇所生產之製程半 導體70件的特性’例如電路設計者可㈣修正模型進行模 擬(simulationW取·料導體元件的電氣特性,並參考 所取传的電氣雜精電路設計。之後,晶冑廠將會依據 電路設計者所設計的電㉟進行半導體製帛,修正模型可以 正確的描述製程半導體元件的特性,不僅有利於電路設計 者進打電路的設計,對晶圓廠來說更可有效提高半導體製
此外’晶圓廠的製程工程師亦可由修正模型及製程的 良率得知製程中所可能遭遇的問題,並對製程進行修正以 達到提尚產品良率的目的。相較於習用技術以電性測試的 結果及產品良率來推算出製程中所可能遭遇的問題,本發 明所建立的修正模型將可以更有效的找出製程中可能遭遇 的問題。 在進行修正模型的建立時,主要是依據半導體元件之 電性測試的結果,對目標模型的相關參數進行修正,例如 200929412 電路設計者可依據電性測試的結果對目標模型的參數
Tox、X卜 xW、vth0、u0、K卜 dvtO、dvt2、rdsw、Lint、voffl、 K3、K3b、dwg、Wint、dvtow 及/或 wwl 進行修正。 請參閱第3A圖至第3D圖,分別為本發明半導體元 * 件的模型修正方法的詳細流程圖。如圖所示,本發明所述 - 的模型修正方法主要是透過製程半導體元件中iarge、 short、narrow及small之電性測試的結果,對目標模型中的 ❹ 參數進行調整以產生一個修正模型,例如對Tox、xl、xw、 vthO、u0、Kl、dvtO、dvt2、rdsw、Lint、voffl、K3、K3b、 dwg、Wint、dvtow及/或wwl等參數進行調整。 衣程半導體元件可區分為large、short、narrow及 small。首先可依據iarge之電性測試的結果對目標模型的參 數進行修正’請參閱第3A圖所示,依據製程偏移量進行 计算’並取代目標模型中的Tox、xl及xw,如步驟31所示。 以電性測試所取得的Vt調整目標模型中的VthO,如步驟 ❹ 32所示。以電性測試所取得的Idlin及Idsat調整目標模型 中的u0 ’如步驟33所示。以電性測試所取得的Vt調整該 目標模型中的K1,如步驟34所示。檢視調整後之目標模型 的Vt及/或Idsat是否與電性測試的Vt及/或Idsat相近,例 如與large之電性測試的結果進行比對,如步驟35所示, 若不相近則重複步驟31至步驟35,並對目標模型中的 Τ〇χ、χ卜xw、%11〇、11〇及/或Κι進行調整,反之若兩者相 近則繼續進行後續的調整。 依據short之電性測試的結果對目標模型的參數進行進 200929412 行修正’請參閱第3 B圖所示。以電性測試所取得的¥/調 整目標模型中的dvtO,如步驟41所示。以電性測試所取得 的Vt調整目標模型中的dvt2,如步驟42所示。以電性測 試所取得的Idlin調整目標模型中的rdsw’如步驟43所示。 - 以電性測試所取得的Idsat調整目標模型中的Lint,如步驟 • 44所示。以電性測試所取得的I〇ff調整目標模型中的
Voffl,如步驟45所示。檢視調整後之目標模型的%及/或 Idsat是否與電性測試的vt及/或Idsat相近,例如與sh〇rt ® 之電性測試的結果進行比對,如步驟46所示,若不相近則 重複步驟41至步驟46,並對目標模型中的dvt〇、dvt2、 rdsw、Lint、V〇ff、Vt及/或Idsat進行調整,反之若兩者相 近則繼續進行後續的調整。 依踝narrow半導體元件之電性測試的結果對目標模天 的參數進行進行修正,請參閱第3 c圖所示。以電^測言 所取得的vt調整目標模型中的K3,如步驟51所示。以^ 性測試所取得的Vt調整目標模型中的K3b,如步驟%戶 示。以電性測試所取得的調整目標模型中的dwg y 步驟所*以電性測試所取得的他沾調整目標模型 =:mt ’ f步驟54所示。檢視調整後之目標模型的Vt及 或廳t疋否與電性測試的vt及域跑相近 丽㈣之電性測試的結果進行比對,如步驟55所示,幻 至步驟55’並對目標模型中的K3、K3b 的調整二ιη订調整’反之若兩者相近則繼續進行後^ ❹ ❹ 200929412 依據small半導體元件之電性測試的結果對目標模型的 參,進行進行修正,請參㈣3 D 。以電性測試所 取得的vt調整目標模型中的dvt〇w,如步驟61所示。以電 |±肩以所取得的Idsat調整目標模型中的wwl,如步驟 所二。檢視調整後之目標模型的%及/或他站是否與電性 測《式的Vt及/或idsat相近,例如與small之電性測試的結 果進行比對,如步驟63所示。若不相近則重複步驟61至 步,63 ’並對目標模型中的扣斷及/或資!進行調整,反 之若兩者相近則完成目標模型的修正。 在經過上述第3 A圖至第3 D圖的步驟後,便完成目 標模型的修正’並可將修正完成的目標模型定義為一修正 核型。由於修正模型已域製辦導體元件之電性測試的 結果進行修正’因此電路設計者在對修正模型進行模擬之 後’將可以正確的取得製程半導體元件的電氣特性。在本 實施例中疋依序以laFge、sh()rt、及之電性測 試的結果對目標_的參數進行修正,㈣在抑實施例 中large、short、narrow及smaU的次序亦可加以更改。 請參閱第4圖,為本發明半導體元件的模型修正方法 又-只施例之步驟流程圖一般在製程半導體元件製作完 成後ό祐要對製程半導體元件進行電性測試,並可將複 數個電性測試的結果進行整理,例如可將各種不同條件下 所,產的製程半導體元件進行電性測試,之後再依據電性 測《式的〜果建立資料庫。藉此將可以在資料庫中選擇適當 的電性測試的結果’對目標半導體元件的目標模型進行修 200929412 正以完成修正模型的建立。 晶圓廠同樣會建立一批目標半導體元件,並對目標半 導體元件進行詳細的電氣特性分析,以建立可用以描述目 標半導體元件特性的目標模型,如步驟71所示。之後可以 依據製程半導體元件的條件或是電路設計者所提供的電 • 路,於資料庫中選擇適當之電性測試的結果,如步驟72所 示。 ❺ 在選擇電性測试的結果後,可依據電性測試的結果對 目標模型進行修正,而目標模型的修正方法則可參照上述 第3 A圖至第3 D圖所示的步驟,如步驟73所示。藉由對 目標模型的參數進行修正後,例如修正的參數包括有Tox、 1 xw vthO、u0、Kl、dvtO、dvt2、rdsw、Lint、voff]、 K3 K3b dwg、Wint、dvtow 及/或 wwl,將會產生一修正 模型’如步驟74所示。 〆 請參閱第5圖,為本發明又一實施例之步驟流程圖。 ❿ 如圖所示,在對目標模型進行修正並產生修正模型後,將 可進-步進雜正㈣的應用,例如電路設計者可以藉由 L正模型’取4製程半導體元件的電氣特性,而晶圓廠則 可乂將目標模型與修正模型進行比對,並推測出半導體製 程巾所$現的崎半導體元制製料行修正。 此外’亦可對複數個電性測試的結果進行分佈統計, 2如在資料庫種找出複數個製程半導體元件之電性測試的 =果’並對複數個測朗結果進行分佈統計,如步驟 所不。並以分佈統計的結果對目標模型進行修正,如步 11 200929412 ❹ 驟82所不。在完成目標模型的修正後將會產生—半 件的統計分析模型(StatisticalM〇del),如步驟Μ所示。几 —藉由統計分析模型的產生,將可以推算出製程 兀件之電氣特性的分佈範圍,如步驟84所示。當然在不同 實細例中,亦可以複數個電性測試的結果對目標模型進行 修正,以得職數個目標模型,並進—步將複數個目標模 型進行統計分析,同樣可以得到統計分析模型,並以 分析模型推算出製程半導體元件之電氣特性的範圍。 以上所述者,僅為本發明之較佳實施例而已,並非用 來限定本發明實施之範圍,即凡依本發明申料利範圍所 述之形狀、構造、特徵及精神所為之均等變化與修飾,均 應包括於本發明之申請專利範圍内。 【圖式簡單說明】 第1圖:為習用半導體元件的分析流程。 第2圖:為本發明半導體元件的模型修正方法一較佳實施 例之步驟流程圖 第3A圖至第3D圖:分別為本發明半導體元件的模型修 正方法的詳細流程圖 ' ' 第4圖:為本發明半導體元件的模型修正方法又一實施例 之步驟流程圖。 第5圖:為本發明又一實施例之步驟流程圖。 【主要元件符號說明】 12
Claims (1)
- 200929412 十、申請專利範圍: 1 .一種半導體元件的模型修正方法,主要包括有以下步 驟: 建立一目標模型,用以對一目標半導體元件的特性進 行描述; 依據至少一電性測試的結果對該目標模型進行修正; 及 〆? 產生一修正模型,用以對一製程半導體元件的特性進 行描述。 2 .如申請專利範圍第1項所述之模型修正方法,包括有 以下步驟:對該製程半導體元件進行電性測試。 3 .如申請專利範圍第1項所述之模型修正方法,包括有 以下步驟:對該目標模型的參數進行調整。 4 ·如申請專利範圍第3項所述之模型修正方法,其中該 目才示模型的參數包括Tox、xl、xw、vth0、u0、Kl、dvt0、 dvt2、rdsw、Lint、voffl、K3、K3b、dwg、Wint、dvtow 及/或wwl。 5 ·如申請專利範圍第1項所述之模型修正方法,包括有 以下步驟:製造該目標半導體元件並對該目標半導體 元件進行詳細的電氣特性分析。 6 ·如申請專利範圍第1項所述之模型修正方法,包括有 以下步驟:選擇large、short、narr〇w及small之電性 測試的結果,並對該目標模型的參數進行調整。 7 ·如申請專利範圍第6項所述之模型修正方法,包括有 13 200929412 以下步驟:依據large之電性測試的結果對該目標模型 的參數進行調整。 8 ·如申請專利範圍第7項所述之模型修正方法,包括有 以下步驟: - 依據製程偏移量進行計算,並取代該目標模型中的 . Tox、xl 及 xw ; 以該電性測試所取得的Vt調整該目標模型中的VthO ; 以該電性測試所取得的Idlin及Idsat調整該目標模型中 ® 的 u0 ; 以該電性測試所取得的Vt調整該目標模型中的K1;及 檢視調整後之目標模型的vt及/或Idsat是否與該電性 測試的Vt及/或Idsat相近。 9 ·如申請專利範圍第6項所述之模型修正方法,包括有 以下步驟:依據short之電性測試的結果對該目標模型 的參數進行調整。 10 ·如申請專利範圍第9項所述之模型修正方法,包括有 ® 以下步驟: 以該電性測試所取得的Vt調整該目標模型中的dvtO ; 以該電性測試所取得的Vt調整該目標模型中的dvt2 ; 以該電性測試所取得的Idlin調整該目標模型中的 rdsw ; 以該電性測試所取得的Idsat調整該目標模型中的 Lint ; 以該電性測試所取得的Ioff調整該目標模型中的 14 200929412 Voffl ;及 檢視調整後之目標模型的Vt及/或Idsat是否與該電性 測试的Vt及/或Idsat相近。 11.如申請專利範圍第6項所述之模型修正方法,包括有以 下步驟··依據narrow之電性測試的結果對該目標模型 的參數進行調整。 ' 12 ·如申請專利難第u項所狀模型修正方法,包括有 以下步驟: 以該電性測試所取得的Vt調整該目標模型中的κ3 ; 以該電性測試所取得的Vt調整該目標模型中的K3b ; 以該電性測試所取得的IdUn調整該目標模型中的 dwg ; 以該電性測試所取得的Idsat調整該目標模型中的 Wint ;及 檢視調整後之目標模型的Vt及/或恤站是否與該電性 測試的vt及/或Idsat相近。 13 ·如帽專利範圍第6項所述之模型修正方法,包括有 _ small之電制試的結果雜目標模型 的參數進行調整。 14·如申料利範㈣13項所狀模型修正方法 ,包括有 以下步驟: 以該電性測朗取得的%罐該目標觀巾的dvt〇w; 以該電ιό」試所取得的Idsat調整該目標模型中的 wwl ;及 15 200929412 15 16 Ο 17 18 Ο 19 · 20 · 檢視調整後之目標模型的Vt及/或Idsat是否與該電性 測試的Vt及/或Idsat相近。 •如申請專利範圍第1項所述之模型修正方法,包括有 以下步驟: 將該目標模型與該修正模型進行比對,並依據兩者之 間的差異對該半導體元件的製程進行修正。 •如申請專利範圍第1項所述之模型修正方法,包括 以下步驟: 將複數個電性測試的結果進行分佈統計;及 以分佈統計的結果對該目標模型進行修正,並產生一 統計分析模型。 .如申請專利範圍第16項所述之模型修正方法,其中該 統計分析模型用以推算出該半導體元件的電氣特性: 範圍。 ’如申請專利範圍第1項所述之模型修正方法,包括古 以下步驟: 有 以複數個電性測試的結果修正該目標模型,並產 數個修正模型;及 硬 將複數個修正模型進行統計分析, 模型。 嚴統计分析 如申請專利範圍第1項所述之模型修正方法,包括有 以下步驟:由—資料庫中選擇該電性測試的結果。 ^申請專利_第I9項所述之模型修JL方法,其中該 貝料庫包括有複數個電性測試的結果。 § 16
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US1460307P | 2007-12-18 | 2007-12-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200929412A true TW200929412A (en) | 2009-07-01 |
Family
ID=40754382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097133136A TW200929412A (en) | 2007-12-18 | 2008-08-29 | Model modification method for a semiconductor device |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090157362A1 (zh) |
CN (1) | CN101477582B (zh) |
TW (1) | TW200929412A (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9470743B2 (en) * | 2014-03-04 | 2016-10-18 | Nvidia Corporation | Dynamic yield prediction |
CN105844006B (zh) * | 2016-03-22 | 2018-11-09 | 上海华力微电子有限公司 | 一种mosfet bsim4子电路器件模型及其建模方法 |
CN111832123A (zh) * | 2019-03-29 | 2020-10-27 | 晶乔科技股份有限公司 | 半导体元件的工艺开发方法以及系统 |
CN109901058B (zh) * | 2019-03-29 | 2021-04-02 | 上海华力集成电路制造有限公司 | 一种半导体器件的分析方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4754410A (en) * | 1986-02-06 | 1988-06-28 | Westinghouse Electric Corp. | Automated rule based process control method with feedback and apparatus therefor |
US6470229B1 (en) * | 1999-12-08 | 2002-10-22 | Yield Dynamics, Inc. | Semiconductor yield management system and method |
JP2001244162A (ja) * | 2000-02-25 | 2001-09-07 | Promos Technologies Inc | 実験結果を自動的に評価する方法 |
MXPA01012613A (es) * | 2000-12-07 | 2003-08-20 | Visteon Global Tech Inc | Metodo para calibrar un modelo matematico. |
US7337019B2 (en) * | 2001-07-16 | 2008-02-26 | Applied Materials, Inc. | Integration of fault detection with run-to-run control |
US6586265B2 (en) * | 2001-07-26 | 2003-07-01 | Promos Technologies Inc. | Method and apparatus of tool matching for a semiconductor manufacturing process |
US6929962B1 (en) * | 2004-03-26 | 2005-08-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for wafer acceptance test configuration |
US7085612B2 (en) * | 2004-04-14 | 2006-08-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for identifying semiconductor process steps for queue-time control and abnormality detection |
US7251807B2 (en) * | 2005-02-24 | 2007-07-31 | Synopsys, Inc. | Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model |
CN1651613A (zh) * | 2004-12-24 | 2005-08-10 | 北京南山高科技有限公司 | 一种碳素阳极焙烧生产系统的控制方法 |
US20080140590A1 (en) * | 2006-12-12 | 2008-06-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process control integration systems and methods |
-
2008
- 2008-08-29 TW TW097133136A patent/TW200929412A/zh unknown
- 2008-09-12 CN CN2008102156682A patent/CN101477582B/zh active Active
- 2008-12-16 US US12/336,212 patent/US20090157362A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN101477582B (zh) | 2012-10-03 |
CN101477582A (zh) | 2009-07-08 |
US20090157362A1 (en) | 2009-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111008502B (zh) | 一种数字孪生驱动的复杂装备故障预测方法 | |
TWI573215B (zh) | 模擬由於半導體晶圓固持之平面內失真之基於有限元素模型的預測之系統及方法 | |
KR102265868B1 (ko) | 요건에 대한 타겟 및 프로세스 감도 분석 | |
TWI524374B (zh) | 模型化臨界尺寸掃描電子顯微鏡抽取的方法 | |
CN106407490B (zh) | 在芯片设计布局中发现未知问题图案的系统与方法 | |
US8275584B2 (en) | Unified model for process variations in integrated circuits | |
CN103150430A (zh) | 一种测试芯片版图的生成方法 | |
US20160342719A1 (en) | Parameter generation for semiconductor device trapped-charge modeling | |
JP4138613B2 (ja) | 製造工程設計方法及び製造工程設計支援方法 | |
TW200929412A (en) | Model modification method for a semiconductor device | |
CN108918026A (zh) | 一种热阴极电离真空计电参数校准装置及方法 | |
US7844932B2 (en) | Method to identify timing violations outside of manufacturing specification limits | |
CN105447222B (zh) | 用于集成电路的工艺变化分析的方法 | |
WO2012081158A1 (ja) | 回路シミュレーション方法及び半導体集積回路 | |
US8275596B2 (en) | Method for robust statistical semiconductor device modeling | |
JP3420102B2 (ja) | モデルパラメータ抽出方法 | |
JP6961117B1 (ja) | モデリング方法 | |
CN104183511B (zh) | 一种确定晶圆测试数据规范的界限的方法及晶粒标记方法 | |
CN114118004A (zh) | 定制化芯片的制造方法 | |
CN114676570A (zh) | 一种仿真模型确定方法、芯片分类方法和相关设备 | |
CN102385645B (zh) | 电容的器件失配的修正方法 | |
CN110718434B (zh) | 一种多线圈电流控制的均匀性调节方法 | |
Cioban et al. | FEM model calibration for simulation aided thermal design | |
CN109975739B (zh) | 一种高精度智能电能表的调测方法 | |
CN108595824B (zh) | 一种链路信号仿真方法及系统 |