CN113725112A - 晶圆检测方法、系统和检测机台 - Google Patents

晶圆检测方法、系统和检测机台 Download PDF

Info

Publication number
CN113725112A
CN113725112A CN202110996651.0A CN202110996651A CN113725112A CN 113725112 A CN113725112 A CN 113725112A CN 202110996651 A CN202110996651 A CN 202110996651A CN 113725112 A CN113725112 A CN 113725112A
Authority
CN
China
Prior art keywords
wafer
defect
scanning
target
distribution graph
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110996651.0A
Other languages
English (en)
Other versions
CN113725112B (zh
Inventor
金绍彤
张广杰
任玉杰
王文毅
任艳辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110996651.0A priority Critical patent/CN113725112B/zh
Publication of CN113725112A publication Critical patent/CN113725112A/zh
Application granted granted Critical
Publication of CN113725112B publication Critical patent/CN113725112B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种晶圆检测方法、系统和检测机台,该晶圆检测方法包括:一种晶圆检测方法,包括:提供晶圆,晶圆上具有多个芯片单元;设定第一扫描覆盖率,从晶圆上选择目标芯片单元进行第一次缺陷扫描;若扫描到有缺陷的目标芯片单元的数量大于预设目标值时,停止第一次缺陷扫描,并将扫描结果输出以得到第一缺陷分布图形;判断第一缺陷分布图形是否为目标分布图形,若否,设定第二扫描覆盖率,从晶圆中选择目标芯片单元进行第二次缺陷扫描,以得到具有目标分布图形的第二缺陷分布图形;其中,第二扫描覆盖率小于第一扫描覆盖率。上述方法可以得到能够反映整片晶圆缺陷分布趋势的目标分布图形,帮助工程师对整片晶圆上的缺陷分布进行分析。

Description

晶圆检测方法、系统和检测机台
技术领域
本发明涉及半导体检测技术,特别是涉及一种晶圆检测方法、系统和检测机台。
背景技术
在芯片研发阶段对工艺进行评估以及量产阶段对工艺和设备进行稳定检测,都需要用到缺陷检验。随着制程的不断突破,缺陷的检测能力也在不断提升,但是检验设备的费用也越来越贵。
在实际检验过程中,扫描机台检验晶圆,检验结束后输出晶圆上缺陷的具体坐标信息,工程师通过这些信息判断晶圆的健康状态。
出于对机台产能的考量,如果检测到的缺陷数量大于一定数量时就停止检验,这将导致缺陷信息不能完整输出。这种方案虽然有效节约了机台的产能,但缺陷信息的不完整性会影响工程师对产品真实缺陷状态的判断。
发明内容
基于此,有必要针对上述技术问题,提供一种晶圆检测方法、晶圆检测系统、检测机台、计算机可读存储介质和计算机设备。
本发明提供一种晶圆检测方法,包括:提供晶圆,所述晶圆上具有多个芯片单元;设定第一扫描覆盖率,从所述晶圆上选择目标芯片单元进行第一次缺陷扫描;若扫描到有缺陷的目标芯片单元的数量大于预设目标值时,停止所述第一次缺陷扫描,并将扫描结果输出以得到第一缺陷分布图形;判断所述第一缺陷分布图形是否为目标分布图形,若否,设定第二扫描覆盖率,从所述晶圆中选择目标芯片单元进行第二次缺陷扫描,以得到具有目标分布图形的第二缺陷分布图形;其中,所述第二扫描覆盖率小于所述第一扫描覆盖率。
上述晶圆检测方法,在对晶圆进行缺陷扫描时,当检测到的具有缺陷的芯片单元数量大于预设目标值时,不会完全停止对当前晶圆的扫描,而是先输出当前扫描结果以得到第一缺陷分布图形,并对第一缺陷分布图形进行分析,如果第一缺陷分布图形不能反映整片晶圆上的缺陷分布趋势,则调小扫描覆盖率,再次对当前晶圆进行缺陷扫描,以得到能够反映整片晶圆缺陷分布趋势的第二缺陷分布图形,帮助工程师对整片晶圆上的缺陷分布进行分析。
在其中一个实施例中,第一扫描覆盖率不小于50%。
在其中一个实施例中,第二次缺陷扫描过程中的扫描覆盖率不小于为10%
在其中一个实施例中,第二次缺陷扫描过程中的扫描覆盖率为10%~20%。
在其中一个实施例中,在第一次缺陷扫描过程中,所述目标芯片单元中的芯片单元在所述晶圆上连续分布,在所述第二次缺陷扫描过程中,所述目标芯片单元中至少有芯片单元间隔分布。
在其中一个实施例中,在所述第二次缺陷扫描过程中,所述目标芯片单元中的至少一个芯片单元位于所述晶圆的中心,其他芯片单元以所述晶圆的中心呈中心对称分布于所述晶圆的边缘区域、所述晶圆的边缘区域与所述晶圆的中心之间的区域。
在其中一个实施例中,所述对所述晶圆进行第二次缺陷扫描,以得到第二缺陷分布图形之后,还包括:基于所述第一缺陷分布图形和所述第二缺陷分布图形对所述晶圆进行缺陷分析。
一种晶圆检测系统,包括:缺陷扫描装置和控制装置;所述控制装置与所述缺陷扫描装置相连,所述控制装置被配置为:设定第一扫描覆盖率,控制所述缺陷扫描装置从晶圆上选择目标芯片单元进行第一次缺陷扫描,并在扫描到有缺陷的目标芯片单元的数量大于预设目标值时,停止所述第一次缺陷扫描,将扫描结果输出以得到第一缺陷分布图形;所述控制装置还被配置为:判断所述第一缺陷分布图形是否为目标分布图形,若否,设定第二扫描覆盖率,控制所述缺陷扫描装置从所述晶圆中选择目标芯片单元进行第二次缺陷扫描,以得到具有目标分布图形的第二缺陷分布图形;其中,所述第二扫描覆盖率小于所述第一扫描覆盖率。
在其中一个实施例中,晶圆检测系统的第一扫描覆盖率不小于50%,第二扫描覆盖率不小于10%。
在其中一个实施例中,晶圆检测系统的第二扫描覆盖率为10%-20%。
在其中一个实施例中,在所述第一次缺陷扫描过程中,所述目标芯片单元中的芯片单元在所述晶圆上连续分布,在所述第二次缺陷扫描过程中,所述目标芯片单元中至少有芯片单元间隔分布
在其中一个实施例中,在所述第二次缺陷扫描过程中,所述目标芯片单元中的至少一个芯片单元位于所述晶圆的中心,所述目标芯片单元中的其他芯片单元以所述晶圆的中心呈中心对称分布于所述晶圆的边缘区域、所述晶圆的边缘区域与所述晶圆的中心之间的区域。
本发明还公开一种检测机台,包括上述任一实施例中所述的晶圆检测系统。
本发明还公开一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现上述任一实施例中晶圆检测方法的步骤。
本发明还公开一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,所述处理器执行所述计算机程序时实现上述任一实施例中晶圆检测方法的步骤。
附图说明
图1为本申请一实施例中晶圆检测方法的流程框图。
图2为本申请一实施例中晶圆检测系统的结构框图。
附图标号说明:1、缺陷扫描装置;2、控制装置。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在描述位置关系时,除非另有规定,否则当一元件例如层、膜或基板被指为在另一膜层“上”时,其能直接在其他膜层上或亦可存在中间膜层。进一步说,当层被指为在另一层“下”时,其可直接在下方,亦可存在一或多个中间层。亦可以理解的是,当层被指为在两层“之间”时,其可为两层之间的唯一层,或亦可存在一或多个中间层。
在使用本文中描述的“包括”、“具有”、和“包含”的情况下,除非使用了明确的限定用语,例如“仅”、“由……组成”等,否则还可以添加另一部件。除非相反地提及,否则单数形式的术语可以包括复数形式,并不能理解为其数量为一个。
传统的晶圆检测方法中,当某个晶圆在缺陷扫描过程中检出的缺陷数量大于预设数量之后,扫描机台会暂时停止对该晶圆的缺陷扫描,并根据当前扫描结果生成缺陷分布图形,转而对下一个晶圆进行缺陷扫描,以确保机台的检测效率。对于未完成完整缺陷扫描的晶圆,与之对应的缺陷分布图形无法为工程师提供晶圆完整的缺陷分布情况。为了获取未完成缺陷扫描的晶圆的完整缺陷信息,需要另外安排机台对这部分晶圆进行再次扫描,浪费了更多的机台产能。
为了解决上述问题,本申请的一个实施例公开了一种晶圆检测方法,如图1所示,该晶圆检测方法包括:
S10:提供晶圆,晶圆上具有多个芯片单元;
S20:设定第一扫描覆盖率,从晶圆上选择目标芯片单元进行第一次缺陷扫描;
S30:若扫描到有缺陷的目标芯片单元的数量大于预设目标值时,停止第一次缺陷扫描,并将扫描结果输出以得到第一缺陷分布图形;
S40:判断第一缺陷分布图形是否为目标分布图形,若否,设定第二扫描覆盖率,从晶圆中选择目标芯片单元进行第二次缺陷扫描,以得到具有目标分布图形的第二缺陷分布图形;其中,第二扫描覆盖率小于第一扫描覆盖率。
在步骤S10中,提供具有多个芯片单元的晶圆。晶圆(wafer)上可以包括一定数量的晶粒(die),每个晶粒中包括一个独立的芯片单元。在芯片单元投入使用之前,需要先对芯片单元进行检测,功能正常的芯片可以投入使用,具有功能缺陷的芯片单元则会被筛选出来。因此,在晶圆上完成芯片的制备后,往往需要对晶圆整体进行缺陷扫描,以评估晶圆的健康状态。缺陷扫描的过程包括对晶圆上的芯片单元进行测试。
在步骤S20中,设定第一扫描覆盖率,从晶圆上选择目标芯片单元进行第一次缺陷扫描。
具体地,被选中进行缺陷扫描的芯片单元称为目标芯片单元。目标芯片单元的数量占芯片单元总数的比例被定义为扫描覆盖率。可选地,扫描覆盖率还可以理解为,目标芯片单元的面积占所有芯片单元总面积的百分比。示例地,第一扫描覆盖率不小于50%,例如为50%、70%或100%。其中,目标芯片单元可以根据需要进行选择,对目标芯片单元的扫描顺序也可以由程序预先设定。
在步骤S30中,若扫描到有缺陷的目标芯片单元的数量大于预设目标值时,停止第一次缺陷扫描,并将扫描结果输出以得到第一缺陷分布图形。
示例地,预设目标值可以为200000个至300000个,例如,预设目标值可以是200000个、250000个和300000个。在对晶圆进行第一次缺陷扫描的过程中,当检测到的有缺陷的目标芯片单元的数量大于预设目标值时,存在两种情况,一种情况是当前晶圆确实受损严重,缺陷芯片单元占整体芯片单元的大多数,需要对晶圆进行报废处理;另一种情况是缺陷芯片单元集中出现在晶圆的某一个区域,使得在对该区域的目标芯片单元进行扫描时,集中性地检测出大量缺陷芯片单元。此时,如果继续按照当前的扫描覆盖率进行扫描,对该晶圆完成扫描可能需要较长的时间,不仅降低了机台的工作效率,也极大地增加了机台的负担,浪费了机台产能。因此,停止第一次缺陷扫描,并将扫描结果输出以得到第一缺陷分布图形。
在步骤S40中,判断第一缺陷分布图形是否为目标分布图形,若否,设定第二扫描覆盖率,从晶圆中选择目标芯片单元进行第二次缺陷扫描,以得到具有目标分布图形的第二缺陷分布图形;其中,第二扫描覆盖率小于第一扫描覆盖率。
目标分布图形是指能够反映整片晶圆上缺陷大致分布趋势的图形,或者能帮助工程师对整片晶圆上芯片缺陷分布进行正确判断的图形。因此,目标分布图形的最低要求是对整个晶圆进行完整扫描后得到缺陷分布图形。如果第一缺陷分布图形是在未完成晶圆完整扫描的情况下得到的,那么第一缺陷分布图形必然不是目标分布图形。如果第一缺陷分布图形是在完成晶圆完整扫描后得到的,那么判断第一缺陷分布图形是目标分布图形,无需进行第二次缺陷扫描。
如果判断第一缺陷分布图形不是目标分布图形,则将缺陷扫描装置的扫描覆盖率设定为第二扫描覆盖率,基于第二扫描覆盖率从晶圆中选择目标芯片单元进行第二次缺陷扫描。其中,第二扫描覆盖率小于第一扫描覆盖率,以确保在扫描同一个晶圆时,扫描到的有缺陷的目标芯片单元数量不会达到预设目标值。从而获得具有目标分布图形的第二缺陷分布图形。示例地,第二扫描覆盖率不小于10%。作为示例,第二扫描覆盖率为10%-20%,例如10%、12%、15%或20%。
与第一次缺陷扫描相比,由于降低了扫描覆盖率,即使晶圆上的缺陷较为集中于某个区域,缺陷数量也不会轻易达到预设目标值,从而使得扫描机台可以完整地结束对晶圆的缺陷扫描,得到具有目标分布图形的第二缺陷分布图形。工程师可以根据第二缺陷分布图形对晶圆上故障分布进行整体评估,以判断是否需要对该晶圆进行报废处理。
上述晶圆检测方法,在缺陷数量超过预设目标值后,不会机械地停止对待测晶圆的缺陷扫描,而是将扫描覆盖率调低后,再次进行缺陷扫描,以确保可以获得完整的晶圆图形。无需另外安排机台进行晶圆扫描,节省了机台产能,在兼顾机台工作效率的情况下,最大程度地为工程师提供完整的晶圆故障信息,提高工程师判断结果的准确率。
在一个实施例中,在第一次缺陷扫描过程中,目标芯片单元中的芯片单元在晶圆上连续分布,在第二次缺陷扫描过程中,目标芯片单元中至少有芯片单元间隔分布。
在第一次缺陷扫描过程中,为了获取晶圆上详细而全面的缺陷分布情况,将目标芯片单元中的芯片单元设置为在晶圆上连续分布,如此设置,可以尽量避免遗漏具有缺陷的芯片单元。在第二次缺陷扫描过程中,扫描覆盖率被调低为第二扫描覆盖率,所以目标芯片单元的总数必然有所减少,为了将目标芯片单元尽量全面地分布在晶圆上,需要至少将目标芯片单元中的部分芯片单元间隔分布。
在一个实施例中,在第二次缺陷扫描过程中,目标芯片单元中的至少一个芯片单元位于晶圆的中心,其他芯片单元以晶圆的中心呈中心对称分布于晶圆的边缘区域、晶圆的边缘区域与晶圆的中心之间的区域。
示例地,可以在晶圆的中心选取至少一个芯片单元作为目标芯片单元,在以晶圆的中心呈中心对称分布的晶圆边缘区域选取若干芯片单元作为目标芯片单元,在晶圆的边缘区域与晶圆的中心之间选取若干芯片单元作为目标芯片单元。目标芯片单元的位置不限于上述描述的范围,为了尽可能地获取晶圆整体的缺陷信息,在扫描覆盖率满足第二次缺陷扫描的要求下,目标芯片单元可以尽可能均匀地分布于晶圆表面。
在一个实施例中,对晶圆进行第二次缺陷扫描,以得到第二缺陷分布图形之后,还包括:基于第一缺陷分布图形和第二缺陷分布图形对晶圆进行缺陷分析。示例地,可以在第二次缺陷扫描结束后,控制缺陷扫描装置对晶圆表面进行拍照,以获取晶圆表面的图像。便于工程师根据第一缺陷分布图形、第二缺陷分布图形和拍摄获得的图像对照分析,更准确地获取晶圆上的缺陷分布情况。
本申请的一个实施例还公开了一种晶圆检测系统,如图2所示,该晶圆检测系统包括:缺陷扫描装置1和控制装置2;控制装置2与缺陷扫描装置1相连,控制装置2被配置为:设定第一扫描覆盖率,控制缺陷扫描装置从晶圆上选择目标芯片单元进行第一次缺陷扫描,并在扫描到有缺陷的目标芯片单元的数量大于预设目标值时,停止第一次缺陷扫描,将扫描结果输出以得到第一缺陷分布图形;控制装置2还被配置为:判断第一缺陷分布图形是否为目标分布图形,若否,设定第二扫描覆盖率,控制缺陷扫描装置从晶圆中选择目标芯片单元进行第二次缺陷扫描,以得到具有目标分布图形的第二缺陷分布图形;其中,第二扫描覆盖率小于第一扫描覆盖率。
其中,缺陷扫描装置1用于对晶圆进行缺陷扫描,缺陷扫描装置1在扫描过程中的扫描覆盖率由控制装置2设定。示例地,在第一次缺陷扫描过程中和第二次缺陷扫描过程中,控制装置2设定的的扫描覆盖率不同。第一次缺陷扫描过程中,第一扫描覆盖率可以设置为不小于50%,例如50%、75%或100%。第二缺陷扫描过程中,第二扫描覆盖率可以设设置为不小于10%,例如可以设置为10%至20%,例如10%、12%、14%、16%或20%。缺陷数量的预设目标值在在第一次缺陷扫描过程中和第二次缺陷扫描过程中保持相同,预设目标值可以是200000个至300000个,例如200000个、250000个或300000个。
缺陷扫描装置1还可以将扫描到的目标芯片单元的缺陷数据传输给控制装置2。示例地,在第一次缺陷扫描的过程中,当控制装置2判断有缺陷的目标芯片单元的数量大于预设目标值时,控制装置2会停止第一次缺陷扫描,并将扫描结果输出以得到第一缺陷分布图形。由工程师或控制装置2对第一缺陷分布图形进行评估,判断其是不是目标分布图形。若第一缺陷分布图形不能反映整片晶圆上的缺陷分布趋势,则控制装置2将缺陷扫描装置1的扫描覆盖率设置为第二扫描覆盖率,对晶圆进行第二次缺陷扫描。其中,第二扫描覆盖率小于第一扫描覆盖率,以确保第二次缺陷扫描可以完整地对晶圆表面进行扫描,获得能够反映整片晶圆上缺陷分布趋势的目标分布图形。
上述晶圆检测系统在检测到的缺陷数量超过预设目标值时,不会完全停止对该晶圆的检测,而是调小扫描覆盖率,对该晶圆进行第二次缺陷扫描,确保可以得到能够反映整片晶圆上缺陷分布趋势的目标分布图形,为工程师对产品真实缺陷状态的判断提供可靠的数据支撑,在不降低机台工作效率的同时,最大程度地为工程师提供完整的晶圆故障信息,提高工程师判断结果的准确率。避免将缺陷较为集中、其他部分正常的晶圆直接报废,从而造成晶圆的浪费。
在一个实施例中,在第一次缺陷扫描过程中,目标芯片单元中的芯片单元在晶圆上连续分布,在第二次缺陷扫描过程中,目标芯片单元中至少有芯片单元间隔分布。
在一个实施例中,在第二次缺陷扫描过程中,目标芯片单元中的至少一个芯片单元位于晶圆的中心,目标芯片单元中的其他芯片单元以晶圆的中心呈中心对称分布于晶圆的边缘区域、晶圆的边缘区域与晶圆的中心之间的区域。
上述晶圆检测系统在进行第二次缺陷扫描时,控制装置2可以重新从晶圆上选择芯片单元作为目标芯片单元,从而可以在降低扫描覆盖率的情况下,最大程度地获取整面晶圆上的缺陷分布情况。
本申请的一个实施例还公开了一种检测机台,该检测机台包括前述任一实施例中的晶圆检测系统。
本申请的一个实施例还公开一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现上述任一实施例中晶圆检测方法的步骤。
本申请的一个实施例还公开一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,所述处理器执行所述计算机程序时实现上述任一实施例中晶圆检测方法的步骤。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (15)

1.一种晶圆检测方法,其特征在于,所述晶圆检测方法包括:
提供晶圆,所述晶圆上具有多个芯片单元;
设定第一扫描覆盖率,从所述晶圆上选择目标芯片单元进行第一次缺陷扫描;
若扫描到有缺陷的目标芯片单元的数量大于预设目标值时,停止所述第一次缺陷扫描,并将扫描结果输出以得到第一缺陷分布图形;
判断所述第一缺陷分布图形是否为目标分布图形,若否,设定第二扫描覆盖率,从所述晶圆中选择目标芯片单元进行第二次缺陷扫描,以得到具有目标分布图形的第二缺陷分布图形;其中,所述第二扫描覆盖率小于所述第一扫描覆盖率。
2.根据权利要求1所述的晶圆检测方法,其特征在于,所述第一扫描覆盖率不小于50%。
3.根据权利要求1所述的晶圆检测方法,其特征在于,所述第二扫描覆盖率不小于10%。
4.根据权利要求3所述的晶圆检测方法,其特征在于,所述第二扫描覆盖率为10%-20%。
5.根据权利要求1所述的晶圆检测方法,其特征在于,在所述第一次缺陷扫描过程中,所述目标芯片单元中的芯片单元在所述晶圆上连续分布,在所述第二次缺陷扫描过程中,所述目标芯片单元中至少有芯片单元间隔分布。
6.根据权利要求5所述的晶圆检测方法,其特征在于,在所述第二次缺陷扫描过程中,所述目标芯片单元中的至少一个芯片单元位于所述晶圆的中心,所述目标芯片单元中的其他芯片单元以所述晶圆的中心呈中心对称分布于所述晶圆的边缘区域、所述晶圆的边缘区域与所述晶圆的中心之间的区域。
7.根据权利要求1至6任一项所述的晶圆检测方法,其特征在于,得到所述第二缺陷分布图形之后,还包括:
基于所述第一缺陷分布图形和所述第二缺陷分布图形对所述晶圆进行缺陷分析。
8.一种晶圆检测系统,其特征在于,包括:缺陷扫描装置和控制装置;
所述控制装置与所述缺陷扫描装置相连,所述控制装置被配置为:设定第一扫描覆盖率,控制所述缺陷扫描装置从晶圆上选择目标芯片单元进行第一次缺陷扫描,并在扫描到有缺陷的目标芯片单元的数量大于预设目标值时,停止所述第一次缺陷扫描,将扫描结果输出以得到第一缺陷分布图形;
所述控制装置还被配置为:判断所述第一缺陷分布图形是否为目标分布图形,若否,设定第二扫描覆盖率,控制所述缺陷扫描装置从所述晶圆中选择目标芯片单元进行第二次缺陷扫描,以得到具有目标分布图形的第二缺陷分布图形;
其中,所述第二扫描覆盖率小于所述第一扫描覆盖率。
9.根据权利要求8所述的晶圆检测系统,其特征在于,所述第一扫描覆盖率不小于50%,第二扫描覆盖率不小于10%。
10.根据权利要求8所述的晶圆检测系统,其特征在于,所述第二扫描覆盖率为10%-20%。
11.根据权利要求8所述的晶圆检测系统,其特征在于,在所述第一次缺陷扫描过程中,所述目标芯片单元中的芯片单元在所述晶圆上连续分布,在所述第二次缺陷扫描过程中,所述目标芯片单元中至少有芯片单元间隔分布。
12.根据权利要求8所述的晶圆检测系统,其特征在于,在所述第二次缺陷扫描过程中,所述目标芯片单元中的至少一个芯片单元位于所述晶圆的中心,所述目标芯片单元中的其他芯片单元以所述晶圆的中心呈中心对称分布于所述晶圆的边缘区域、所述晶圆的边缘区域与所述晶圆的中心之间的区域。
13.一种检测机台,其特征在于,包括权利要求8至12中任一项所述的晶圆检测系统。
14.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1至7中任一项所述的方法的步骤。
15.一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,其特征在于,所述处理器执行所述计算机程序时实现权利要求1至7中任一项所述方法的步骤。
CN202110996651.0A 2021-08-27 2021-08-27 晶圆检测方法、系统和检测机台 Active CN113725112B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110996651.0A CN113725112B (zh) 2021-08-27 2021-08-27 晶圆检测方法、系统和检测机台

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110996651.0A CN113725112B (zh) 2021-08-27 2021-08-27 晶圆检测方法、系统和检测机台

Publications (2)

Publication Number Publication Date
CN113725112A true CN113725112A (zh) 2021-11-30
CN113725112B CN113725112B (zh) 2023-07-04

Family

ID=78678617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110996651.0A Active CN113725112B (zh) 2021-08-27 2021-08-27 晶圆检测方法、系统和检测机台

Country Status (1)

Country Link
CN (1) CN113725112B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114878592A (zh) * 2022-05-27 2022-08-09 清华大学 晶圆划伤扫描的检测方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070070335A1 (en) * 2005-08-08 2007-03-29 Tsvi Goren Method and System for Detecting Defects
CN101295659A (zh) * 2007-04-29 2008-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件的缺陷检测方法
US20120330591A1 (en) * 2011-06-22 2012-12-27 Inotera Memories, Inc. Fault detection method of semiconductor manufacturing processes and system architecture thereof
CN103346101A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 芯片缺陷的高精度检测方法和扫描方法
CN103646893A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 晶圆缺陷检测方法
JP2014137229A (ja) * 2013-01-15 2014-07-28 Lasertec Corp 検査装置及び欠陥検査方法
CN109817537A (zh) * 2017-11-22 2019-05-28 中芯国际集成电路制造(上海)有限公司 一种晶圆缺陷检测方法
CN110690137A (zh) * 2019-10-30 2020-01-14 长江存储科技有限责任公司 一种晶圆检测设备及晶圆检测方法
CN112635346A (zh) * 2020-12-08 2021-04-09 深圳中科飞测科技股份有限公司 晶圆检测方法、半导体检测设备及存储介质

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070070335A1 (en) * 2005-08-08 2007-03-29 Tsvi Goren Method and System for Detecting Defects
CN101295659A (zh) * 2007-04-29 2008-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件的缺陷检测方法
US20120330591A1 (en) * 2011-06-22 2012-12-27 Inotera Memories, Inc. Fault detection method of semiconductor manufacturing processes and system architecture thereof
JP2014137229A (ja) * 2013-01-15 2014-07-28 Lasertec Corp 検査装置及び欠陥検査方法
CN103346101A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 芯片缺陷的高精度检测方法和扫描方法
CN103646893A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 晶圆缺陷检测方法
CN109817537A (zh) * 2017-11-22 2019-05-28 中芯国际集成电路制造(上海)有限公司 一种晶圆缺陷检测方法
CN110690137A (zh) * 2019-10-30 2020-01-14 长江存储科技有限责任公司 一种晶圆检测设备及晶圆检测方法
CN112635346A (zh) * 2020-12-08 2021-04-09 深圳中科飞测科技股份有限公司 晶圆检测方法、半导体检测设备及存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114878592A (zh) * 2022-05-27 2022-08-09 清华大学 晶圆划伤扫描的检测方法

Also Published As

Publication number Publication date
CN113725112B (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
US7260444B2 (en) Real-time management systems and methods for manufacturing management and yield rate analysis integration
US7514949B2 (en) Testing method detecting localized failure on a semiconductor wafer
US6613590B2 (en) Yield based, in-line defect sampling method
US7421358B2 (en) Method and system for measurement data evaluation in semiconductor processing by correlation-based data filtering
KR20150140358A (ko) 인라인 수율 모니터링을 위한 임계 파라메트릭 전기 테스트 파라미터의 자동 결정을 위한 시스템 및 방법
KR0164247B1 (ko) 인텔리전트 테스트라인 시스템
CN112435937B (zh) 晶圆测试的自动化控制系统和方法
JP2010197385A (ja) データ解析のための方法および装置
US6556959B1 (en) Method and apparatus for updating a manufacturing model based upon fault data relating to processing of semiconductor wafers
CN113203933A (zh) 晶片测试系统及其方法
KR20030051064A (ko) 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템
CN113725112A (zh) 晶圆检测方法、系统和检测机台
US6872582B2 (en) Selective trim and wafer testing of integrated circuits
CN111554588B (zh) 晶圆缺陷监控系统及其监控方法
US6898539B2 (en) Method for analyzing final test parameters
US6694208B1 (en) Method for prioritizing failure modes to improve yield rate in manufacturing semiconductor devices
KR100604929B1 (ko) 반도체 패캐지의 대기전류 테스트 방법
JPH11219997A (ja) 電子デバイス検査システム及び電子デバイスの製造方法
US8160830B2 (en) Method of yield management for semiconductor manufacture and apparatus thereof
CN113035733A (zh) 晶圆自动处理方法及晶圆自动处理装置
JP2007165930A (ja) 電子デバイスの品質管理方法および電子デバイスの品質管理システム
US7137085B1 (en) Wafer level global bitmap characterization in integrated circuit technology development
US20050080572A1 (en) Method of defect control
JP3973753B2 (ja) 半導体不良解析方法および装置並びに半導体不良解析プログラムを記録した記録媒体
TWI731671B (zh) 異常晶片檢測方法與異常晶片檢測系統

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant