CN117110847B - 印刷电路板的内阻测试方法、装置、设备及存储介质 - Google Patents
印刷电路板的内阻测试方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN117110847B CN117110847B CN202311390923.8A CN202311390923A CN117110847B CN 117110847 B CN117110847 B CN 117110847B CN 202311390923 A CN202311390923 A CN 202311390923A CN 117110847 B CN117110847 B CN 117110847B
- Authority
- CN
- China
- Prior art keywords
- internal resistance
- circuit board
- distribution
- target
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003860 storage Methods 0.000 title claims abstract description 24
- 238000010998 test method Methods 0.000 title claims description 5
- 238000009826 distribution Methods 0.000 claims abstract description 296
- 238000005259 measurement Methods 0.000 claims abstract description 128
- 239000011159 matrix material Substances 0.000 claims abstract description 108
- 238000012360 testing method Methods 0.000 claims abstract description 92
- 239000013598 vector Substances 0.000 claims abstract description 92
- 230000002159 abnormal effect Effects 0.000 claims abstract description 88
- 238000001514 detection method Methods 0.000 claims abstract description 71
- 238000004364 calculation method Methods 0.000 claims abstract description 63
- 238000013507 mapping Methods 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000012545 processing Methods 0.000 claims abstract description 36
- 230000011218 segmentation Effects 0.000 claims abstract description 26
- 238000004458 analytical method Methods 0.000 claims description 61
- 238000010586 diagram Methods 0.000 claims description 17
- 230000002457 bidirectional effect Effects 0.000 claims description 14
- 238000005457 optimization Methods 0.000 claims description 13
- 230000002068 genetic effect Effects 0.000 claims description 11
- 230000006870 function Effects 0.000 claims description 10
- 238000000605 extraction Methods 0.000 claims description 9
- 230000004927 fusion Effects 0.000 claims description 5
- 238000010606 normalization Methods 0.000 claims description 4
- 230000000875 corresponding effect Effects 0.000 description 45
- 230000005856 abnormality Effects 0.000 description 22
- 230000008569 process Effects 0.000 description 14
- 125000004122 cyclic group Chemical group 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000009897 systematic effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000013135 deep learning Methods 0.000 description 2
- 238000013136 deep learning model Methods 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000011269 treatment regimen Methods 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/08—Measuring resistance by measuring both voltage and current
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/22—Matching criteria, e.g. proximity measures
Abstract
本发明涉及数据处理领域，公开了一种印刷电路板的内阻测试方法、装置、设备及存储介质，用于提高印刷电路板的内阻测试准确率。方法包括：获取目标印刷电路板的电路板参数数据并设置多个内阻测量点；基于多个内阻测量点进行内阻测试，得到每个内阻测量点的内阻值；进行分布映射，生成内阻分布图并进行区域分割，生成多个内阻分布区域；进行内阻特征提取，得到内阻分布特征并进行向量映射，得到多个分布特征向量；进行相似性计算，得到相似性计算结果并生成目标覆盖矩阵；将目标覆盖矩阵输入内阻异常区域检测模型进行内阻异常区域检测，得到内阻异常区域检测结果，并根据内阻异常区域检测结果生成目标内阻异常处理方案。
Description
技术领域
本发明涉及数据处理领域，尤其涉及一种印刷电路板的内阻测试方法、装置、设备及存储介质。
背景技术
印刷电路板（Printed Circuit Board，PCB）是电子设备中关键的组成部分，用于支持和连接电子组件。随着电子技术的迅速发展，PCB设计和制造变得越来越复杂，内阻成为一个关键的性能指标。高密度的电子元件会产生更多的功耗，导致PCB存在热点。这些热点影响电路的性能和寿命。因此，对PCB内阻进行全面的测试和分析，有助于理解功耗分布和热点位置，从而更好地进行热管理。
现有方案通常是由人工对印刷电路板进行电流电压测试，这种测试容易受人工经验的影响，并且测试的准确率和效率都较低。
发明内容
本发明提供了一种印刷电路板的内阻测试方法、装置、设备及存储介质，用于提高印刷电路板的内阻测试准确率。
本发明第一方面提供了一种印刷电路板的内阻测试方法，所述印刷电路板的内阻测试方法包括：
获取目标印刷电路板的电路板参数数据，并根据所述电路板参数数据设置多个内阻测量点；
基于所述多个内阻测量点对所述目标印刷电路板进行内阻测试，得到每个内阻测量点的目标电压降数据以及目标电流数据，并对所述目标电压降数据以及所述目标电流数据进行内阻计算，得到每个内阻测量点的内阻值；
对每个内阻测量点的内阻值进行分布映射，生成对应的内阻分布图，并对所述内阻分布图进行区域分割，生成多个内阻分布区域；
对所述多个内阻分布区域进行内阻特征提取，得到每个内阻分布区域的内阻分布特征，并分别对每个内阻分布区域的内阻分布特征进行向量映射，得到多个分布特征向量；
对所述多个分布特征向量进行相似性计算，得到相似性计算结果，并根据所述相似性计算结果生成所述多个内阻分布区域对应的目标覆盖矩阵；
将所述目标覆盖矩阵输入预置的内阻异常区域检测模型进行内阻异常区域检测，得到内阻异常区域检测结果，并根据所述内阻异常区域检测结果生成目标内阻异常处理方案。
结合第一方面，在本发明第一方面的第一种实现方式中，所述获取目标印刷电路板的电路板参数数据，并根据所述电路板参数数据设置多个内阻测量点，包括：
获取目标印刷电路板的电路板参数数据；
根据所述电路板参数数据对所述目标印刷电路板进行电流通路分析，得到电流流动路径；
根据所述电路板参数数据对所述目标印刷电路板进行功耗热点分析，得到功耗热点分析结果；
根据所述电路板参数数据对所述目标印刷电路板进行电路信号完整性分析，得到电路信号完整性分析结果；
根据所述电路板参数数据对所述目标印刷电路板进行多层板分析，得到多层板分析结果；
根据所述电流流动路径、所述功耗热点分析结果、所述电路信号完整性分析结果以及所述多层板分析结果生成所述目标印刷电路板的初始测量点设置策略；
通过预置的遗传算法，对所述初始测量点设置策略进行策略优化，得到目标测量点设置策略，并根据所述目标测量点设置策略确定对应的多个内阻测量点。
结合第一方面，在本发明第一方面的第二种实现方式中，所述基于所述多个内阻测量点对所述目标印刷电路板进行内阻测试，得到每个内阻测量点的目标电压降数据以及目标电流数据，并对所述目标电压降数据以及所述目标电流数据进行内阻计算，得到每个内阻测量点的内阻值，包括：
对所述目标印刷电路板进行内阻测试，并基于所述多个内阻测量点对所述目标印刷电路板进行测试数据采集，得到每个内阻测量点的多个初始电压降数据以及多个初始电流数据；
通过预置的第一均值函数对所述多个初始电压降数据进行均值运算，得到目标电压降数据，并通过预置的第二均值函数对所述多个初始电流数据进行均值运算，得到目标电流数据；
根据所述目标电压降数据以及所述目标电流数据，分别计算每个内阻测量点的内阻值。
结合第一方面，在本发明第一方面的第三种实现方式中，所述对每个内阻测量点的内阻值进行分布映射，生成对应的内阻分布图，并对所述内阻分布图进行区域分割，生成多个内阻分布区域，包括：
基于所述电路板参数数据以及所述多个内阻测量点，创建所述目标印刷电路板的初始分布图；
根据每个内阻测量点的内阻值，对所述初始分布图进行内阻值映射，生成对应的内阻分布图；
基于动态区域分割算法，对所述内阻分布图进行动态区域分割，生成多个内阻分布区域，其中，每个内阻分布图中包括N个内阻测量点，N≥5。
结合第一方面，在本发明第一方面的第四种实现方式中，所述对所述多个内阻分布区域进行内阻特征提取，得到每个内阻分布区域的内阻分布特征，并分别对每个内阻分布区域的内阻分布特征进行向量映射，得到多个分布特征向量，包括：
对所述多个内阻分布区域中每个内阻测量点的内阻值进行平均值计算，得到每个内阻分布区域的平均内阻；
对所述多个内阻分布区域中每个内阻测量点的内阻值进行比较，得到每个内阻分布区域的内阻极大值以及内阻极小值，并计算所述内阻极大值以及所述内阻极小值对应的目标差值；
将所述平均内阻、所述内阻极大值、所述内阻极小值以及所述目标差值作为每个内阻分布区域的内阻分布特征；
分别对每个内阻分布区域的内阻分布特征进行归一化处理，得到每个内阻分布区域的归一化分布特征；
对每个内阻分布区域的归一化分布特征进行四维向量映射，得到每个内阻分布区域的分布特征向量。
结合第一方面，在本发明第一方面的第五种实现方式中，所述对所述多个分布特征向量进行相似性计算，得到相似性计算结果，并根据所述相似性计算结果生成所述多个内阻分布区域对应的目标覆盖矩阵，包括：
对所述多个分布特征向量中的每两个分布特征向量进行内积计算，得到每两个分布特征向量的内积；
分布计算每个分布特征向量的向量长度，并根据每两个分布特征向量的内积以及所述向量长度，计算对应的余弦相似度；
对所述余弦相似度与预置的相似性阈值进行比较，生成对应的相似性计算结果；
根据所述相似性计算结果确定所述多个内阻分布区域对应的二进制矩阵；
将所述二进制矩阵中的相似性关系映射到覆盖矩阵中，生成所述多个内阻分布区域对应的目标覆盖矩阵，其中，所述目标覆盖矩阵的行和列分别对应内阻分布区域，矩阵元素为1表示对应的两个内阻分布区域相似，矩阵元素为0表示两个内阻分布区域不相似。
结合第一方面，在本发明第一方面的第六种实现方式中，所述将所述目标覆盖矩阵输入预置的内阻异常区域检测模型进行内阻异常区域检测，得到内阻异常区域检测结果，并根据所述内阻异常区域检测结果生成目标内阻异常处理方案，包括：
将所述目标覆盖矩阵输入预置的内阻异常区域检测模型，其中，所述内阻异常区域检测模型包括双向门限循环网络以及全连接层；
通过所述双向门限循环网络中的第一层门限循环网络，对所述目标覆盖矩阵进行前向隐藏特征提取，得到前向隐藏特征矩阵；
通过所述双向门限循环网络中的第二层门限循环网络，对所述目标覆盖矩阵进行后向隐藏特征提取，得到后向隐藏特征矩阵；
对所述前向隐藏特征矩阵和所述后向隐藏特征矩阵进行矩阵融合，得到目标隐藏特征矩阵；
将所述目标隐藏特征矩阵输入所述全连接层进行内阻异常区域检测，得到内阻异常区域检测结果；
根据所述内阻异常区域检测结果，对所述目标印刷电路板进行内阻异常区域参数优化，生成对应的目标内阻异常处理方案。
本发明第二方面提供了一种印刷电路板的内阻测试装置，所述印刷电路板的内阻测试装置包括：
设置模块，用于获取目标印刷电路板的电路板参数数据，并根据所述电路板参数数据设置多个内阻测量点；
计算模块，用于基于所述多个内阻测量点对所述目标印刷电路板进行内阻测试，得到每个内阻测量点的目标电压降数据以及目标电流数据，并对所述目标电压降数据以及所述目标电流数据进行内阻计算，得到每个内阻测量点的内阻值；
映射模块，用于对每个内阻测量点的内阻值进行分布映射，生成对应的内阻分布图，并对所述内阻分布图进行区域分割，生成多个内阻分布区域；
提取模块，用于对所述多个内阻分布区域进行内阻特征提取，得到每个内阻分布区域的内阻分布特征，并分别对每个内阻分布区域的内阻分布特征进行向量映射，得到多个分布特征向量；
生成模块，用于对所述多个分布特征向量进行相似性计算，得到相似性计算结果，并根据所述相似性计算结果生成所述多个内阻分布区域对应的目标覆盖矩阵；
检测模块，用于将所述目标覆盖矩阵输入预置的内阻异常区域检测模型进行内阻异常区域检测，得到内阻异常区域检测结果，并根据所述内阻异常区域检测结果生成目标内阻异常处理方案。
本发明第三方面提供了一种印刷电路板的内阻测试设备，包括：存储器和至少一个处理器，所述存储器中存储有指令；所述至少一个处理器调用所述存储器中的所述指令，以使得所述印刷电路板的内阻测试设备执行上述的印刷电路板的内阻测试方法。
本发明的第四方面提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述的印刷电路板的内阻测试方法。
本发明提供的技术方案中，获取目标印刷电路板的电路板参数数据并设置多个内阻测量点；基于多个内阻测量点进行内阻测试，得到每个内阻测量点的内阻值；进行分布映射，生成内阻分布图并进行区域分割，生成多个内阻分布区域；进行内阻特征提取，得到内阻分布特征并进行向量映射，得到多个分布特征向量；进行相似性计算，得到相似性计算结果并生成目标覆盖矩阵；将目标覆盖矩阵输入内阻异常区域检测模型进行内阻异常区域检测，得到内阻异常区域检测结果，并根据内阻异常区域检测结果生成目标内阻异常处理方案，本发明通过电流通路分析、功耗热点分析、电路信号完整性分析和多层板分析，结合遗传算法的优化，实现了对内阻测量点的精准设置，确保了全面的测试覆盖。采用多个内阻测量点同时进行测试数据采集，通过均值运算和数据处理，得到目标电压降和电流数据，从而提高了测试的效率和准确性。通过内阻值的映射和动态区域分割算法，生成了全面的内阻分布图，更直观地展示了印刷电路板内阻的空间分布情况。对每个内阻分布区域进行平均值、内阻极大值、内阻极小值的计算，形成了多维度的内阻分布特征，利用余弦相似度计算相似性，生成了目标覆盖矩阵，用二进制矩阵清晰表示了各内阻分布区域之间的相似关系，提供了更系统的内阻分布信息，通过内阻异常区域检测模型，实现了对内阻异常的准确识别，结合参数优化生成了相应的内阻异常处理方案，提高了印刷电路板的内阻测试准确率以及测试效率。
附图说明
图1为本发明实施例中印刷电路板的内阻测试方法的一个实施例示意图；
图2为本发明实施例中内阻计算的流程图；
图3为本发明实施例中分布映射的流程图；
图4为本发明实施例中向量映射的流程图；
图5为本发明实施例中印刷电路板的内阻测试装置的一个实施例示意图；
图6为本发明实施例中印刷电路板的内阻测试设备的一个实施例示意图。
具体实施方式
本发明实施例提供了一种印刷电路板的内阻测试方法、装置、设备及存储介质，用于提高印刷电路板的内阻测试准确率。本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”或“具有”及其任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为便于理解，下面对本发明实施例的具体流程进行描述，请参阅图1，本发明实施例中印刷电路板的内阻测试方法的一个实施例包括：
S101、获取目标印刷电路板的电路板参数数据，并根据电路板参数数据设置多个内阻测量点；
可以理解的是，本发明的执行主体可以为印刷电路板的内阻测试装置，还可以是终端或者服务器，具体此处不做限定。本发明实施例以服务器为执行主体为例进行说明。
具体的，服务器获取目标印刷电路板的电路板参数数据，这些数据包括电路布局、电子元件分布、线路连接等信息。基于电路板参数数据进行电流通路分析，以确定电流的流动路径。这有助于理解电流如何在印刷电路板上流动，哪些区域会受到更高的电流负荷。接着，进行功耗热点分析，以确定潜在的功耗热点位置。高功耗区域需要更密集的内阻测量点。进行电路信号完整性分析，以评估信号传输的可靠性。这有助于确定需要特别关注的区域。再进行多层板分析，了解印刷电路板的多层结构。多层板通常具有更复杂的电流路径，需要特殊的内阻测试策略。基于以上分析结果，生成初始的测量点设置策略。这个策略应该包括了内阻测量点的位置和数量，以便全面测试印刷电路板。采用预置的遗传算法，对初始测量点设置策略进行策略优化。遗传算法是一种启发式算法，可以优化多目标问题。在这里，它可以帮助找到最佳的测量点设置策略，以最大程度地提高测试的效率和准确性。通过遗传算法的优化过程，得到了目标测量点设置策略。这个策略明智地确定了多个内阻测量点的位置，以确保全面覆盖印刷电路板并捕获关键区域的内阻信息。例如，假设电路板参数数据包括GPU芯片的布局、电源连接、信号传输线路等信息。电流通路分析揭示了电流是如何从电源引脚流向GPU芯片并返回的路径。功耗热点分析揭示了在GPU芯片上存在的高功耗区域，如图形处理核心。电路信号完整性分析要特别关注存储器接口等对信号质量要求较高的区域。多层板分析考虑了GPU印刷电路板的复杂多层结构。基于这些分析，初始测量点设置策略被制定，包括内阻测量点的位置和数量。通过遗传算法的优化过程，进一步细化了这个策略。得到了最佳的目标测量点设置策略，以确保对GPU印刷电路板的内阻进行全面而高效的测试，从而提高了设备的性能和寿命。
S102、基于多个内阻测量点对目标印刷电路板进行内阻测试，得到每个内阻测量点的目标电压降数据以及目标电流数据，并对目标电压降数据以及目标电流数据进行内阻计算，得到每个内阻测量点的内阻值；
具体的，服务器在印刷电路板上选择多个内阻测量点，这些点通常会位于电源接口、重要电子元件、高功耗区域以及信号传输关键点等地方。这些点是需要进行内阻测试的关键区域。接着，执行内阻测试，使用专用测试设备，对每个内阻测量点进行电流和电压测量。这将为每个点提供多个初始电压降数据和多个初始电流数据。由于电流和电压会因时间而波动，因此需要多次测量，然后对数据取均值，以确保准确性。使用预置的第一均值函数对多个初始电压降数据进行均值运算，得到目标电压降数据。同样，使用预置的第二均值函数对多个初始电流数据进行均值运算，得到目标电流数据。这些均值数据更加稳定，适合用于后续的内阻计算。基于所得的目标电压降数据和目标电流数据，分别计算每个内阻测量点的内阻值。内阻计算通常遵循欧姆定律，即内阻等于电压降与电流的比值。计算的结果是每个内阻测量点的内阻值。例如，假设在一个高性能服务器主板上选择了多个内阻测量点，包括处理器电源接口、内存模块插槽和高性能加速卡插槽。通过内阻测试，可以获取这些测量点的内阻值。这有助于确定主板上哪些区域存在电流负荷较高、功耗较大的情况，以及哪些区域需要特别的热管理措施，例如散热器或风扇。
S103、对每个内阻测量点的内阻值进行分布映射，生成对应的内阻分布图，并对内阻分布图进行区域分割，生成多个内阻分布区域；
需要说明的是，基于电路板参数数据和已选定的多个内阻测量点，创建目标印刷电路板的初始分布图。这个分布图可以视为电路板的布局示意图，显示了内阻测量点的位置。基于每个内阻测量点的内阻值，对初始分布图进行内阻值映射。在初始分布图上，每个内阻测量点的位置将与其内阻值关联起来。这使得服务器在分布图上直观地看到内阻的变化情况。例如，假设服务器选择了10个内阻测量点，分布在不同的区域，包括中央处理单元（CPU）电源接口、射频模块、以太网接口等。基于这些测量点的内阻值，服务器将它们映射到初始分布图上，以展示各个区域的内阻情况。使用动态区域分割算法对内阻分布图进行区域分割。这个算法基于内阻值的差异，自动将分布图划分为多个内阻分布区域。这些区域反映了电路板上内阻的异质性，帮助确定哪些区域存在问题或需进一步研究。例如，动态区域分割算法可以检测到内阻值差异较大的区域。它会将印刷电路板分为几个区域，如CPU区域、射频区域和以太网区域。这种分割允许服务器更详细地研究每个区域，以确定内阻是否在某些区域内异常高或异常低。每个内阻分布区域都包含了一定数量的内阻测量点，通常至少有5个。这是为了确保分析的可靠性和统计学意义。通过这个过程，服务器生成了多个内阻分布区域，每个区域都具有内阻值的差异性。这有助于深入了解印刷电路板上内阻的分布情况，有助于检测潜在的热点区域或问题区域。这种方法可以用于改善电路板的设计和性能管理，以确保设备的可靠性和性能。
S104、对多个内阻分布区域进行内阻特征提取，得到每个内阻分布区域的内阻分布特征，并分别对每个内阻分布区域的内阻分布特征进行向量映射，得到多个分布特征向量；
具体的，对多个内阻分布区域中的每个内阻测量点的内阻值进行平均值计算，以获得每个区域的平均内阻值。这有助于了解每个区域内阻的整体水平。对每个内阻分布区域中的每个内阻测量点的内阻值进行比较，以找到内阻极大值和内阻极小值。计算这些极大值和极小值相对于目标值的差值，即内阻极大值与目标差值以及内阻极小值与目标差值。例如，假设一个印刷电路板中包括多个内阻分布区域。对于一个特定区域，内阻测量点的平均内阻为15欧姆。在这个区域，内阻极大值为20欧姆，与目标值相比的差值是5欧姆。内阻极小值为10欧姆，与目标值相比的差值是5欧姆。将平均内阻、内阻极大值、内阻极小值以及它们对应的目标差值作为每个内阻分布区域的内阻分布特征。这些特征反映了每个区域内阻的一般水平、变化范围以及与目标值的偏差情况。对每个内阻分布区域的内阻分布特征进行归一化处理，以确保它们在相同的尺度上。这通常涉及将特征值映射到0到1的范围内。最后，对每个内阻分布区域的归一化分布特征进行四维向量映射，得到每个内阻分布区域的分布特征向量。这个向量将包括平均内阻、内阻极大值、内阻极小值以及它们对应的目标差值。例如，本实施例中，一个内阻分布区域的分布特征向量如下所示：[0.6，0.8，0.4，0.6]。这表示该区域的平均内阻相对较高（0.6）、内阻极大值较接近目标值（0.8），内阻极小值相对较低（0.4），且与目标值的差值相对较小（0.6）。通过这个过程，服务器生成了多个内阻分布区域的分布特征向量，这些向量可以用于进一步的分析、比较和问题检测。这些特征向量帮助工程师更好地理解印刷电路板上内阻的分布情况，有助于确定问题区域并采取适当的措施来改进电路板的性能和可靠性。
S105、对多个分布特征向量进行相似性计算，得到相似性计算结果，并根据相似性计算结果生成多个内阻分布区域对应的目标覆盖矩阵；
具体的，对多个分布特征向量中的每两个分布特征向量进行内积计算，以得到它们的内积值。内积是向量之间的一种运算，用于衡量它们之间的相似性。计算每个分布特征向量的向量长度，也称为模。这是通过计算向量中各个元素的平方和后开平方根得到的。向量长度表示向量在空间中的大小，用于后续的相似性计算。使用余弦相似度来计算每两个分布特征向量之间的相似性。余弦相似度是通过计算两个向量的内积除以它们的向量长度乘积来计算的。余弦相似度的取值范围在-1到1之间，其中1表示完全相似，-1表示完全不相似，0表示无关。将计算得到的余弦相似度与预置的相似性阈值进行比较。相似性阈值是一个预先定义的值，通常根据具体应用的需求而定。如果余弦相似度大于相似性阈值，则认为两个内阻分布区域相似；否则，认为它们不相似。最后，根据相似性计算结果，确定多个内阻分布区域对应的二进制矩阵。在这个矩阵中，每一行和每一列代表一个内阻分布区域，矩阵的元素为1表示对应的两个内阻分布区域相似，元素为0表示两个内阻分布区域不相似。例如，如果服务器设置相似性阈值为0.9，余弦相似度为0.95，大于0.9，因此认为这两个内阻分布区域相似，对应的二进制矩阵中对应的元素为1。通过这个过程，服务器生成了一个目标覆盖矩阵，其中矩阵的行和列对应不同的内阻分布区域。这个矩阵反映了区域之间的相似性关系，有助于进一步的问题检测和分析。
S106、将目标覆盖矩阵输入预置的内阻异常区域检测模型进行内阻异常区域检测，得到内阻异常区域检测结果，并根据内阻异常区域检测结果生成目标内阻异常处理方案。
具体的，将目标覆盖矩阵输入预置的内阻异常区域检测模型。这个内阻异常区域检测模型通常包括双向门限循环网络以及全连接层。这是一个深度学习模型，用于处理输入数据并识别内阻异常区域。通过双向门限循环网络中的第一层门限循环网络，对目标覆盖矩阵进行前向隐藏特征提取。这一步骤有助于提取覆盖矩阵中的重要特征，以供后续处理使用。前向隐藏特征矩阵包含了有关内阻分布的信息。通过双向门限循环网络中的第二层门限循环网络，对目标覆盖矩阵进行后向隐藏特征提取。这一步骤类似于前向特征提取，但从不同的方向处理数据，以更全面地捕捉内阻分布的特征。将前向隐藏特征矩阵和后向隐藏特征矩阵进行矩阵融合，以得到目标隐藏特征矩阵。这个隐藏特征矩阵将包含综合了前向和后向信息的特征，有助于更好地理解内阻分布。随后，将目标隐藏特征矩阵输入到全连接层，进行内阻异常区域检测。全连接层将学习如何将隐藏特征与内阻异常区域之间建立关联，并输出内阻异常区域检测结果。这个结果将指示哪些区域存在内阻异常。例如，假设内阻异常区域检测模型发现在印刷电路板的某个区域内有明显的内阻异常，模型输出结果为“异常”。这意味着在这个区域内，内阻值与正常情况相比存在显著差异。最后，根据内阻异常区域检测结果，对目标印刷电路板进行内阻异常区域参数优化，生成对应的目标内阻异常处理方案。这可以涉及重新设计电路板、调整电流分布，或采取其他措施来解决内阻异常问题。例如，如果内阻异常区域检测模型发现某个区域存在内阻问题，例如过高的内阻，内阻异常处理方案包括重新布局电子元件，以降低内阻值，或者增加散热措施以减少热点。
本发明实施例中，获取目标印刷电路板的电路板参数数据并设置多个内阻测量点；基于多个内阻测量点进行内阻测试，得到每个内阻测量点的内阻值；进行分布映射，生成内阻分布图并进行区域分割，生成多个内阻分布区域；进行内阻特征提取，得到内阻分布特征并进行向量映射，得到多个分布特征向量；进行相似性计算，得到相似性计算结果并生成目标覆盖矩阵；将目标覆盖矩阵输入内阻异常区域检测模型进行内阻异常区域检测，得到内阻异常区域检测结果，并根据内阻异常区域检测结果生成目标内阻异常处理方案，本发明通过电流通路分析、功耗热点分析、电路信号完整性分析和多层板分析，结合遗传算法的优化，实现了对内阻测量点的精准设置，确保了全面的测试覆盖。采用多个内阻测量点同时进行测试数据采集，通过均值运算和数据处理，得到目标电压降和电流数据，从而提高了测试的效率和准确性。通过内阻值的映射和动态区域分割算法，生成了全面的内阻分布图，更直观地展示了印刷电路板内阻的空间分布情况。对每个内阻分布区域进行平均值、内阻极大值、内阻极小值的计算，形成了多维度的内阻分布特征，利用余弦相似度计算相似性，生成了目标覆盖矩阵，用二进制矩阵清晰表示了各内阻分布区域之间的相似关系，提供了更系统的内阻分布信息，通过内阻异常区域检测模型，实现了对内阻异常的准确识别，结合参数优化生成了相应的内阻异常处理方案，提高了印刷电路板的内阻测试准确率以及测试效率。
在一具体实施例中，执行步骤S101的过程可以具体包括如下步骤：
（1）获取目标印刷电路板的电路板参数数据；
（2）根据电路板参数数据对目标印刷电路板进行电流通路分析，得到电流流动路径；
（3）根据电路板参数数据对目标印刷电路板进行功耗热点分析，得到功耗热点分析结果；
（4）根据电路板参数数据对目标印刷电路板进行电路信号完整性分析，得到电路信号完整性分析结果；
（5）根据电路板参数数据对目标印刷电路板进行多层板分析，得到多层板分析结果；
（6）根据电流流动路径、功耗热点分析结果、电路信号完整性分析结果以及多层板分析结果生成目标印刷电路板的初始测量点设置策略；
（7）通过预置的遗传算法，对初始测量点设置策略进行策略优化，得到目标测量点设置策略，并根据目标测量点设置策略确定对应的多个内阻测量点。
具体的，服务器获取目标印刷电路板的电路板参数数据。这些参数数据包括印刷电路板的物理尺寸、材料特性、元件布局、电路拓扑结构等信息。这些数据通常由设计工程师或制造商提供。利用电路板参数数据进行电流通路分析。电流通路分析的目的是理解电流在印刷电路板上的路径，包括从电源到负载的路径。这有助于确定电流流动的主要方向和路径。进行功耗热点分析。这一步骤涉及到确定印刷电路板上产生高功耗的区域，这些区域会引起热点问题。功耗热点通常与高功耗元件或电路相关。进行电路信号完整性分析。这一分析有助于确定信号传输路径上的潜在问题，如信号干扰、时序问题或噪声。这有助于保证信号的可靠传输。接着，进行多层板分析。多层板分析涉及到印刷电路板的不同层次之间的连接和互连。这有助于确保信号和电流能够正确地传递和分布。利用电流流动路径、功耗热点分析结果、电路信号完整性分析结果以及多层板分析结果来生成目标印刷电路板的初始测量点设置策略。采用预置的遗传算法来对初始测量点设置策略进行策略优化。遗传算法是一种优化算法，可以根据指定的优化目标，不断进化和改进测量点的位置和策略，以获得更好的测量效果。最后，根据经过遗传算法优化的目标测量点设置策略，确定相应的多个内阻测量点。这些内阻测量点是在印刷电路板上选择的位置，用于实际内阻测试。例如，根据电路板参数数据，电流通路分析揭示了主电源到CPU和GPU的电流路径。功耗热点分析确定了CPU周围的高功耗区域。电路信号完整性分析检测到存储控制器与存储器之间的时序问题。多层板分析涉及到内部和外部层之间的高速信号传输。根据这些分析结果，初始测量点设置策略可以在CPU周围的高功耗区域、存储控制器与存储器之间的信号传输路径以及其他关键区域设置测量点。遗传算法可以进一步优化这些测量点的位置和策略，以确保全面的内阻测试。
在一具体实施例中，如图2所示，执行步骤S102的过程可以具体包括如下步骤：
S201、对目标印刷电路板进行内阻测试，并基于多个内阻测量点对目标印刷电路板进行测试数据采集，得到每个内阻测量点的多个初始电压降数据以及多个初始电流数据；
S202、通过预置的第一均值函数对多个初始电压降数据进行均值运算，得到目标电压降数据，并通过预置的第二均值函数对多个初始电流数据进行均值运算，得到目标电流数据；
S203、根据目标电压降数据以及目标电流数据，分别计算每个内阻测量点的内阻值。
具体的，服务器对目标印刷电路板进行内阻测试。将测试仪器连接到印刷电路板上的内阻测量点，以测量电压和电流数据。这些内阻测量点通常位于电路中的关键位置，以便捕获内阻值的准确信息。进行测试数据采集。通过测试仪器，采集多个初始电压降数据以及多个初始电流数据。这些数据反映了在每个内阻测量点的电压和电流情况，是计算内阻值的关键。随后，采用预置的第一均值函数对多个初始电压降数据进行均值运算。均值运算有助于减小测量误差，提高数据的可靠性。得到的结果是目标电压降数据。同样，采用预置的第二均值函数对多个初始电流数据进行均值运算。这有助于获得更准确的电流数据，并减小潜在的噪音。得到的结果是目标电流数据。最后，基于目标电压降数据以及目标电流数据，分别计算每个内阻测量点的内阻值。这通常采用欧姆定律来计算，即内阻值等于电压降除以电流。
在一具体实施例中，如图3所示，执行步骤S103的过程可以具体包括如下步骤：
S301、基于电路板参数数据以及多个内阻测量点，创建目标印刷电路板的初始分布图；
S302、根据每个内阻测量点的内阻值，对初始分布图进行内阻值映射，生成对应的内阻分布图；
S303、基于动态区域分割算法，对内阻分布图进行动态区域分割，生成多个内阻分布区域，其中，每个内阻分布图中包括N个内阻测量点，N≥5。
具体的，服务器基于电路板参数数据以及多个内阻测量点，创建目标印刷电路板的初始分布图。这个初始分布图将用来表示印刷电路板上不同区域的内阻情况。通常，这个分布图是一个网格或栅格，其中每个单元代表印刷电路板上的一个特定区域。根据每个内阻测量点的内阻值，对初始分布图进行内阻值映射。将每个内阻测量点的内阻值分配到初始分布图的相应位置。这有助于可视化印刷电路板上内阻的分布情况。基于动态区域分割算法，对内阻分布图进行动态区域分割。动态区域分割算法可以根据内阻值的分布特征将印刷电路板分成多个内阻分布区域。这些区域代表内阻值较低的区域、内阻值较高的区域或其他内阻特性。例如，假设基于电路板参数数据，有多个内阻测量点分布在印刷电路板不同位置，以测量内阻值。在初始分布图中，这些测量点的内阻值被映射到相应位置，形成一个初始的内阻分布图。使用动态区域分割算法，根据内阻值的分布特性，将印刷电路板分割成多个内阻分布区域。例如，会生成一个区域，其中内阻值较低，表示电流流动较顺畅，以及另一个区域，内阻值较高，表示电流流动受到阻碍。这些内阻分布区域的生成有助于工程师更好地理解印刷电路板上的内阻情况，以便进一步的分析和决策。例如，如果某个区域的内阻值过高，需要进行额外的散热设计或电路布局优化。这种动态区域分割方法可以用来定位潜在的内阻问题，以确保印刷电路板的性能和可靠性。
在一具体实施例中，如图4所示，执行步骤S104的过程可以具体包括如下步骤：
S401、对多个内阻分布区域中每个内阻测量点的内阻值进行平均值计算，得到每个内阻分布区域的平均内阻；
S402、对多个内阻分布区域中每个内阻测量点的内阻值进行比较，得到每个内阻分布区域的内阻极大值以及内阻极小值，并计算内阻极大值以及内阻极小值对应的目标差值；
S403、将平均内阻、内阻极大值、内阻极小值以及目标差值作为每个内阻分布区域的内阻分布特征；
S404、分别对每个内阻分布区域的内阻分布特征进行归一化处理，得到每个内阻分布区域的归一化分布特征；
S405、对每个内阻分布区域的归一化分布特征进行四维向量映射，得到每个内阻分布区域的分布特征向量。
具体的，服务器对每个内阻分布区域中的每个内阻测量点的内阻值进行平均值计算。将同一区域内的内阻测量点的内阻值相加，然后除以测量点的数量，得到该区域的平均内阻值。这有助于了解区域内的内阻趋势。其次，对每个内阻分布区域中的每个内阻测量点的内阻值进行比较，以确定每个区域的内阻极大值和内阻极小值。这样可以找到区域内的内阻波动范围，并为后续的分析提供重要信息。计算内阻极大值和内阻极小值之间的目标差值，以定量衡量内阻的变化情况。将平均内阻、内阻极大值、内阻极小值以及目标差值作为每个内阻分布区域的内阻分布特征。这些特征可以帮助工程师更好地理解不同区域的内阻情况。对每个内阻分布区域的内阻分布特征进行归一化处理。通过归一化，可以将不同区域的内阻特征放在相同的尺度上，使其更容易比较和分析。最后，对每个内阻分布区域的归一化分布特征进行四维向量映射，得到每个内阻分布区域的分布特征向量。这个向量包含了平均内阻、内阻极大值、内阻极小值和目标差值的信息，可以用于进一步的分析、可视化和比较。
在一具体实施例中，执行步骤S105的过程可以具体包括如下步骤：
（1）对多个分布特征向量中的每两个分布特征向量进行内积计算，得到每两个分布特征向量的内积；
（2）分布计算每个分布特征向量的向量长度，并根据每两个分布特征向量的内积以及向量长度，计算对应的余弦相似度；
（3）对余弦相似度与预置的相似性阈值进行比较，生成对应的相似性计算结果；
（4）根据相似性计算结果确定多个内阻分布区域对应的二进制矩阵；
（5）将二进制矩阵中的相似性关系映射到覆盖矩阵中，生成多个内阻分布区域对应的目标覆盖矩阵，其中，目标覆盖矩阵的行和列分别对应内阻分布区域，矩阵元素为1表示对应的两个内阻分布区域相似，矩阵元素为0表示两个内阻分布区域不相似。
具体的，对多个分布特征向量中的每两个分布特征向量进行内积计算。内积是两个向量相乘并相加的运算，可以用来度量它们的相似性。内积结果会生成一个标量值，表示两个向量之间的相似程度。接着，计算每个分布特征向量的向量长度，也称为模。这可以通过求取向量的范数来实现，通常采用欧几里得范数。向量长度是一个标量值，用来衡量向量的大小。它将在后续的余弦相似度计算中使用。根据内积计算和向量长度，计算每两个分布特征向量的余弦相似度。余弦相似度是一种用于衡量两个向量方向相似性的指标，它不仅考虑了向量的相似度还考虑了它们的大小。将计算得到的余弦相似度与预置的相似性阈值进行比较。相似性阈值是一个预先设定的值，用于确定何时两个分布特征向量被认为是相似的。通常，如果余弦相似度大于或等于相似性阈值，则认为它们是相似的；否则，它们被认为不相似。基于相似性计算结果，确定多个内阻分布区域对应的二进制矩阵。在这个矩阵中，每个行和列代表一个内阻分布区域，矩阵元素为1表示相应的两个内阻分布区域相似，而为0表示它们不相似。最后，将二进制矩阵中的相似性关系映射到覆盖矩阵中，生成多个内阻分布区域对应的目标覆盖矩阵。这个覆盖矩阵可用于可视化和分析内阻分布区域之间的相似性关系。例如，通过计算余弦相似度，可以确定不同区域之间的相似性。如果CPU区域和存储区域的余弦相似度高于预置的相似性阈值，那么它们被认为是相似的。生成的目标覆盖矩阵将反映不同区域之间的相似性关系，有助于更好地理解印刷电路板内阻分布。
在一具体实施例中，执行步骤S106的过程可以具体包括如下步骤：
（1）将目标覆盖矩阵输入预置的内阻异常区域检测模型，其中，内阻异常区域检测模型包括双向门限循环网络以及全连接层；
（2）通过双向门限循环网络中的第一层门限循环网络，对目标覆盖矩阵进行前向隐藏特征提取，得到前向隐藏特征矩阵；
（3）通过双向门限循环网络中的第二层门限循环网络，对目标覆盖矩阵进行后向隐藏特征提取，得到后向隐藏特征矩阵；
（4）对前向隐藏特征矩阵和后向隐藏特征矩阵进行矩阵融合，得到目标隐藏特征矩阵；
（5）将目标隐藏特征矩阵输入全连接层进行内阻异常区域检测，得到内阻异常区域检测结果；
（6）根据内阻异常区域检测结果，对目标印刷电路板进行内阻异常区域参数优化，生成对应的目标内阻异常处理方案。
具体的，将目标覆盖矩阵输入预置的内阻异常区域检测模型。内阻异常区域检测模型通常由深度学习网络构成，其中包括双向门限循环网络以及全连接层。这些网络被设计用于检测内阻异常区域。通过双向门限循环网络中的第一层门限循环网络，对目标覆盖矩阵进行前向隐藏特征提取。这一层网络将学习目标覆盖矩阵的高级特征，用于后续的内阻异常区域检测。通过双向门限循环网络中的第二层门限循环网络，对目标覆盖矩阵进行后向隐藏特征提取。这一层网络将学习与前向隐藏特征不同的隐藏特征，以更全面地理解目标覆盖矩阵。对前向隐藏特征矩阵和后向隐藏特征矩阵进行矩阵融合。这个步骤旨在将前向和后向提取的特征结合起来，以提高内阻异常区域检测的准确性。将目标隐藏特征矩阵输入全连接层进行内阻异常区域检测。全连接层是深度学习模型中的一种神经网络层，用于将输入特征映射到输出结果。在这一步骤中，模型将分析隐藏特征并确定哪些区域存在内阻异常。最后，根据内阻异常区域检测结果，生成对应的目标内阻异常处理方案。处理方案可以包括识别具体的内阻异常区域，提供修复建议，或者采取必要的措施来解决问题。例如，假设模型接受目标覆盖矩阵，通过深度学习网络，分析电流分布并检测内阻异常区域。如果内阻异常区域检测结果显示CPU区域存在问题，系统可以生成处理方案，例如建议增加电流路径的宽度，以改善内阻。对于存储区域的问题，需要增加散热措施。这一系统有助于提高印刷电路板性能和寿命。
上面对本发明实施例中印刷电路板的内阻测试方法进行了描述，下面对本发明实施例中印刷电路板的内阻测试装置进行描述，请参阅图5，本发明实施例中印刷电路板的内阻测试装置一个实施例包括：
设置模块501，用于获取目标印刷电路板的电路板参数数据，并根据所述电路板参数数据设置多个内阻测量点；
计算模块502，用于基于所述多个内阻测量点对所述目标印刷电路板进行内阻测试，得到每个内阻测量点的目标电压降数据以及目标电流数据，并对所述目标电压降数据以及所述目标电流数据进行内阻计算，得到每个内阻测量点的内阻值；
映射模块503，用于对每个内阻测量点的内阻值进行分布映射，生成对应的内阻分布图，并对所述内阻分布图进行区域分割，生成多个内阻分布区域；
提取模块504，用于对所述多个内阻分布区域进行内阻特征提取，得到每个内阻分布区域的内阻分布特征，并分别对每个内阻分布区域的内阻分布特征进行向量映射，得到多个分布特征向量；
生成模块505，用于对所述多个分布特征向量进行相似性计算，得到相似性计算结果，并根据所述相似性计算结果生成所述多个内阻分布区域对应的目标覆盖矩阵；
检测模块506，用于将所述目标覆盖矩阵输入预置的内阻异常区域检测模型进行内阻异常区域检测，得到内阻异常区域检测结果，并根据所述内阻异常区域检测结果生成目标内阻异常处理方案。
通过上述各个组成部分的协同合作，获取目标印刷电路板的电路板参数数据并设置多个内阻测量点；基于多个内阻测量点进行内阻测试，得到每个内阻测量点的内阻值；进行分布映射，生成内阻分布图并进行区域分割，生成多个内阻分布区域；进行内阻特征提取，得到内阻分布特征并进行向量映射，得到多个分布特征向量；进行相似性计算，得到相似性计算结果并生成目标覆盖矩阵；将目标覆盖矩阵输入内阻异常区域检测模型进行内阻异常区域检测，得到内阻异常区域检测结果，并根据内阻异常区域检测结果生成目标内阻异常处理方案，本发明通过电流通路分析、功耗热点分析、电路信号完整性分析和多层板分析，结合遗传算法的优化，实现了对内阻测量点的精准设置，确保了全面的测试覆盖。采用多个内阻测量点同时进行测试数据采集，通过均值运算和数据处理，得到目标电压降和电流数据，从而提高了测试的效率和准确性。通过内阻值的映射和动态区域分割算法，生成了全面的内阻分布图，更直观地展示了印刷电路板内阻的空间分布情况。对每个内阻分布区域进行平均值、内阻极大值、内阻极小值的计算，形成了多维度的内阻分布特征，利用余弦相似度计算相似性，生成了目标覆盖矩阵，用二进制矩阵清晰表示了各内阻分布区域之间的相似关系，提供了更系统的内阻分布信息，通过内阻异常区域检测模型，实现了对内阻异常的准确识别，结合参数优化生成了相应的内阻异常处理方案，提高了印刷电路板的内阻测试准确率以及测试效率。
上面图5从模块化功能实体的角度对本发明实施例中的印刷电路板的内阻测试装置进行详细描述，下面从硬件处理的角度对本发明实施例中印刷电路板的内阻测试设备进行详细描述。
图6是本发明实施例提供的一种印刷电路板的内阻测试设备的结构示意图，该印刷电路板的内阻测试设备600可因配置或性能不同而产生比较大的差异，可以包括一个或一个以上处理器（central processing units，CPU）610（例如，一个或一个以上处理器）和存储器620，一个或一个以上存储应用程序633或数据632的存储介质630（例如一个或一个以上海量存储设备）。其中，存储器620和存储介质630可以是短暂存储或持久存储。存储在存储介质630的程序可以包括一个或一个以上模块（图示没标出），每个模块可以包括对印刷电路板的内阻测试设备600中的一系列指令操作。更进一步地，处理器610可以设置为与存储介质630通信，在印刷电路板的内阻测试设备600上执行存储介质630中的一系列指令操作。
印刷电路板的内阻测试设备600还可以包括一个或一个以上电源640，一个或一个以上有线或无线网络接口650，一个或一个以上输入输出接口660，和/或，一个或一个以上操作系统631，例如Windows Server，Mac OS X，Unix，Linux，FreeBSD等等。本领域技术人员可以理解，图6示出的印刷电路板的内阻测试设备结构并不构成对印刷电路板的内阻测试设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
本发明还提供一种印刷电路板的内阻测试设备，所述印刷电路板的内阻测试设备包括存储器和处理器，存储器中存储有计算机可读指令，计算机可读指令被处理器执行时，使得处理器执行上述各实施例中的所述印刷电路板的内阻测试方法的步骤。
本发明还提供一种计算机可读存储介质，该计算机可读存储介质可以为非易失性计算机可读存储介质，该计算机可读存储介质也可以为易失性计算机可读存储介质，所述计算机可读存储介质中存储有指令，当所述指令在计算机上运行时，使得计算机执行所述印刷电路板的内阻测试方法的步骤。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（read-only memory，ROM）、随机存取存储器（random access memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种印刷电路板的内阻测试方法，其特征在于，所述印刷电路板的内阻测试方法包括：
获取目标印刷电路板的电路板参数数据，并根据所述电路板参数数据设置多个内阻测量点；
基于所述多个内阻测量点对所述目标印刷电路板进行内阻测试，得到每个内阻测量点的目标电压降数据以及目标电流数据，并对所述目标电压降数据以及所述目标电流数据进行内阻计算，得到每个内阻测量点的内阻值；
对每个内阻测量点的内阻值进行分布映射，生成对应的内阻分布图，并对所述内阻分布图进行区域分割，生成多个内阻分布区域；
对所述多个内阻分布区域进行内阻特征提取，得到每个内阻分布区域的内阻分布特征，并分别对每个内阻分布区域的内阻分布特征进行向量映射，得到多个分布特征向量；
对所述多个分布特征向量进行相似性计算，得到相似性计算结果，并根据所述相似性计算结果生成所述多个内阻分布区域对应的目标覆盖矩阵；
将所述目标覆盖矩阵输入预置的内阻异常区域检测模型进行内阻异常区域检测，得到内阻异常区域检测结果，并根据所述内阻异常区域检测结果生成目标内阻异常处理方案。
2.根据权利要求1所述的印刷电路板的内阻测试方法，其特征在于，所述获取目标印刷电路板的电路板参数数据，并根据所述电路板参数数据设置多个内阻测量点，包括：
获取目标印刷电路板的电路板参数数据；
根据所述电路板参数数据对所述目标印刷电路板进行电流通路分析，得到电流流动路径；
根据所述电路板参数数据对所述目标印刷电路板进行功耗热点分析，得到功耗热点分析结果；
根据所述电路板参数数据对所述目标印刷电路板进行电路信号完整性分析，得到电路信号完整性分析结果；
根据所述电路板参数数据对所述目标印刷电路板进行多层板分析，得到多层板分析结果；
根据所述电流流动路径、所述功耗热点分析结果、所述电路信号完整性分析结果以及所述多层板分析结果生成所述目标印刷电路板的初始测量点设置策略；
通过预置的遗传算法，对所述初始测量点设置策略进行策略优化，得到目标测量点设置策略，并根据所述目标测量点设置策略确定对应的多个内阻测量点。
3.根据权利要求1所述的印刷电路板的内阻测试方法，其特征在于，所述基于所述多个内阻测量点对所述目标印刷电路板进行内阻测试，得到每个内阻测量点的目标电压降数据以及目标电流数据，并对所述目标电压降数据以及所述目标电流数据进行内阻计算，得到每个内阻测量点的内阻值，包括：
对所述目标印刷电路板进行内阻测试，并基于所述多个内阻测量点对所述目标印刷电路板进行测试数据采集，得到每个内阻测量点的多个初始电压降数据以及多个初始电流数据；
通过预置的第一均值函数对所述多个初始电压降数据进行均值运算，得到目标电压降数据，并通过预置的第二均值函数对所述多个初始电流数据进行均值运算，得到目标电流数据；
根据所述目标电压降数据以及所述目标电流数据，分别计算每个内阻测量点的内阻值。
4.根据权利要求1所述的印刷电路板的内阻测试方法，其特征在于，所述对每个内阻测量点的内阻值进行分布映射，生成对应的内阻分布图，并对所述内阻分布图进行区域分割，生成多个内阻分布区域，包括：
基于所述电路板参数数据以及所述多个内阻测量点，创建所述目标印刷电路板的初始分布图；
根据每个内阻测量点的内阻值，对所述初始分布图进行内阻值映射，生成对应的内阻分布图；
基于动态区域分割算法，对所述内阻分布图进行动态区域分割，生成多个内阻分布区域，其中，每个内阻分布图中包括N个内阻测量点，N≥5。
5.根据权利要求1所述的印刷电路板的内阻测试方法，其特征在于，所述对所述多个内阻分布区域进行内阻特征提取，得到每个内阻分布区域的内阻分布特征，并分别对每个内阻分布区域的内阻分布特征进行向量映射，得到多个分布特征向量，包括：
对所述多个内阻分布区域中每个内阻测量点的内阻值进行平均值计算，得到每个内阻分布区域的平均内阻；
对所述多个内阻分布区域中每个内阻测量点的内阻值进行比较，得到每个内阻分布区域的内阻极大值以及内阻极小值，并计算所述内阻极大值以及所述内阻极小值对应的目标差值；
将所述平均内阻、所述内阻极大值、所述内阻极小值以及所述目标差值作为每个内阻分布区域的内阻分布特征；
分别对每个内阻分布区域的内阻分布特征进行归一化处理，得到每个内阻分布区域的归一化分布特征；
对每个内阻分布区域的归一化分布特征进行四维向量映射，得到每个内阻分布区域的分布特征向量。
6.根据权利要求1所述的印刷电路板的内阻测试方法，其特征在于，所述对所述多个分布特征向量进行相似性计算，得到相似性计算结果，并根据所述相似性计算结果生成所述多个内阻分布区域对应的目标覆盖矩阵，包括：
对所述多个分布特征向量中的每两个分布特征向量进行内积计算，得到每两个分布特征向量的内积；
分布计算每个分布特征向量的向量长度，并根据每两个分布特征向量的内积以及所述向量长度，计算对应的余弦相似度；
对所述余弦相似度与预置的相似性阈值进行比较，生成对应的相似性计算结果；
根据所述相似性计算结果确定所述多个内阻分布区域对应的二进制矩阵；
将所述二进制矩阵中的相似性关系映射到覆盖矩阵中，生成所述多个内阻分布区域对应的目标覆盖矩阵，其中，所述目标覆盖矩阵的行和列分别对应内阻分布区域，矩阵元素为1表示对应的两个内阻分布区域相似，矩阵元素为0表示两个内阻分布区域不相似。
7.根据权利要求1所述的印刷电路板的内阻测试方法，其特征在于，所述将所述目标覆盖矩阵输入预置的内阻异常区域检测模型进行内阻异常区域检测，得到内阻异常区域检测结果，并根据所述内阻异常区域检测结果生成目标内阻异常处理方案，包括：
将所述目标覆盖矩阵输入预置的内阻异常区域检测模型，其中，所述内阻异常区域检测模型包括双向门限循环网络以及全连接层；
通过所述双向门限循环网络中的第一层门限循环网络，对所述目标覆盖矩阵进行前向隐藏特征提取，得到前向隐藏特征矩阵；
通过所述双向门限循环网络中的第二层门限循环网络，对所述目标覆盖矩阵进行后向隐藏特征提取，得到后向隐藏特征矩阵；
对所述前向隐藏特征矩阵和所述后向隐藏特征矩阵进行矩阵融合，得到目标隐藏特征矩阵；
将所述目标隐藏特征矩阵输入所述全连接层进行内阻异常区域检测，得到内阻异常区域检测结果；
根据所述内阻异常区域检测结果，对所述目标印刷电路板进行内阻异常区域参数优化，生成对应的目标内阻异常处理方案。
8.一种印刷电路板的内阻测试装置，其特征在于，所述印刷电路板的内阻测试装置包括：
设置模块，用于获取目标印刷电路板的电路板参数数据，并根据所述电路板参数数据设置多个内阻测量点；
计算模块，用于基于所述多个内阻测量点对所述目标印刷电路板进行内阻测试，得到每个内阻测量点的目标电压降数据以及目标电流数据，并对所述目标电压降数据以及所述目标电流数据进行内阻计算，得到每个内阻测量点的内阻值；
映射模块，用于对每个内阻测量点的内阻值进行分布映射，生成对应的内阻分布图，并对所述内阻分布图进行区域分割，生成多个内阻分布区域；
提取模块，用于对所述多个内阻分布区域进行内阻特征提取，得到每个内阻分布区域的内阻分布特征，并分别对每个内阻分布区域的内阻分布特征进行向量映射，得到多个分布特征向量；
生成模块，用于对所述多个分布特征向量进行相似性计算，得到相似性计算结果，并根据所述相似性计算结果生成所述多个内阻分布区域对应的目标覆盖矩阵；
检测模块，用于将所述目标覆盖矩阵输入预置的内阻异常区域检测模型进行内阻异常区域检测，得到内阻异常区域检测结果，并根据所述内阻异常区域检测结果生成目标内阻异常处理方案。
9.一种印刷电路板的内阻测试设备，其特征在于，所述印刷电路板的内阻测试设备包括：存储器和至少一个处理器，所述存储器中存储有指令；
所述至少一个处理器调用所述存储器中的所述指令，以使得所述印刷电路板的内阻测试设备执行如权利要求1-7中任一项所述的印刷电路板的内阻测试方法。
10.一种计算机可读存储介质，所述计算机可读存储介质上存储有指令，其特征在于，所述指令被处理器执行时实现如权利要求1-7中任一项所述的印刷电路板的内阻测试方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311390923.8A CN117110847B (zh) | 2023-10-25 | 2023-10-25 | 印刷电路板的内阻测试方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311390923.8A CN117110847B (zh) | 2023-10-25 | 2023-10-25 | 印刷电路板的内阻测试方法、装置、设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117110847A CN117110847A (zh) | 2023-11-24 |
| CN117110847B true CN117110847B (zh) | 2024-01-05 |
Family
ID=88811427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311390923.8A Active CN117110847B (zh) | 2023-10-25 | 2023-10-25 | 印刷电路板的内阻测试方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117110847B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117828499A (zh) * | 2024-03-04 | 2024-04-05 | 深圳市恒天翊电子有限公司 | Pcba异常件确定方法、系统、存储介质及电子设备 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100640A (ja) * | 2004-09-30 | 2006-04-13 | Hitachi Metals Ltd | セラミックス回路基板及びこれを用いたパワー半導体モジュール |
| JP2010078556A (ja) * | 2008-09-29 | 2010-04-08 | Nissan Motor Co Ltd | 抵抗分布検出装置及びそれを使用する燃料電池システム |
| CN104635141A (zh) * | 2015-01-30 | 2015-05-20 | 华为技术有限公司 | 一种集成电路检测方法、装置及系统 |
| CN105916301A (zh) * | 2016-04-06 | 2016-08-31 | 上海斐讯数据通信技术有限公司 | 一种pcb阻抗验证匹配方法及系统 |
| JP2018206193A (ja) * | 2017-06-07 | 2018-12-27 | 株式会社豊田中央研究所 | パターンマッチング装置 |
| CN215379335U (zh) * | 2021-08-23 | 2021-12-31 | 深圳创维－Rgb电子有限公司 | 一种pcb阻抗测试结构及pcb板 |
| CN114345758A (zh) * | 2021-12-25 | 2022-04-15 | 瑞玛(广州)电子科技有限公司 | 一种电路板功能快速测试方法及设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI445980B (zh) * | 2010-06-25 | 2014-07-21 | Hon Hai Prec Ind Co Ltd | 訊號完整性測試系統及方法 |
-
2023
- 2023-10-25 CN CN202311390923.8A patent/CN117110847B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100640A (ja) * | 2004-09-30 | 2006-04-13 | Hitachi Metals Ltd | セラミックス回路基板及びこれを用いたパワー半導体モジュール |
| JP2010078556A (ja) * | 2008-09-29 | 2010-04-08 | Nissan Motor Co Ltd | 抵抗分布検出装置及びそれを使用する燃料電池システム |
| CN104635141A (zh) * | 2015-01-30 | 2015-05-20 | 华为技术有限公司 | 一种集成电路检测方法、装置及系统 |
| CN105916301A (zh) * | 2016-04-06 | 2016-08-31 | 上海斐讯数据通信技术有限公司 | 一种pcb阻抗验证匹配方法及系统 |
| JP2018206193A (ja) * | 2017-06-07 | 2018-12-27 | 株式会社豊田中央研究所 | パターンマッチング装置 |
| CN215379335U (zh) * | 2021-08-23 | 2021-12-31 | 深圳创维－Rgb电子有限公司 | 一种pcb阻抗测试结构及pcb板 |
| CN114345758A (zh) * | 2021-12-25 | 2022-04-15 | 瑞玛(广州)电子科技有限公司 | 一种电路板功能快速测试方法及设备 |
Non-Patent Citations (2)
| Title |
|---|
| In-memory hamming similarity computation in resistive arrays;Yuval Cassuto, et al.;《2015 IEEE International Symposium on Information Theory (ISIT)》;第819-823页 * |
| 高速PCB信号和电源完整性问题的建模方法研究;王云鹏;《中国优秀硕士学位论文全文数据库 信息科技辑》(第01期);第I135-595页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117110847A (zh) | 2023-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN117110847B (zh) | 印刷电路板的内阻测试方法、装置、设备及存储介质 | |
| CN105071381B (zh) | 一种基于影响增量的状态枚举可靠性评估方法及其装置 | |
| CN114201350A (zh) | 一种晶圆芯片的测试方法、装置、电子设备及存储介质 | |
| EP2724276A1 (en) | System and method for determining an optimum qc strategy for immediate release results | |
| Bi et al. | Identification of partial shading conditions for photovoltaic strings | |
| CN105702595A (zh) | 晶圆的良率判断方法以及晶圆合格测试的多变量检测方法 | |
| US20120010829A1 (en) | Fault diagnosis method, fault diagnosis apparatus, and computer-readable storage medium | |
| EP0992807B1 (en) | Method and apparatus for board model correction | |
| CN113741576A (zh) | 电路板温度检测位置选取、检测方法、装置、设备及介质 | |
| JP4925200B2 (ja) | 半導体ウェハ検査装置 | |
| CN114077774A (zh) | 光学邻近矫正方法及系统、掩模版、设备与存储介质 | |
| JP5408975B2 (ja) | 検査位置決定方法、検査情報管理システム及び検査支援方法 | |
| CN111614318B (zh) | 光伏系统直流侧电流故障检测方法和装置 | |
| JP7435071B2 (ja) | 診断装置、診断方法およびプログラム | |
| CN114386510A (zh) | 一种电力系统量测错误辨识方法及系统 | |
| US6856939B2 (en) | Fault assessment using fractional failure rates | |
| CN112926259A (zh) | 一种基于rbf神经网络模型预测半导体器件结温的方法 | |
| US11378620B2 (en) | Method and system for detecting abnormal die | |
| CN111368464A (zh) | 一种功率半导体器件的芯片筛选方法及装置 | |
| JP5384091B2 (ja) | 検査データ管理システム及び検査データ管理方法 | |
| Eser et al. | A computationally efficient topology identifiability analysis of distribution systems | |
| CN114417737B (zh) | 用于晶圆刻蚀工艺的异常检测方法和装置 | |
| CN117150368B (zh) | 一种印刷电路板故障诊断方法、系统、设备及存储介质 | |
| WO2023073941A1 (ja) | エラー要因推定装置、エラー要因推定方法及びコンピュータ可読媒体 | |
| CN117272122B (zh) | 晶圆异常的共性分析方法及装置、可读存储介质、终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |