CN112630627B - 一种基于多站串测的抽测方法及系统 - Google Patents
一种基于多站串测的抽测方法及系统 Download PDFInfo
- Publication number
- CN112630627B CN112630627B CN202110248607.1A CN202110248607A CN112630627B CN 112630627 B CN112630627 B CN 112630627B CN 202110248607 A CN202110248607 A CN 202110248607A CN 112630627 B CN112630627 B CN 112630627B
- Authority
- CN
- China
- Prior art keywords
- test
- station
- chip
- chips
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
Abstract
本发明涉及一种基于多站串测的抽测方法及系统，所述方法至少包括：在至少两个测试站对芯片进行不同的常规测试的情况下，在合格的芯片数量达到抽测指数时，与抽测指数对应的各个所述测试站对当前在测芯片进行质量测试。本发明通过对抽测指数进行确定并且基于抽测指数进行质量测试的数据调节，从而提高了各个测试站的测试效率。
Description
技术领域
本发明涉及射频芯片测试技术领域，尤其涉及一种基于多站串测的抽测方法及系统。
背景技术
QA即Quality Assurance，质量保证。为提高射频芯片测试机的测试结果的准确性，一批测试合格的芯片需要再抽出一部分重新测试，若两次测试结果相同则表明测试机测试结果准确。
现有的QA测试多应用于单站测试和多站并测，因为这两者的核心是一样的，常规测试完成后即可知道当前测试芯片的测试结果。具体表现为，以单站测试为例，累计（n-1）颗芯片测试合格后，该站常规测试完第n颗芯片，若该芯片测试合格，则可直接继续做QA测试，若不合格则进行下一个芯片的测试，直至测到第n颗合格的芯片，然后再进行QA测试。但是如果测试模式采用的是双站串测，一颗芯片的测试合格与否涉及到所有站的测试结果。那么及时预判就显得尤为重要了。
例如，中国专利CN110665845A公开了一种堆栈式芯片硅基质量检测装置，包括底端四角安装有支撑杆的输送平台，所述输送平台上安装有传动模组、图像采集结构、带有单片机的图像处理设备以及用于不合格产品筛选的剔除模组，所述输送平台为阶梯式结构，其上分别开设有芯片传送槽和设备传动槽，所述输送平台上安装的传动模组包括安装于芯片传送槽侧面的输送电机和安装于设备传动槽内的伺服电机，所述芯片传送槽内安装有一组配合输送电机的传送带，芯片传送槽内设置有一组配合伺服电机安装的传动丝杠，且传动丝杠远离伺服电机的一端与输送平台之间通过滚子轴承配合。但是，该堆栈式芯片硅基质量检测装置只能用于单站检测，无法用于多站串测，并且检测效率也不高效。
当前，现有技术还没有在多站并测的背景下提供一种能够预判测试结果的抽测方法。
此外，一方面由于对本领域技术人员的理解存在差异；另一方面由于发明人做出本发明时研究了大量文献和专利，但篇幅所限并未详细罗列所有的细节与内容，然而这绝非本发明不具备这些现有技术的特征，相反本发明已经具备现有技术的所有特征，而且申请人保留在背景技术中增加相关现有技术之权利。
发明内容
针对现有技术之不足，本发明提供一种基于多站串测的抽测方法，所述方法至少包括：在至少两个测试站对芯片进行不同的常规测试的情况下，在合格的芯片数量达到抽测指数时，与抽测指数对应的各个所述测试站对当前在测芯片进行质量测试。
优选地，所述方法还包括：所述抽测指数的确定方式为，m=n-a+b，
其中，m表示抽测指数，n表示一轮测试芯片的数量；a表示测试站的数量；b表示测试站的序号。
优选地，所述方法还包括：在合格的芯片的数量达到一轮测试芯片的数量时，
第n颗合格芯片重新进行一次质量测试。
优选地，所述方法还包括：在合格的芯片数量达到抽测指数时，各个所述测试站对后续进行常规测试的芯片进行质量测试。
优选地，所述方法还包括：在最后一个测试站的一轮测试中的最后一个芯片的常规测试和/或质量测试完成后，
第一测试站将新一轮中的芯片的质量测试数据删除。
优选地，所述方法还包括：在其中一个测试站的一个芯片的常规测试不合格时，在常规测试不合格的测试站的测试顺序之前的测试站将同一芯片的质量测试数据删除。
优选地，所述方法还包括：在测试不合格的芯片的质量测试数据删除后，至少两个测试站继续对后续的芯片进行常规测试和/或质量测试，直至芯片合格的数量达到一轮测试芯片的数量。
本发明还提供一种基于多站串测的抽测系统，所述系统至包括至少一个测试站和控制单元，至少两个测试站对芯片进行不同的常规测试，在合格的芯片数量达到抽测指数时，所述控制单元指示与抽测指数对应的各个所述测试站对当前在测芯片进行质量测试。
优选地，所述控制单元确定所述抽测指数的方式为，m=n-a+b，
其中，m表示抽测指数，n表示一轮测试芯片的数量；a表示测试站的数量；b表示测试站的序号。
优选地，在合格的芯片的数量达到一轮测试芯片的数量时，所述控制单元指示第一测试站对第n颗合格芯片重新进行一次质量测试。
本发明的有益技术效果：
本发明通过设置抽测指数来对对应的芯片进行抽测质量，使得不同测试站的同一芯片的质量测试数据能够互相关联，在其中一项不合格时，其他测试站的对应的芯片的质量测试数据同步删除，从而提高了一轮芯片测试中的芯片测试质量，实现了高效的芯片质量测试，节约了时间。
附图说明
图1是本发明的基于多站串测的分选机的结构示意图。
具体实施方式
下面结合附图进行详细说明。
本发明的应用场景是多站串测。多站串测是指一颗芯片在多个不同的站点测试不同的测项，当且仅当所有站的测试结果均为合格，该芯片的测试结果才算合格。
本发明中，一轮芯片测试结束是指累计n颗芯片测试合格，第n颗合格芯片完成所有测试站的质量测试。一轮芯片测试结束也可以称为一组芯片测试结束。
本发明中，合格的芯片是指在各个测试站的常规测试均合格的芯片。
本发明中，常规测试是指：射频芯片出厂前进行的一些比较常规的功能测试，一般包含射频类测试和直流类测试，射频类测试（即RF测试）包含S参数，增益，损耗等测项；直流类测试（即DC测试）包含工作电压，工作电流，泄露电流等测项。
本发明中，质量测试是指：QA（Quality Assurance）测试。为提高射频芯片测试机的测试结果的准确性，将一批测试合格的芯片需要再抽出一部分重新测试，若两次测试结果相同则表明测试机的质量测试结果准确。
实施例1
针对现有技术之不足，本发明提供一种基于多站串测的抽测方法，所述方法至少包括：在至少两个测试站对芯片进行不同的常规测试的情况下，在合格的芯片数量达到抽测指数时，各个所述测试站对当前进行常规测试的芯片进行质量测试。
抽测指数的确定方式为，m=n-a+b。其中，m表示抽测指数，n表示一轮测试芯片的数量；a表示测试站的数量；b表示测试站的序号。
当有m个芯片测试合格，测试站正在测试的芯片在进行常规测试后，继续进行质量测试，直到一轮结束。
例如，最常见的测试站数量为2。测试站分别为第一测试站site0，第二测试站site1。0和1分别就是第一测试站和第二测试站的序号。若n为5，对于测试系统，当前累计已有3个芯片测试合格，则测试站的芯片在进行常规测试后，继续进行质量测试，直到一轮芯片测试结束。
本发明以设置两个测试站为例来对本发明进行具体说明。
如图1所示，基于多站串测的分选机E中，C为上料口，D为下料口。芯片从上料口C进入，单颗进行测试，直到测试完毕从下料口D出来。
图1表示的是双站串测，A可以表示为第一测试站site0，B可以表示为第二测试站site1。即，当A在测第x个芯片的时候，B正在测第（x-1）颗芯片。
优选地，在合格的芯片的数量达到一轮测试芯片的数量时，第n颗合格芯片重新进行一次质量测试。
例如，以n=5为例，测试逻辑则为每测试完5颗合格的芯片时，第5颗合格芯片重新再测试一遍。
第一测试站site0：m=5-2+0=3，表示芯片整体已经测试完3个合格的芯片时，第一测试站site0要开始对当前在测芯片做质量测试。
第二测试站site1：m=5-2+1=4, 表示芯片整体已经测试完4个合格的芯片时，第二测试站要开始对当前在测芯片做质量测试。
表1：简易的双站串测的芯片测试记录。
如表1所示，第一颗芯片的测试数据直接简化成其序号，2就表示第2颗芯片的测试数据。芯片先在第一测试站site0上进行DC测试，再转到第二测试站site1进行RF测试。表1的数据记录就如阶梯状所示。最后一列的pass为1表示芯片常规测试合格，为0表示不合格。
表1没有完整的表现出抽测的逻辑，只是一种测试结果的静态呈现。后续的表2~表9的示例能够展现出测试数据的变化过程。从表1看到，第3颗芯片测试成功后，满足累计有3颗芯片测试成功的条件，此时第一测试站site0正在测第5颗芯片，第二测试站site1正在测第4颗芯片。
第一示例：
优选地，所述方法还包括：在合格的芯片数量达到抽测指数时，各个所述测试站对后续进行常规测试的芯片进行质量测试。
例如：在第一测试站site0常规测试第5颗芯片合格时，继续对第5颗芯片进行质量测试，第二测试站site1常规测试第4颗芯片合格。
优选地，在最后一个测试站的一轮测试中的最后一个芯片的常规测试和/或质量测试完成后，第一测试站将新一轮中的芯片的质量测试数据删除。
例如，如表2所示，第一测试站site0常规测试第6颗芯片，继续第6颗芯片的质量测试，第二测试站site1常规测试第5颗芯片合格，继续第5颗芯片的质量测试。此时，第一测试站site0中的第6颗芯片的质量测试数据自动删除。
此时，一轮芯片测试结束。
表2：第n颗芯片质量合格示例
| 芯片 | 合格 | QA测试 |
| 1 | √ | |
| 2 | √ | |
| 3 | √ | |
| 4 | √ | |
| 5 | √ | √ |
第二示例：
优选地，在其中一个测试站的一个芯片的常规测试不合格时，在常规测试不合格的测试站的测试顺序之前的测试站将在测芯片的质量测试数据删除。
表3：第二测试站的第4颗芯片测试不合格示例
| DC | RF | |||
| Site0 | QA Site0 | Site1 | QA site1 | Pass |
| 1 | ||||
| 2 | 1 | 1 | ||
| 3 | 2 | 1 | ||
| 4 | 3 | 1 | ||
| 5 | 5 | 4 | 0 | |
| 6 | 5 | |||
| 7 | 6 |
如表3所示，第一测试站site0常规测试第5颗芯片合格，继续第5颗芯片的质量测试，第二测试站site1常规测试第4颗芯片不合格。第5颗芯片在第一测试站site0上的质量测试数据自动删除。
表4：第六颗芯片的测试记录结果
| DC | RF | |||
| Site0 | QA Site0 | Site1 | QA site1 | Pass |
| 1 | ||||
| 2 | 1 | 1 | ||
| 3 | 2 | 1 | ||
| 4 | 3 | 1 | ||
| 5 | 5 | 4 | 0 | |
| 6 | 6 | 5 | 1 | |
| 7 | 6 |
如表4所示，第一测试站site0常规测试第6颗芯片合格，继续第6颗芯片的质量测试，第二测试站site1常规测试第5颗芯片合格。
表5：一轮芯片测试结果记录
| DC | RF | |||
| Site0 | QA Site0 | Site1 | QA site1 | Pass |
| 1 | ||||
| 2 | 1 | 1 | ||
| 3 | 2 | 1 | ||
| 4 | 3 | 1 | ||
| 5 | 5 | 4 | 0 | |
| 6 | 6 | 5 | 1 | |
| 7 | 7 | 6 | 6 | 1 |
优选地，在测试不合格的芯片的质量测试数据删除后，至少两个测试站继续对后续的芯片进行常规测试和/或质量测试，直至芯片合格的数量达到一轮测试芯片的数量。
如表5所示，第一测试站site0常规测试第7颗芯片合格，继续第7颗芯片的质量测试。第二测试站site1常规测试第6颗芯片合格，继续第6颗芯片的质量测试。
表6：一轮芯片测试结束的记录结果
| DC | RF | |||
| Site0 | QA Site0 | Site1 | QA site1 | Pass |
| 1 | ||||
| 2 | 1 | 1 | ||
| 3 | 2 | 1 | ||
| 4 | 3 | 1 | ||
| 5 | 5 | 4 | 0 | |
| 6 | 6 | 5 | 1 | |
| 7 | 7 | 6 | 6 | 1 |
在第6颗芯片的常规测试合格后，累计合格芯片的数量达到5颗，即一轮芯片测试结束。
如表6所示，在一轮芯片测试结束后，第7颗芯片在第一测试站site0上的质量测试数据自动删除。
表7：一轮芯片测试结束的最终记录结果
| DC | RF | |||
| Site0 | QA Site0 | Site1 | QA site1 | Pass |
| 1 | ||||
| 2 | 1 | 1 | ||
| 3 | 2 | 1 | ||
| 4 | 3 | 1 | ||
| 5 | 4 | 0 | ||
| 6 | 6 | 5 | 1 | |
| 7 | 6 | 6 | 1 |
表8：一轮芯片测试结束的合格记录结果
| 芯片 | 合格 | QA测试 |
| 1 | √ | |
| 2 | √ | |
| 3 | √ | |
| 4 | × | |
| 5 | √ | |
| 6 | √ | √ |
一轮芯片测试结束的合格记录结果如表8所示。
第三示例：
表9：第一测试站第5颗芯片不合格的记录结果
| 芯片 | 合格 | QA测试 |
| 1 | √ | |
| 2 | √ | |
| 3 | √ | |
| 4 | √ | |
| 5 | × | |
| 6 | √ | √ |
如表9所示，第一测试站site0常规测试第5颗芯片不合格，第二测试站site1常规测试第4颗芯片合格。
第一测试站site0常规测试第6颗芯片合格，继续第6颗芯片的QA测试，第二测试站site1常规测试第5颗芯片合格。
第一测试站site0常规测试第7颗芯片合格，继续第7颗芯片的QA测试，第二测试站site1常规测试第6颗芯片合格，继续第6颗芯片的QA测试。第7颗芯片在第一测试站site0上的QA测试数据自动删除。
一轮芯片测试结束。
实施例2
本实施例是对实施例1的进一步改进，重复的内容不再赘述。
本发明还提供一种基于多站串测的抽测系统，用于执行本发明的基于多站串测的抽测方法。
基于多站串测的抽测系统包括至少一个测试站和控制单元。至少两个测试站对芯片进行不同的常规测试，在合格的芯片数量达到抽测指数时，所述控制单元指示各个所述测试站对当前进行常规测试的芯片进行质量测试。
控制单元可以是专用集成芯片、服务器、计算机中的一种或几种。
优选地，所述控制单元确定所述抽测指数的方式为，m=n-a+b。其中，m表示抽测指数，n表示一轮测试芯片的数量；a表示测试站的数量；b表示测试站的序号。
优选地，在合格的芯片的数量达到一轮测试芯片的数量时，所述控制单元指示第一测试站对第n颗合格芯片重新进行一次质量测试。
优选地，在合格的芯片数量达到抽测指数时，控制单元指示与抽测指数对应的各个所述测试站对后续进行常规测试的芯片进行质量测试。
优选地，在最后一个测试站的一轮测试中的最后一个芯片的常规测试和/或质量测试完成后，控制单元指示第一测试站将新一轮中的芯片的质量测试数据删除。
优选地，在其中一个测试站的一个芯片的常规测试不合格时，在常规测试不合格的测试站的测试顺序之前的测试站将同一芯片的质量测试数据删除。
优选地，在测试不合格的芯片的质量测试数据删除后，至少两个测试站继续对后续的芯片进行常规测试和/或质量测试，直至芯片合格的数量达到一轮测试芯片的数量。
本发明的基于多站串测的抽测系统，各个测试站能够基于对应的抽测指数对芯片进行质量测试，从而使得芯片能够在常规测试进行的过程中得到合格结果，而不是在全部常规测试完成后才知晓其合格结果，从而节约了大量的测试时间，提高了质量测试的效率。
需要注意的是，上述具体实施例是示例性的，本领域技术人员可以在本发明公开内容的启发下想出各种解决方案，而这些解决方案也都属于本发明的公开范围并落入本发明的保护范围之内。本领域技术人员应该明白，本发明说明书及其附图均为说明性而并非构成对权利要求的限制。本发明的保护范围由权利要求及其等同物限定。
本发明说明书包含多项发明构思，申请人保留根据每项发明构思提出分案申请的权利。本发明说明书包含多项发明构思，诸如“优选地”、“根据一个优选实施方式”或“可选地”均表示相应段落公开了一个独立的构思，申请人保留根据每项发明构思提出分案申请的权利。
Claims (8)
1.一种基于多站串测的抽测方法，其特征在于，所述方法至少包括：
在至少两个测试站对芯片进行不同的常规测试的情况下，
在合格的芯片数量达到抽测指数时，与抽测指数对应的各个所述测试站对当前在测芯片进行质量测试，所述质量测试是指，将一批测试合格的芯片再抽出一部分重新测试，若两次测试结果相同则表明测试机的质量测试结果准确，
所述抽测指数的确定方式为，m=n-a+b，
其中，m表示抽测指数，n表示一轮测试芯片的数量；a表示测试站的数量；b表示测试站的序号，其中，b的编号是从0开始的。
2.根据权利要求1所述的基于多站串测的抽测方法，其特征在于，所述方法还包括：
在合格的芯片的数量达到一轮测试芯片的数量时，
第n颗合格芯片重新进行一次质量测试。
3.根据权利要求1所述的基于多站串测的抽测方法，其特征在于，所述方法还包括：
在合格的芯片数量达到抽测指数时，与抽测指数对应的各个所述测试站对后续进行常规测试的芯片进行质量测试。
4.根据权利要求1所述的基于多站串测的抽测方法，其特征在于，所述方法还包括：
在最后一个测试站的一轮测试中的最后一个芯片的常规测试和/或质量测试完成后，
第一测试站将新一轮中的芯片的质量测试数据删除。
5.根据权利要求1~4任一项所述的基于多站串测的抽测方法，其特征在于，所述方法还包括：
在其中一个测试站的一个芯片的常规测试不合格时，
在常规测试不合格的测试站的测试顺序之前的测试站将同一芯片的质量测试数据删除。
6.根据权利要求5所述的基于多站串测的抽测方法，其特征在于，所述方法还包括：
在测试不合格的芯片的质量测试数据删除后，
至少两个测试站继续对后续的芯片进行常规测试和/或质量测试，直至芯片合格的数量达到一轮测试芯片的数量。
7.一种基于多站串测的抽测系统，其特征在于，所述系统包括至少两个测试站和控制单元，
至少两个测试站对芯片进行不同的常规测试，在合格的芯片数量达到抽测指数时，所述控制单元指示与抽测指数对应的各个所述测试站对当前在测芯片进行质量测试，所述质量测试是指，将一批测试合格的芯片再抽出一部分重新测试，若两次测试结果相同则表明测试机的质量测试结果准确，
所述控制单元确定所述抽测指数的方式为，m=n-a+b，
其中，m表示抽测指数，n表示一轮测试芯片的数量；a表示测试站的数量；b表示测试站的序号，其中，b的编号是从0开始的。
8.根据权利要求7所述的基于多站串测的抽测系统，其特征在于，在合格的芯片的数量达到一轮测试芯片的数量时，
所述控制单元指示第一测试站对第n颗合格芯片重新进行一次质量测试。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110248607.1A CN112630627B (zh) | 2021-03-08 | 2021-03-08 | 一种基于多站串测的抽测方法及系统 |
| CN202110606807.XA CN113325298B (zh) | 2021-03-08 | 2021-03-08 | 一种芯片的质量检测装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110248607.1A CN112630627B (zh) | 2021-03-08 | 2021-03-08 | 一种基于多站串测的抽测方法及系统 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110606807.XA Division CN113325298B (zh) | 2021-03-08 | 2021-03-08 | 一种芯片的质量检测装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112630627A CN112630627A (zh) | 2021-04-09 |
| CN112630627B true CN112630627B (zh) | 2021-05-28 |
Family
ID=75297611
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110248607.1A Active CN112630627B (zh) | 2021-03-08 | 2021-03-08 | 一种基于多站串测的抽测方法及系统 |
| CN202110606807.XA Active CN113325298B (zh) | 2021-03-08 | 2021-03-08 | 一种芯片的质量检测装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110606807.XA Active CN113325298B (zh) | 2021-03-08 | 2021-03-08 | 一种芯片的质量检测装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN112630627B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113340759B (zh) * | 2021-06-03 | 2023-04-18 | 福建兴隆香业有限公司 | 一种红土沉香制备装置及方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479310B1 (en) * | 2000-01-03 | 2002-11-12 | Motorola, Inc. | Method for testing a semiconductor integrated circuit device |
| CN101097877A (zh) * | 2006-06-27 | 2008-01-02 | 富士通株式会社 | 探测器的控制方法和控制程序 |
| JP2010014593A (ja) * | 2008-07-04 | 2010-01-21 | Renesas Technology Corp | 半導体装置の検査方法および製造方法 |
| CN102053219A (zh) * | 2010-11-08 | 2011-05-11 | 上海集成电路研发中心有限公司 | 金属电迁移测试设备及方法 |
| CN102214552A (zh) * | 2011-05-10 | 2011-10-12 | 北京确安科技股份有限公司 | 一种用于多site并行测试的site良率统计方法 |
| WO2013136248A1 (en) * | 2012-03-11 | 2013-09-19 | Cigol Digital Systems Ltd. | Vlsi circuit signal compression |
| CN107835946A (zh) * | 2015-05-11 | 2018-03-23 | 罗伯特·博世有限公司 | 用于确定半导体电路的故障的导轨组件、设备和方法 |
| CN109470961A (zh) * | 2018-11-30 | 2019-03-15 | 江苏省电力试验研究院有限公司 | 一种基于模块化设计的电力设备质量万能检测工位 |
| CN112058713A (zh) * | 2020-11-12 | 2020-12-11 | 南京派格测控科技有限公司 | 芯片测试方法及装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6512392B2 (en) * | 1998-04-17 | 2003-01-28 | International Business Machines Corporation | Method for testing semiconductor devices |
| JP2006179670A (ja) * | 2004-12-22 | 2006-07-06 | Yamaha Corp | 半導体装置の管理方法 |
| CN101456020A (zh) * | 2008-11-07 | 2009-06-17 | 科威（肇庆）半导体有限公司 | 半导体封装芯片自动质量测试的分选机 |
| CN104808135A (zh) * | 2015-05-12 | 2015-07-29 | 深圳市共进电子股份有限公司 | 一种无线芯片抽测方法 |
-
2021
- 2021-03-08 CN CN202110248607.1A patent/CN112630627B/zh active Active
- 2021-03-08 CN CN202110606807.XA patent/CN113325298B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479310B1 (en) * | 2000-01-03 | 2002-11-12 | Motorola, Inc. | Method for testing a semiconductor integrated circuit device |
| CN101097877A (zh) * | 2006-06-27 | 2008-01-02 | 富士通株式会社 | 探测器的控制方法和控制程序 |
| JP2010014593A (ja) * | 2008-07-04 | 2010-01-21 | Renesas Technology Corp | 半導体装置の検査方法および製造方法 |
| CN102053219A (zh) * | 2010-11-08 | 2011-05-11 | 上海集成电路研发中心有限公司 | 金属电迁移测试设备及方法 |
| CN102214552A (zh) * | 2011-05-10 | 2011-10-12 | 北京确安科技股份有限公司 | 一种用于多site并行测试的site良率统计方法 |
| WO2013136248A1 (en) * | 2012-03-11 | 2013-09-19 | Cigol Digital Systems Ltd. | Vlsi circuit signal compression |
| CN107835946A (zh) * | 2015-05-11 | 2018-03-23 | 罗伯特·博世有限公司 | 用于确定半导体电路的故障的导轨组件、设备和方法 |
| CN109470961A (zh) * | 2018-11-30 | 2019-03-15 | 江苏省电力试验研究院有限公司 | 一种基于模块化设计的电力设备质量万能检测工位 |
| CN112058713A (zh) * | 2020-11-12 | 2020-12-11 | 南京派格测控科技有限公司 | 芯片测试方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113325298A (zh) | 2021-08-31 |
| CN112630627A (zh) | 2021-04-09 |
| CN113325298B (zh) | 2022-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1769257B1 (en) | Increase productivity at wafer test using probe retest data analysis | |
| US20060106555A1 (en) | Method for using an alternate performance test to reduce test time and improve manufacturing yield | |
| CN112630627B (zh) | 一种基于多站串测的抽测方法及系统 | |
| Singh et al. | Screening for known good die (KGD) based on defect clustering: an experimental study | |
| US9081051B2 (en) | Methods for testing manufactured products | |
| US20030169064A1 (en) | Selective trim and wafer testing of integrated circuits | |
| US7047469B2 (en) | Method for automatically searching for and sorting failure signatures of wafers | |
| US10068786B1 (en) | Data structures for semiconductor die packaging | |
| CN103605092B (zh) | Wat测试系统及测试方法 | |
| US20070276623A1 (en) | Semiconductor Component Test Process and a System for Testing Semiconductor Components | |
| CN108983072B (zh) | 晶圆测试方法、晶圆测试装置以及晶圆测试系统 | |
| CN112698174B (zh) | 一种肖特基芯片iv不良曲线的测试筛选方法 | |
| US7863923B2 (en) | Adaptive test time reduction for wafer-level testing | |
| US9684034B2 (en) | Efficient method of retesting integrated circuits | |
| Senthilkumar et al. | Design of Double Inspection Quick Switching System [DIQSS (0, 1)] | |
| CN111562503B (zh) | 一种锂离子电池充放电设备未做故障的分析处理方法 | |
| CN102053217A (zh) | 晶圆中断测试后再工事时快速处理的方法 | |
| Fang et al. | Memory-efficient adaptive test pattern reordering for accurate diagnosis | |
| CN114551270A (zh) | 晶圆上器件的测试方法 | |
| CN113011139B (zh) | 一种晶圆map图的转换系统和转换方法 | |
| CN112462233A (zh) | 一种集成电路测试中site的管控方法及系统 | |
| CN114755896A (zh) | 用于监测处理单元性能的检测晶圆选择方法和涂胶显影机 | |
| Lee et al. | A Study on Retest Strategy Considering DUT Reliability for Memory Test | |
| CN117457522A (zh) | 晶圆测试结果的显示处理方法、装置及电子设备 | |
| CN117472962A (zh) | 一种wafer连续结果分析方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |