CN107835946A - 用于确定半导体电路的故障的导轨组件、设备和方法 - Google Patents

用于确定半导体电路的故障的导轨组件、设备和方法 Download PDF

Info

Publication number
CN107835946A
CN107835946A CN201680040958.0A CN201680040958A CN107835946A CN 107835946 A CN107835946 A CN 107835946A CN 201680040958 A CN201680040958 A CN 201680040958A CN 107835946 A CN107835946 A CN 107835946A
Authority
CN
China
Prior art keywords
guide rail
section
semiconductor circuit
voltage difference
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680040958.0A
Other languages
English (en)
Other versions
CN107835946B (zh
Inventor
F·迪获
L·藤
M·奥斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN107835946A publication Critical patent/CN107835946A/zh
Application granted granted Critical
Publication of CN107835946B publication Critical patent/CN107835946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858—Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G01R31/3835—Arrangements for monitoring battery or accumulator variables, e.g. SoC involving only voltage measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种用于确定半导体电路故障的导轨(117)组件(100)，其中，所述导轨(117)优选地布置在半导体电路的层上，其特征在于，所述组件(100)包括多个区段(112,113,114,115,116)，其中，所述区段(112,113,114,115,116)布置为串联，其中，每个区段(112,113,114,115,116)具有一定数量的导轨(117)其中，所述导轨(117)的数量在各个区段(112,113,114,115,116)中是不同的，其中，每个区段(112,113,114,115,116)具有起始区域和末端区域，其中，可检测对应区段(112,113,114,115,116)的起始区域和末端区域之间的电压差值，并且在故障情况下各个所述区段(112,113,114,115,116)的电压差值是不同的。

Description

用于确定半导体电路的故障的导轨组件、设备和方法
技术领域
本发明涉及一种用于确定半导体电路的故障的导轨组件、设备和方法。
背景技术
集成电路包含多个通过复杂金属化部连接的高度集成的电路元件，例如晶体管、电阻或电容。在集成电路运行期间，电流流经该金属化部，其中，由于小的导线横截面或者在金属层的连接部位内可能出现非常高的电流密度，典型地在直至1MA/cm2的范围内。在此发生故障机理，即所谓的电子迁移。电子与导轨的原子相撞，其中，进行脉冲传递，所述脉冲传递导致金属原子沿电子流方向的移位或者扩散。如果在此发生质量流发散，那么在导轨中形成空穴，也就是说在金属化部的确定部位上，与补充提供的金属原子相比，更多的金属原子运动离开，例如在由另一种材料例如钨组成的晶界或过孔上。在此不利的是，导轨会断裂，也就是说导轨被中断并且不再存在ASIC的电学功能。上升的温度同样提高了电子迁移的效应。此外，该效应显著与导轨的自身发热、负荷的信号变化过程(其中，交流电流产生较少的退化)、所使用的金属例如铝、钨、铜、钛等有关并且与它们的机械特性、金属化部的加工参数(包括过程误差和布置例如轨道的长度和宽度)有关。
为了确定故障机理已知的是，评估导轨、过孔和触点的最大负荷能力。用于此的方法和测试结构是标准化的，例如固态技术协会标准、JESD61、JESD63、JESD87。此外，借助有限元方法实现的电子迁移效应的模拟是已知的。此外，加快的测试方法和可靠性测试与真实应用的条件相关联，这例如在作者V.Hein于ICSE 2006年“带有或不带有挤压监视器的电子迁移测试结构的模拟”(“Simulation of Electromigration Test Structures withand without Extrusion Monitors”,V.Hein,ICSE 2006)中被描述。
文献DE 10 2008 000 218 A1描述了一种改进测试结构，其目的是减少在快速测试中的相应测试时间。
同样已知的是，导轨宽度的设计基于对金属化部的事实上的场负荷和负荷能力的认定。如果事实上的负荷较高或金属化部有缺陷，那么尽管质量检查和功能检查已通过，仍存在失效危险。
文件US 8890556 B2公开了，在应用中持续监控电子迁移并且描述了在ASIC中运行的相应测量循环。
由标准试验已知的结构基于对各个导轨的长时间测量并且检测在该试验时间点的最关键的导轨尺寸，在该导轨尺寸情况下存在最强烈的电子迁移，以便因此确定最大的负荷能力。在此，该评定的目的不是相对测量，因为相应的测量装置能够给定对于电阻的绝对参量并且必须针对最大负荷能力的规格给定绝对参量。
所述评定仅检验有限量的材料。在此，应当防止在场中出现的最重要的负荷，也就是说，在温度最高时在最不稳定的导轨上的最大电流。这导致超出尺寸，然而非预计的低负荷能力(例如由于加工波动)或非规划的过载(例如在负荷边界上的持续运行)可能非成本有效地被满足。
电子迁移强烈地与导轨宽度有关并且具有“竹子效应”。在此，非常细的导轨的电子迁移稳定性非常高，因为晶界在统计上非常经常地垂直于导轨，然而晶界阻止金属原子的迁移。此外，细的导轨通过围绕这些导轨的电介质机械良好地被稳定。非常宽的轨道在局部退化的情况下又给电流流到平行路径上的足够绕路可能性。
就此而言，在例如1-3μm的中等晶粒大小的附近典型地存在中等宽度，该中等晶粒大小对电子迁移的故障机理特别重要。至今，在集成的测试结构中没有关注该效应。
在原位(in-situ)中测量出的已知的电子迁移结构仅检验布置变型并且将该布置变型的电阻与不受应力的参考元件或初始值比较。
虽然可考虑的是，多次以改变的金属化部变型集成在文献US 8890556 B2中提及的结构，但是空间需求是不利的。
发明内容
本发明的任务是，检测半导体电路的金属化部的退化。
用于确定半导体电路的故障的本发明导轨组件包括优选布置在半导体电路的层上的导轨。概念“导轨”被理解为导体轨或者导线轨，也就是说导电的连接。在此，所述组件包括多个区段。这些区段串联地布置。每个区段具有一定数量的导轨。在各个区段中导轨的数量是不同的。每个区段具有起始区域和末端区域，其中，各个区段的起始区域和末端区域之间的电压差值是可检测的。如果本区段与另一或者前一个区段连接，那么前一个区段的末端区域同时代表当前或本区段的起始区域。在故障情况下，各个区段的电压差值是不同的。
在此优点是，由于在半导体电路运行期间电子迁移所引起的退化以简单的方式可被检测到并且在半导体电路中出现故障之前已经可以被识别到。此外有利的是，除了测试结构以外不需要单独的参考结构，因为宽的导轨与具有危险宽度，即所谓的“最坏情况”宽度的导轨相比明显更缓慢地退化(degradieren)。因此，仅具有一个导轨的区段的导轨宽度可以用作参考。因此，也不强制地需要存储初始值。
在一个扩展构型中，区段的导轨是等长的、具有同一宽度并且相互并联地布置。
在此有利的是，电流密度在初始状态中或者在测量开始时逐段地是恒定的。因为电流密度强烈地反映电子迁移退化，所以能够以这种方式简单地相互比较各个区段的退化。此外有利的是，通过不同的导轨宽度可求取示出最大退化的导轨宽度并且可量化当前存在的退化。
在一个构型中，至少在相互邻接的区段中导轨宽度是不同的。
在此有利的是，可检测不同的故障机理。
在一个扩展构型中，组件的最窄导轨具有由组件的最宽导轨和区段数量的商所得出的宽度。
在此有利的是，在正常运行中，也就是说当不存在故障时，在区段的每个末端区域中施加或者下降相同的电压差值。换言之，通过导轨的并联至少在开始(也就是说无退化)时，各个区段或者说分区的电阻大致相同。因此，注入的电流导致非常相似的电压降或者电压值，这明显简化了对电压差值的分析评价。此外有利的是，导轨组件，也就是说探测器或者测试结构，包括具有不同导轨宽度的多个分区，因为以这种方式会检测到晶粒大小的例如由于制造过程的影响所引起的工艺波动或者最危险的导轨宽度的变化。
在一个扩展构型中，在区段的末端区域中每个导轨具有至少一个过孔。换言之，在区段的末端区域中可以存在多个过孔。至少一个过孔使导轨与半导体电路的另一层电连接。在此，过孔垂直地布置在导轨和所述另一层之间，使得在可检测的意义上可在另一层中量取每个导轨的电压值。过孔在半导体电路的另一层上或者中借助金属区域电连接，其中，该金属区域代表电压抽头(Spannungsabgriff)。
在此有利的是，也可在半导体电路的其它层上检测电压值，使得例如可以在唯一的层上进行分析评价，该唯一的层与测量结构或者探测器或者测试结构也就是说导轨组件所处的层相比也许更容易接近。
用于确定具有电阻组件的半导体电路的故障的设备包括一定数量的差动放大器、一定数量的比较器并且包括控制单元。根据本发明，电阻以导轨的形式布置。差动放大器的数量相应于区段的数量。在此，每个差动放大器产生一个电压差值，其中，每个电压差值作为第一输入值分别配属于比较器中的一个。参考值作为第二输入值用于比较器。控制单元检测比较器的输出值并且根据这些输出值产生代表故障类型的输出信号。
在此优点是，由于电子迁移然而也由于其它老化效应例如应力迁移引起的电阻变化导致在相应区段或者说分区上的电压降有偏差，从而导致可简单地测量的信号。
用于借助导轨组件来确定半导体电路的故障的本发明方法包括以下步骤：确定导轨组件的每个区段的电压差值；检测参考值；根据电压差值和参考值产生输出信号；并且根据输出信号确定故障。
在此有利的是，该方法可以在半导体电路运行期间测量导轨或者金属化部的退化。由此，至今未知的参量例如使用温度、使用者行为和材料特性被精确地检测并且不必被估计。
另外的优点由接下来对实施例的描述或者由从属权利要求得出。
附图说明
接下来根据由优选的实施方式和附图来阐述本发明。在此示出：
图1用于确定半导体电路的故障的导轨组件；
图2用于确定半导体电路的故障的设备的替代电路图；和
图3用于确定半导体电路的故障的方法。
具体实施方式
图1示出用于确定半导体电路的故障的导轨117组件100。组件100例如具有五个区段112,113,114,115,116，所述区段布置在半导体基底的水平层上。区段112,113,114,115,116串联连接。在此，每个区段112,113,114,115,116具有确定数量的导轨117。一个区段112,113,114,115,116包括至少一个导轨117。如果一个区段112,113,114,115,116具有多于一个导轨117，那么这些导轨117在所述一个区段112,113,114,115,116中相互并联布置。组件100具有第一引线110和第二引线111。第一引线110与组件100的区段116电连接，该区段包括最大数量的导轨117。第二引线111与组件100的区段112电连接，该区段具有唯一一个导轨117。
第一电压电势可以被施加或者说连接到第一引线110上，第二电压电势可以被施加或者说连接到第二引线111上。在此，第一电压电势与第二电压电势不同。可选地，第二电压电势可以接地。
在一个区段112,113,114,115,116中或者说在一个区段112,113,114,115,116内的导轨117分别具有相同宽度。换言之，在一个区段或者说一个分区中，所有金属轨都具有相同宽度，其中，这些宽度之和对每个分区大致相同。因为导轨的宽度影响导轨的电阻，所以必要时为了补偿电阻值的边缘部分(Randanteil)可能需要稍微修正宽度。此外，由此确保了每分区尽可能相同的电阻值。如果导轨组件(在这里也称为探测器)在应用情况下被加载以电流，那么相应于电阻地得出非常相似的电压降，其差值远小于5％。
铝、铜、钨、钴、钽、氮化钽、钛、氮化钛或者它们的覆层组合被用作典型的导轨材料。高度添加或者硅化的聚合轨(Polybahn)如具有小于50欧姆/平方面积的覆层电阻的硅化钛和硅化钴也被用作金属连接装置。这些金属的覆层厚度典型地处于从100nm至10μm的范围内。
在末端区域中，每个区段112,113,114,115,116具有一个金属区域119，该金属区域起到电压抽头的作用。在此，前一个区段的末端区域同时是紧接着的区段的起始区域。具有最多个并联地布置的导轨的区段116也在区段116的起始区域中具有起到电压抽头的作用的金属区域119。
在一个实施例中，由最宽导轨117与区段112,113,114,115,116的数量的商得出最窄导轨117的宽度。在此，最窄导轨的宽度也代表该导轨的“最坏情况”尺寸。金属或者导轨117的最小结构宽度根据工艺节点和金属层而定地处于小于2μm的范围内。
在另一实施例中，最窄导轨117的宽度通过工艺的最小结构宽度来限定并且根据工艺节点和金属层而定地处于小于2μm的范围内。在此，在区段112,113,114,115,116中的导轨数量由最宽导轨117与在对应区段112,113,114,115,116中的导轨宽度的商得出。导轨117的“最坏情况”尺寸的宽度典型地大于最小导轨尺寸，根据工艺节点和金属层而定地处于2至8μm的范围内。这意味着，组件100具有至少一个在最小导轨宽度的范围内的导轨和一个在导轨宽度≥10μm的范围内的导轨。在八个区段情况下例如在各个区段中使用以下导轨值：0.21μm,0.28μm,0.35μm,0.5μm,1.0μm,2.0μm,4.0μm,10.0μm。
在另一实施例中，导轨117组件或者说探测器包括N个区段或者说分区，其中，每个分区i(1≤i≤N)具有“N-i+1”个带有宽度为“W＝N/(N-i+1)”的并联的金属电阻。
在另一实施例中，组件100具有中间金属连接，即所谓的过孔118。在此，过孔118起到在半导体电路的、尤其垂直布置的不同金属层之间的电连接装置的作用。在此，过孔118在组件100上布置在区段112,113,114,115,116的末端区域中，其中，每个导轨117具有至少一个过孔118。在此，每个过孔118基本上具有柱体形状。过孔118基本上垂直于导轨117地布置并且与这些导轨电连接。附加地，过孔118布置在具有最多导轨117的区段116的起始区域中。过孔118能够实现导轨117与半导体电路的另一或者说一个其它层的电连接，在该层上，所述导轨例如对于进一步加工来说是更容易接近的。区段112,113,114,115,116的过孔118借助金属区域119在该另外的层上相互电连接。在此，这些金属区域119起到电压抽头的作用。
在另一实施例中，另外的层在组件100下方位于半导体基底之内，使得过孔118布置在导轨117下方，并且过孔118从下方与连接导轨117电接触。
换言之，多个结构元件和电路块位于半导体电路中或者说位于ASIC或集成电路上，所述结构元件和电路块通过触点借助中间金属连接与位于这些触点上方的金属化部连接。总共存在多个(直至十个)可以借助过孔118叠置地电连接的金属化部。因此，在ASIC上可以放置一个或多个金属退化探测器。在此，金属退化探测器被理解为本发明的导轨组件。典型地，为每个所使用的金属化部集成一个单独的探测器。在每个分区的末端上接合一个用于该分区的电压抽头，例如在集成有探测器的同一金属层中。
在另一实施例中，设置有通过位于上方或下方的金属层借助中间金属连接、过孔实现的接触部。替代地，可以建立电压抽头与位于探测器下方的半导体的直接连接。这在导轨组件或者说探测器位于第一金属层中时是有利的，因为以这种方式可以节约空间地布置探测器。
还应注意的是，导轨组件不局限于五个区段。导轨组件可以具有任意数量的区段或者说分区。
在另一实施例中，具有不同数量的区段的导轨组件或者说探测器布置在半导体电路的不同金属层上。换言之，用于不同的金属层的相似探测器相互叠置。
在另一实施例中，PN结嵌入位于下方的半导体中。在此可以使用PN节的正向电压(Flussspannung)用于精确地监控温度。因此可以确定导轨的温度。借助导轨上的电压降的附加信息可以在预测量温度情况下反推出电阻值。因此，在预测量温度时的电阻值可以被确定并且被存储为参考值。
在另一实施例中，在各个金属电阻之间或者旁边嵌入另外的导轨，所述金属电阻不与真正的探测器处于直接的金属连接中。这些另外的导轨构成连接到集成在ASIC中的分析评价电路上的共同电网。由此，该电路能够例如通过监控该电网的电势来检测电网到探测器的短路，该电网典型地可能接地，然而在短路情况下具有探测器的电势。在评定标准或者常规试验中，这样的网络作为“挤出监视器”(“Extrusion-Monitors”)。如果连接到探测器上的导轨在至少两个点上电连接，那么可以检测导轨的电阻，并且由此例如反推出温度，例如根据经验公式R(T)＝R25℃·(1+(T-25°)·TCR1+(T-25°)2·TCR2)，其中，TCR1/2作为温度系数、T为导轨温度和R25℃为在参考温度25℃时的电阻所构成的。TCR1典型地是线性部分的比例常数，TCR2是平方部分的比例常数。
图2示出用于确定半导体电路的故障的设备200的替代电路图。设备200例如具有三个串联的区段212,213,214。换言之，该设备包括串联的金属电阻分区。在此，每个区段212,213,214具有确定数量的电阻215,216,217,218,219,220。所述电阻在各自或者说各个区段中相互并联布置。设备200具有第一引线210，该第一引线连接到具有最多的并联电阻218,219,220的区段214上。设备200具有第二引线211，该第二引线连接到具有唯一一个电阻215的区段212上。设备200具有一定数量的差动放大器225,226,227，所述数量相应于区段212,213,214的数量。第一引线210与第一电压电势可连接或者已连接，第二引线211与第二电压电势可连接或者已连接。第二电压电势大多数情况下是接地。每个差动放大器225,226,227的正输入端与前一个串联区段的输出端连接。如果涉及配属于具有并联布置的最多导轨的区段214的差动放大器227，那么该差动放大器227的正输入端与第一引线210电连接。每个差动放大器的负输入端与区段214的输出端连接。如果涉及配属于区段212(也就是说具有唯一一个电阻215的区段)的差动放大器225，那么该差动放大器的负输入端接地。设备200包括比较器228和229，所述比较器与差动放大器的输出端导电连接。设备200包括带有或门230、微控制器222和存储器223的控制单元221。控制单元221在输入端与比较器228和229的输出端电连接，也就是说控制单元221检测比较器228和229的输出信号。控制单元221根据比较器228和229的输出信号借助或门230和微控制器222产生信号224，也就是说产生显示故障类型的探测器信号。这意味着，半导体电路的故障机理可以由信号224(也称为探测器信号)推导出。在此，导轨的电子迁移、应力迁移和下腐蚀的故障机理不同。
图3示出确定半导体电路的故障的方法。该方法以步骤310来开始，在该步骤中每个差动电压放大器检测在对应区段的起始区域中的第一电压值作为第一输入值并且检测在对应区段的末端区域中的第二电压值作为第二输入值，以便由此求取并且必要时放大电压差值。为了检测电压差值，将测量电流注入导轨组件中，也就是说电流在该导轨组件中流动。换言之，电流流经探测器。由此可以借助相应的差动放大器检测各个分区上的电压降。因为这些区段的电阻值具有相似或者相同的电阻值，所以在连续的电流通过这些区段时至少在测量开始时得出相似或者相同的电压差。相似或相同的电压差意味着，不存在故障。在接下来的步骤320中检测参考值。在此，通常检测电阻组件的未退化区段的电压差值作为参考值。优选地，在此具有最宽导轨的区段被用于求取参考值。替代地，在导轨上下降的电压差值也可以被用作参考值，该导轨在金属中具有物理孔，使得材料传递被阻止。由此可以产生稳定的参考值。在可选的步骤330中检测另外的电压差值。在此，对于导轨组件的每个区段检测在对应区段上下降的对应电压差值。借助比较器，尤其窗口比较器，将各个电压差值与参考电压值比较。在接下来的步骤340中，控制单元检测各个比较器的输出值。借助或门来比较这些输出值并且根据这些输出值产生输出信号，该输出信号显示，这些区段之一的电压差值相对于未退化区段的电压差值是否已经超过可设定的允差阈值。在接下来的步骤350中，根据该输出信号确定故障。换言之，根据探测器信号可以推导出故障机理。为此，将或门的输出信号输送给控制单元221，该控制单元具有模拟分析评价电路或者具有作为数字分析评价电路的微控制器222。
在一个扩展构型中，控制单元221也可以这样设计，使得根据更复杂的逻辑来评价用于各个区段的所有窗口比较器的信号，例如作为根据导轨尺寸进行的信号关联。因此，具有中等宽度的导轨的区段的强烈变化可以是用于电子迁移的指标，而特别窄的导轨的退化指出在加工期间的下腐蚀或应力迁移。
在一个扩展构型中，控制单元具有非易失性存储器223，使得可以在不同时间点存储电压差值，例如在初始测量时存储电压差值。
在电子迁移的故障机理中，尤其具有中等宽度导轨的区段具有电阻变化，也就是说电压降或者说该电压差明显高于具有最宽导轨的区段的电压差。具有最宽导轨的区段可以用作或者用作参考电压。
在应力迁移的故障机理中，具有最小导轨宽度的区段中的电压差高于参考电压差。
导轨下腐蚀的故障机理典型地对具有最小宽度的结构有特别强的影响，然而该故障机理已经被施加在制造过程中并且根据表现而定地在初始测量时已经可以被识别到。
在一个实施例中，检测各个区段之间的最大电压差作为探测器信号，其中，最大电压差是区段的最大电阻变化或者电阻偏差的量度。
替代地，尤其在对作为探测器信号的电压值进行数字处理情况下求取并且输出最强烈地退化的分区。
在另一实施例中，关于探测器当前温度的探测器信号被反算到标准化的温度条件和测量条件。探测器的温度如上所述地可以借助与温度有关的电阻公式由其它金属电阻或通过集成的温度二极管来求取。因此，求出的电压降可以与保存在非易失性存储器223中的比较值比较，使得可以确定半导体电路自制造日期起的绝对退化。存储的比较值例如借助对半导体电路功能的检查典型地在ASIC的最终检查或在预测量时被检测。因此，初始值或者比较值或参考值被保存在非易失性存储器中。
具有最小导轨宽度的区段的初始值是一个令人感兴趣的参量。该初始值与最小导轨的金属宽度强烈关联。该金属宽度详细说明如被使用在模拟电路中那样的最小金属电阻。
在功能检验情况下可以使用关于该导轨宽度的信息，以便校准相应的模拟电路。此外，金属电阻的准确确定对于集成逻辑的定时是受限的，因为导轨变得过窄，电阻上升，并且信号传输时间提高直至ASIC的逻辑不再工作时的点。对该导轨宽度的了解即提供了这样的可能性：减小电路的允许的最大节拍，或采取其它措施(例如内部供给电压的提高)，以便仍然实现特定节拍。
在半导体电路运行期间，将典型的电流引导经过探测器。该典型的电流可以是直流电流，该直流电流例如说明整个宽度的名义上允许的电流或者被有意地设置得更高，以便在ASIC中出现功能问题之前保证探测器的触发。替代地，注入脉冲电流，如果这更精确地反映电路中的关系。电流可以由专门的电路块例如直流-直流转换器产生，以便使探测器在运行中的功率损失最小化。探测器信号的求取持续地借助相应的过滤例如求平均值并且借助可信性验证来进行，以便保证，仅利用有意义地测出的探测器信号用于评估。为此，例如在分析评价探测器时并且在触发故障信号之前检查，在测量过程中是否事实上施加了经过探测器的足够电流。
对探测器的分析评价或者对导轨组件的分析评价可以在不同的时间点进行。所述评价可以在晶片测试开始时进行，以便也检验结构的功能并且存储初始值作为参考值。所述评价可以在封装过程之后在最终测试步骤中进行，以便检验封装过程的影响。所述评价可以在场中，也就是说在半导体电路的运行中、在任意起始过程中进行或者对于安全性关键的应用也可以在运行期间持续地进行。
嵌有该半导体电路的上级ASIC系统对探测器信号的不同反应是可能的。例如执行与最大规格的比较，例如与各个分区的20％最大偏差的比较。
在此，最大规格用作可设定的允差阈或者说阈值。如果超过该阈值，那么向ASIC系统或上级控制器报告。替代地，将探测器信号一般性地传输给ASIC系统或上级控制器，所述上级控制器可以基于退化监视器的数据(必要时结合其它退化探测器)再校准ASIC系统并且至少受限地保持该系统的功能能力。

Claims (7)

1.用于确定半导体电路的故障的导轨(117)组件(100)，其中，所述导轨(117)优选地布置在所述半导体电路的层上，其特征在于，
●所述组件(100)具有多个区段(112,113,114,115,116)，其中，所述区段(112,113,114,115,116)串联地布置，其中，
●每个区段(112,113,114,115,116)具有一定数量的导轨(117)，其中，
●所述导轨(117)的数量在各个区段(112,113,114,115,116)中是不同的，其中，
●每个区段(112,113,114,115,116)具有起始区域和末端区域，其中，能检测对应的所述区段(112,113,114,115,116)的所述起始区域和所述末端区域之间的电压差值，并且在故障情况下各个所述区段(112,113,114,115,116)的电压差值是不同的。
2.根据权利要求1所述的导轨(117)组件(100)，其特征在于，每个区段(112,113,114,115,116)的所述导轨(117)是相同长的，具有相同的宽度并且相互并联地布置。
3.根据权利要求1或2所述的导轨(117)组件(100)，其特征在于，所述导轨(117)的宽度至少在相互邻接的区段(112,113,114,115,116)中是不同的。
4.根据前述权利要求中任一项所述的导轨(117)组件(100)，其特征在于，所述组件(100)的最窄导轨(117)具有由最宽导轨(117)和所述区段(112,113,114,115,116)的数量的商得出的宽度。
5.根据前述权利要求中任一项所述的导轨(117)组件(100)，其特征在于，每个导轨(117)在对应区段(112,113,114,115,116)的末端区域上具有至少一个过孔(118)，其中，所述过孔(118)使该导轨(117)与所述半导体电路的另一层电连接，优选地垂直地连接，使得在所述半导体电路的所述另一层中能够检测每个区段(117)的电压差值，其中，所述过孔(118)在所述另一层上与金属区域(119)电连接，并且所述金属区域(119)代表电压抽头。
6.用于确定半导体电路的故障的设备(200)，具有电阻(215,216,217,218,219,220)组件、一定数量的差动放大器(225,226,227)、一定数量的比较器(228,229)和控制单元(221)，其特征在于，所述电阻(215,216,217,218,219,220)以根据前述权利要求中任一项所述的导轨(117)的形式来布置，所述差动放大器(225,226,227)的数量相应于所述区段(212,213,214)的数量，其中，每个差动放大器(225,226,227)产生一个电压差值，其中，所述比较器(228,229)中的每一个分别配属有一个电压差值作为第一输入值，其中，所述比较器(228,229)配属有参考值作为第二输入值，并且所述控制单元(221)检测所述比较器(228,229)的输出值并且根据所述比较器(228,229)的输出值产生代表故障类型的输出信号(224)。
7.用于借助根据权利要求1到5中任一项所述的导轨组件确定半导体电路的故障的方法(300)，具有步骤：
●确定(310)导轨组件的每个区段的电压差值，
●检测(320)参考值，
●根据所述电压差值和所述参考值产生(330)输出信号并且
●根据所述输出信号确定(340)故障。
CN201680040958.0A 2015-05-11 2016-05-09 用于确定半导体电路的故障的导轨组件、设备和方法 Active CN107835946B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015107301.3 2015-05-11
DE102015107301 2015-05-11
PCT/EP2016/060288 WO2016180758A1 (de) 2015-05-11 2016-05-09 Anordnung von leitbahnen, vorrichtung und verfahren zur fehlerbestimmung einer halbleiterschaltung

Publications (2)

Publication Number Publication Date
CN107835946A true CN107835946A (zh) 2018-03-23
CN107835946B CN107835946B (zh) 2020-10-23

Family

ID=55969132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680040958.0A Active CN107835946B (zh) 2015-05-11 2016-05-09 用于确定半导体电路的故障的导轨组件、设备和方法

Country Status (4)

Country Link
US (1) US10684323B2 (zh)
EP (1) EP3295190B1 (zh)
CN (1) CN107835946B (zh)
WO (1) WO2016180758A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112630627A (zh) * 2021-03-08 2021-04-09 南京派格测控科技有限公司 一种基于多站串测的抽测方法及系统
CN117148204A (zh) * 2023-09-06 2023-12-01 惠州市盛微电子有限公司 一种大型储能系统电池的电压校准系统及其使用方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10298236B2 (en) * 2015-10-29 2019-05-21 The Regents Of The University Of California On-chip aging sensor and counterfeit integrated circuit detection method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017906A1 (en) * 2000-04-17 2002-02-14 Ho Paul S. Electromigration early failure distribution in submicron interconnects
US20090012747A1 (en) * 2007-07-02 2009-01-08 Chii-Chang Lee Multiple Line Width Electromigration Test Structure and Method
US20090033351A1 (en) * 2007-07-30 2009-02-05 International Business Machines Corporation Test structure for electromigration analysis and related method
CN102035529A (zh) * 2009-09-24 2011-04-27 瑞萨电子株式会社 半导体装置和检测半导体装置的特性退化的方法
US20130038334A1 (en) * 2011-08-11 2013-02-14 International Business Machines Corporation Test structure, method and circuit for simultaneously testing time dependent dielectric breakdown and electromigration or stress migration

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851237B2 (en) 2007-02-23 2010-12-14 Infineon Technologies Ag Semiconductor device test structures and methods
US8890556B2 (en) 2011-10-26 2014-11-18 International Business Machines Corporation Real-time on-chip EM performance monitoring

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017906A1 (en) * 2000-04-17 2002-02-14 Ho Paul S. Electromigration early failure distribution in submicron interconnects
US20090012747A1 (en) * 2007-07-02 2009-01-08 Chii-Chang Lee Multiple Line Width Electromigration Test Structure and Method
US20090033351A1 (en) * 2007-07-30 2009-02-05 International Business Machines Corporation Test structure for electromigration analysis and related method
CN102035529A (zh) * 2009-09-24 2011-04-27 瑞萨电子株式会社 半导体装置和检测半导体装置的特性退化的方法
US20130038334A1 (en) * 2011-08-11 2013-02-14 International Business Machines Corporation Test structure, method and circuit for simultaneously testing time dependent dielectric breakdown and electromigration or stress migration

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M.A.MITCHELL等: ""ISSUES WITH CONTACT DEFECT TEST STRUCTURES"", 《PROC. IEEE 1992 INT.CONFERENCE ON MICROELECTRONIC TEST STRUCTURES》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112630627A (zh) * 2021-03-08 2021-04-09 南京派格测控科技有限公司 一种基于多站串测的抽测方法及系统
CN112630627B (zh) * 2021-03-08 2021-05-28 南京派格测控科技有限公司 一种基于多站串测的抽测方法及系统
CN117148204A (zh) * 2023-09-06 2023-12-01 惠州市盛微电子有限公司 一种大型储能系统电池的电压校准系统及其使用方法
CN117148204B (zh) * 2023-09-06 2024-03-26 惠州市盛微电子有限公司 一种大型储能系统电池的安全监控系统及其使用方法

Also Published As

Publication number Publication date
EP3295190B1 (de) 2019-07-10
EP3295190A1 (de) 2018-03-21
CN107835946B (zh) 2020-10-23
US20180143243A1 (en) 2018-05-24
US10684323B2 (en) 2020-06-16
WO2016180758A1 (de) 2016-11-17

Similar Documents

Publication Publication Date Title
US7764078B2 (en) Test structure for monitoring leakage currents in a metallization layer
TWI601222B (zh) 具有監控鏈與測試導線之積體電路測試結構
US8237458B2 (en) Electromigration testing and evaluation apparatus and methods
US8323990B2 (en) Reliability test structure for multilevel interconnect
US7394273B2 (en) On-chip electromigration monitoring system
US20110074459A1 (en) Structure and method for semiconductor testing
US7081758B2 (en) Inspection pattern, inspection method, and inspection system for detection of latent defect of multi-layer wiring structure
US8754655B2 (en) Test structure, method and circuit for simultaneously testing time dependent dielectric breakdown and electromigration or stress migration
US8266572B2 (en) Method for acquiring overshoot voltage and analyzing degradation of a gate insulation using the same
US11105846B1 (en) Crack detecting and monitoring system for an integrated circuit
CN107835946A (zh) 用于确定半导体电路的故障的导轨组件、设备和方法
US6822473B1 (en) Determination of permeability of layer material within interconnect
US20020017906A1 (en) Electromigration early failure distribution in submicron interconnects
US20110285401A1 (en) Method for Determining the Lifetime of Interconnects
US20040036495A1 (en) Electromigration test structure for detecting the reliability of wiring
US9759766B2 (en) Electromigration test structure for Cu barrier integrity and blech effect evaluations
US6037795A (en) Multiple device test layout
US7119545B2 (en) Capacitive monitors for detecting metal extrusion during electromigration
US6897476B1 (en) Test structure for determining electromigration and interlayer dielectric failure
Chen et al. Diagnostic electromigration reliability evaluation with a local sensing structure
JP5752192B2 (ja) 基板検査装置および基板検査方法
US20240077445A1 (en) Ic structure moisture ingress detection by current hump in current-voltage response curve
KR20040058519A (ko) 일렉트로마이그레이션 테스트 패턴
Pietsch et al. Multi-purpose EM test structure with electrical verification of the failure spot demonstrated using SWEAT for fast wafer level reliability monitoring
Kovar et al. Electromigration critical length effect and early failures in Cu/oxide and Cu/low k interconnects

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant