CN114551270A - 晶圆上器件的测试方法 - Google Patents
晶圆上器件的测试方法 Download PDFInfo
- Publication number
- CN114551270A CN114551270A CN202210190798.5A CN202210190798A CN114551270A CN 114551270 A CN114551270 A CN 114551270A CN 202210190798 A CN202210190798 A CN 202210190798A CN 114551270 A CN114551270 A CN 114551270A
- Authority
- CN
- China
- Prior art keywords
- test
- station
- testing
- wafer
- stations
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种晶圆上器件的测试方法,包括:根据晶圆上的多个器件的个数设置工位,每个器件对应一个工位;根据器件的引脚制作探针卡,探针卡包括若干个探针,每个探针对应一个引脚;设置测试程序,根据工位的数量设置通道,每个工位对应一个通道,对多个工位同时进行测试,探针在同一个器件的引脚上获取的测试数据位于同一个通道;检测测试数据,如果测试数据不合格,则通过该测试数据对应的通道查询到对应的工位,对测试失败的工位进行标记。在本发明提供的晶圆上器件的测试方法中,可以同时对晶圆上的多个器件进行测试,节省了测试时间,减少了测试成本,提高量产的效率。
Description
技术领域
本发明涉及半导体测试领域,尤其是涉及一种晶圆上器件的测试方法。
背景技术
在基于自动化测试系统(ATE)的测试中,通常情况下多个器件排布在同一晶圆上,受限于prober设备基本都是单个工位测试,由于只能单工位测试,测试效率很低。
本发明通过在prober端把多颗芯片当作一个整体看成一颗,程序里再拆分成对应的多个工位,在测试完分档时根据工位的测试结果进行排列组合,从而实现多工位同测。
现有技术:目前自动化测试系统(ATE)的测试中,受限于prober设备,多个器件排布在同一晶圆上只能进行单工位测试,现在很多类型的芯片,由于对故障覆盖率的高要求,比如FBGA,flash芯片,需要测试的时间比较长,有些几十分钟,有些甚者几个小时,单工位测试效率比较低,多工位测试可以节省很多时间,节省测试成本,提高了量产的效率。
发明内容
本发明的目的在于提供一种晶圆上器件的测试方法,可以同时对晶圆上的多个器件进行测试,并且可以判断出没有通过测试的器件,从而找出质量和不合格的器件。
为了达到上述目的,本发明提供了一种晶圆上器件的测试方法,包括:
根据晶圆上的多个器件的个数设置工位,每个所述器件对应一个工位;
根据所述器件的引脚制作探针卡,所述探针卡包括若干个探针,每个探针对应一个所述引脚;
设置测试程序,根据所述工位的数量设置通道,每个所述工位对应一个通道,对多个所述工位同时进行测试,探针在同一个器件的引脚上获取的测试数据位于同一个通道;以及
检测测试数据,如果测试数据不合格,则通过该测试数据对应的通道查询到对应的工位,对测试失败的工位进行标记。
可选的,在所述的测试方法中,如果测试数据合格,则认为对应的工位上的器件的质量合格。
可选的,在所述的测试方法中,所述测试包括参数测试和功能测试。
可选的,在所述的测试方法中,优先进行参数测试,之后进行功能测试。
可选的,在所述的测试方法中,对参数测试失败的工位标记,并且标记后的工位不进行功能测试。
可选的,在所述的测试方法中,所述参数测试包括直流参数测试。
可选的,在所述的测试方法中,所述晶圆上排布有6个器件,所述工位包括第一工位、第二工位、第三工位、第四工位、第五工位和第六工位。
可选的,在所述的测试方法中,判断测试失败的工位的方法包括:若某一器件的任一引脚的测试信息失败,则该工位测试失败。
可选的,在所述的测试方法中,所述第一工位测试失败标记为100X;所述第二工位测试失败标记为200X;所述第三工位测试失败标记为300X;所述第四工位测试失败标记为400X;所述第五工位测试失败标记为500X。
可选的,在所述的测试方法中,对测试失败的工位进行标记之后,还包括:根据工位的标记信息制作测试图,封装所述晶圆上的器件时,根据所述测试图判断所述器件的测试是否通过。
在本发明提供的晶圆上器件的测试方法中,测试方法包括:根据晶圆上的多个器件的个数设置工位,每个所述器件对应一个工位;根据所述器件的引脚制作探针卡,所述探针卡包括若干个探针,每个探针对应一个所述引脚;设置测试程序,根据所述工位的数量设置通道,每个所述工位对应一个通道,对多个所述工位同时进行测试,探针在同一个器件的引脚上获取的测试数据位于同一个通道;检测测试数据,如果测试数据不合格,则通过该测试数据对应的通道查询到对应的工位,对测试失败的工位进行标记。本发明的测试方法可以同时对晶圆上的多个器件进行测试,在测试程序上判断哪个器件的测试是否通过,以判断该器件的质量是否合格,同时测试多个器件可以节省测试时间,减少了测试成本,提高了量产的效率。
附图说明
图1是本发明实施例的晶圆上器件的测试方法的流程图;
图2是本发明实施例的工位划分的示意图;
图中:110-第一工位、120-第二工位、130-第三工位、140-第四工位、150-第五工位、160-第六工位。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中,术语“第一”“第二”等用于在类似要素之间进行区分,且未必是用于描述特定次序或时间顺序。要理解,在适当情况下,如此使用的这些术语可替换。类似的,如果本文所述的方法包括一系列步骤,且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序,且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
请参照图1,本发明提供了一种晶圆上器件的测试方法,用于同时测试晶圆上的多个器件,包括:
S11:根据晶圆上的多个器件的个数设置工位,每个器件对应一个工位,其中,多个器件为相同制程的器件;
S12:根据器件的引脚制作探针卡,探针卡包括若干个探针,每个探针对应一个引脚;
S13:设置测试程序,根据工位的数量设置通道,每个工位对应一个通道,对多个工位同时进行测试,探针在同一个器件的引脚上获取的测试数据位于同一个通道;以及
S14:检测测试数据,如果测试数据不合格,则通过该测试数据对应的通道查询到对应的工位,对测试失败的工位进行标记。
本发明实施例中,如果测试数据合格,则认为对应的工位上的器件的质量合格。每个器件的功能引脚都需要进行测试,探针和引脚连接,在测试端就可以获得引脚的测试数据,每个引脚的测试数据可能不相同,并且每个测试数据是保存的,但是同一个器件的所有引脚的测试数据在同一个通道内,在测试端如果有一个引脚的数据不合格,则可以通过该通道对应的工位,将工位标识不合格。如果工位被标识不合格,则认为该工位对应的器件也是测试不合格的,也就是说质量可能不合格。相应的,如果某通道的各种测试数据均合格,则认为该器件质量合格。
进一步的,晶圆上设置有多个器件。晶圆是一个圆形,在晶圆上会有非常多的器件,器件呈行和列这种阵列形式排布在晶圆上,每个器件就对应一个工位。例如图2,这里选用6个工位(实际上远不止这个数),工位包括第一工位110、第二工位120、第三工位130、第四工位140、第五工位150和第六工位160。这里六个工位上的器件都是同一个制程的器件,也就是说理论上可以使用同一个测试内容,例如,参数测试和功能测试的判断标准以及测试内容理论上是一样的。但是,晶圆上的器件非常多,如果是一个一个器件测试,就会非常浪费时间,导致效率低下,本发明可以将多个器件同时测试,再在测试端找到具体的测试失败的器件,可以节省很多时间,提高测试效率。在本发明的其他实施例中,如果具有更多的器件,则可能还具有更多的工位。
优选的,测试包括参数测试和功能测试。参数测试和功能测试在不同的时间内进行测试,其中一个测试失败之后,可以不用进行另一项测试,任意一项测试失败,则认为该器件测试失败,即意味着该器件质量不过关。本发明实施例优先进行参数测试,之后进行功能测试,在本发明的其他实施例中,也可以先进行功能测试,再进行参数测试。更进一步的,本发明实施例的参数测试是指直流参数测试。对参数测试失败的工位标记,并且标记后的工位不进行功能测试。
优选的,判断测试失败的工位的方法包括:若某一器件的任一引脚的测试信息失败,则该工位测试失败。每个器件包括若干个引脚,每个器件可能又有多个引脚,每个引脚和一个探针连通。每个工位的引脚均具有测试信息,同一个工位的若干个引脚的测试信息作为同一组。例如下面取测试文本中的一段数据,在测试文本中,可以看出具体的引脚的失效信息,S0是一个通道,对应工位1,S1是一个通道,对应工位2,A0~A4分别是该通道对应的器件上的5个引脚。该引脚所属的类型为I/O。
本发明实施例中,第一工位测试失败标记为100X;第二工位测试失败标记为200X;第三工位测试失败标记为300X;第四工位测试失败标记为400X;第五工位测试失败标记为500X。整个测试流程完毕之后,就可以根据测试数据内的标记查看是哪个工位失败,这些测试数据可以是一直保存的,所以非常方便就可以查询,并且也非常方便地可以查到失败的工位。测试标记也可以是其他形式,本发明实施例不作限定。
进一步的,对测试失败的工位进行标记之后,测试方法还包括:根据工位的标记信息制作测试图,封装晶圆上的器件时,根据测试图判断器件的测试是否通过。所有工位均测试成功,则将测试结果标记为第一档;第一工位测试失败,其余工位测试成功标记为第二档;第一工位测试失败,其余工位测试成功标记为第二档;第二工位测试失败,其余工位测试成功标记为第三档;第三工位测试失败,其余工位测试成功标记为第四档;第四工位测试失败,其余工位测试成功标记为第五档;第五工位测试失败,其余工位测试成功标记为第六档。根据最后的测试结构是第几档就能得知是哪个工位失效,而根据工位就可以找到对应的器件,对应的器件可以使用颜色标记,例如标记为黑点。晶圆是一个圆形,器件在晶圆上的排布方式可以绘画出来,例如,每个方框代表一个器件,则晶圆上会有多个方框。将需要标记的器件使用黑点在方框上进行标记,这样就形成了一个测试图。因此,根据标记信息经过一系列换算,最后可以换成测试图,在封装的时候,可以根据测试图判断哪个器件有问题,从而将该器件挑出。
综上,在本发明实施例提供的晶圆上器件的测试方法中,测试方法包括:根据晶圆上的多个器件的个数设置工位,每个器件对应一个工位;根据器件的引脚制作探针卡,探针卡包括若干个探针,每个探针对应一个引脚;设置测试程序,根据工位的数量设置通道,每个工位对应一个通道,对多个工位同时进行测试,探针在同一个器件的引脚上获取的测试数据位于同一个通道;检测测试数据,如果测试数据不合格,则通过该测试数据对应的通道查询到对应的工位,对测试失败的工位进行标记。本发明的测试方法可以同时对晶圆上的多个器件进行测试,在测试程序上判断哪个器件的测试是否通过,以判断该器件的质量是否合格,同时测试多个器件可以节省测试时间,减少了测试成本,提高了量产的效率。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (10)
1.一种晶圆上器件的测试方法,用于同时测试晶圆上的多个器件,其特征在于,包括:
根据晶圆上的多个器件的个数设置工位,每个所述器件对应一个工位;
根据所述器件的引脚制作探针卡,所述探针卡包括若干个探针,每个探针对应一个所述引脚;
设置测试程序,根据所述工位的数量设置通道,每个所述工位对应一个通道,对多个所述工位同时进行测试,所述探针在同一个器件的引脚上获取的测试数据位于同一个通道;以及
检测测试数据,如果所述测试数据不合格,则通过该测试数据对应的通道查询到对应的工位,对测试失败的工位进行标记。
2.如权利要求1所述的测试方法,其特征在于,如果测试数据合格,则认为对应的工位上的器件的质量合格。
3.如权利要求1所述的测试方法,其特征在于,所述测试包括参数测试和功能测试。
4.如权利要求2所述的测试方法,其特征在于,优先进行参数测试,之后进行功能测试。
5.如权利要求3所述的测试方法,其特征在于,对参数测试失败的工位标记,并且标记后的工位不进行功能测试。
6.如权利要求3所述的测试方法,其特征在于,所述参数测试包括直流参数测试。
7.如权利要求1所述的测试方法,其特征在于,所述晶圆上排布有6个器件,所述工位包括第一工位、第二工位、第三工位、第四工位、第五工位和第六工位。
8.如权利要求1所述的测试方法,其特征在于,判断测试失败的工位的方法包括:若某一器件的任一引脚的测试信息失败,则该工位测试失败。
9.如权利要求7所述的测试方法,其特征在于,所述第一工位测试失败标记为100X;所述第二工位测试失败标记为200X;所述第三工位测试失败标记为300X;所述第四工位测试失败标记为400X;所述第五工位测试失败标记为500X。
10.如权利要求1所述的测试方法,其特征在于,对测试失败的工位进行标记之后,还包括:根据工位的标记信息制作测试图,封装所述晶圆上的器件时,根据所述测试图判断所述器件的测试是否通过。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210190798.5A CN114551270A (zh) | 2022-02-28 | 2022-02-28 | 晶圆上器件的测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210190798.5A CN114551270A (zh) | 2022-02-28 | 2022-02-28 | 晶圆上器件的测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114551270A true CN114551270A (zh) | 2022-05-27 |
Family
ID=81661313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210190798.5A Pending CN114551270A (zh) | 2022-02-28 | 2022-02-28 | 晶圆上器件的测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114551270A (zh) |
-
2022
- 2022-02-28 CN CN202210190798.5A patent/CN114551270A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6154714A (en) | Method for using wafer navigation to reduce testing times of integrated circuit wafers | |
US7054705B2 (en) | Method of manufacturing semiconductor devices | |
US20070061637A1 (en) | Process for conducting high-speed bitmapping of memory cells during production | |
US20110006797A1 (en) | Probe card and test equipment | |
US7453261B1 (en) | Method of and system for monitoring the functionality of a wafer probe site | |
CN109860069B (zh) | 晶圆的测试方法 | |
US20060106555A1 (en) | Method for using an alternate performance test to reduce test time and improve manufacturing yield | |
CN108984575B (zh) | 一种三维系统集成电路晶圆测试探针台数据结构保存方法 | |
CN111128779A (zh) | 晶圆的测试方法 | |
US6499118B1 (en) | Redundancy analysis method and apparatus for ATE | |
US7109740B2 (en) | Method for retesting semiconductor device | |
US20080278186A1 (en) | Pipeline test apparatus and method | |
US10068786B1 (en) | Data structures for semiconductor die packaging | |
CN108983072B (zh) | 晶圆测试方法、晶圆测试装置以及晶圆测试系统 | |
CN114551270A (zh) | 晶圆上器件的测试方法 | |
US20070276623A1 (en) | Semiconductor Component Test Process and a System for Testing Semiconductor Components | |
CN112630627B (zh) | 一种基于多站串测的抽测方法及系统 | |
US20110254579A1 (en) | Semiconductor test method and semiconductor test system | |
US7626412B2 (en) | Adaptive test time reduction for wafer-level testing | |
DE102004043050A1 (de) | Loop-back-Verfahren zur Vermessung des Interface-Timings von Halbleitervorrichtungen mit Hilfe von Signaturen und/oder Paritätsverfahren | |
CN112271147A (zh) | 一种芯片信息校验的方法 | |
CN102265229A (zh) | 用于测量链的可重复性和可再现性的改进检查、特别是用于借助于半导体器件测试的质量控制的方法 | |
CN102053217A (zh) | 晶圆中断测试后再工事时快速处理的方法 | |
US6885961B2 (en) | Hybrid tester architecture | |
CN111143211A (zh) | 离线快速检测测试设置准确性的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |