CN111143211A - 离线快速检测测试设置准确性的方法 - Google Patents
离线快速检测测试设置准确性的方法 Download PDFInfo
- Publication number
- CN111143211A CN111143211A CN201911345551.0A CN201911345551A CN111143211A CN 111143211 A CN111143211 A CN 111143211A CN 201911345551 A CN201911345551 A CN 201911345551A CN 111143211 A CN111143211 A CN 111143211A
- Authority
- CN
- China
- Prior art keywords
- test
- information
- wafer
- distribution
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3644—Software debugging by instrumenting at runtime
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种离线快速检测测试设置准确性的方法,从集成电路测试时用于承载待测晶圆的设备中的测试参数信息提取出,自动处理后生成一份虚拟的晶圆分布图,作为虚拟测试步骤测试标准,对测试工程师人为编写的与测试机同步的文件,进行离线模拟运行验证,既可以保证文件的准确性,又可以不用线上验证,避免占用测试机资源,影响产能,也能规避验证中容易出现的测试事故。
Description
技术领域
本发明涉及一种检验技术,特别涉及一种离线快速检测测试设置准确性的方法。
背景技术
在集成电路晶圆测试中,如图1所示晶圆测试示意图,为了压缩测试时间成本,会对测试采用多site测试,site数值为集成电路测试中,ATE的一次测试过程能同时测试的集成电路个数,site分布为同时测试的集成电路在晶圆上的位置信息;ATE(ATE是集成电路测试时使用的自动测试设备)可配置多site,prober(prober是集成电路测试时用于承载待测晶圆的设备)上也可建多site的prober device(prober device是prober识别晶圆进行测试的设置参数);而不同的晶圆,会存在不同的prober device,每个site上的位置分布定义会不同,比如一个site数为4的测试,此位置就可以分为4X1(4行1列的位置分布)、1X4、2X2以及对角线等多种分布信息,还有从左往右、从右往左以及回环等走步信息,这些信息都在prober device里,这样,就需要一份prober config(prober config是测试中同步prober于测试机的走步信息)来配置ATE,使测试过程和prober走步同步,保证ATE测试结果同步到晶圆上相应的die(die为晶圆上待测的完整电路结构单元)分布的测试结果。
由于prober config的多样性,该文件需要测试工程师依据不同晶圆进行人为的设计编写;人为编写和设计,就很依赖测试工程师,并且容易出现错误,一旦出现错误,导致针卡(针卡是用于连接待测晶圆焊盘pad与ATE测试资源的设备)扎错die(die是晶圆上待测的完整电路结构单元),一来容易损坏针卡,二来容易造成die的损伤,三来还容易造成测试结果与晶圆上的die分布结果不一致,为后续封装、划片流程以及成品验证带来多种隐患。
如图2所示现有技术检测方法示意图,现有工程都是人为编写prober config后,在线进行试验测试。测试工程师编写完prober config后,在正式量产前,会先对晶圆进行小范围区域的试验测试,已验证ATE测试信息与prober的走步、site信息等一致,已确保ATE测试结果与晶圆结果相匹配。然而这样验证过程会占用ATE以及prober,尤其是多次试验修改验证后,这段时间内,ATE未用于量产,损失了产能,也容易在验证中出现其他测试事故。
发明内容
本发明是针对检测承载待测晶圆的设备走步与ATE同步的配置文件的准确性耗时耗资的问题,提出了一种离线快速检测测试设置准确性的方法,保证了ATE产能,也避免因为一些“非法操作(不符合规章流程管控等)”,类似于测试工程师未进行在线验证,直接将prober config用于量产,偏偏由于prober config编写错误而引起的一系列测试事故。
本发明的技术方案为:一种离线快速检测测试设置准确性的方法,具体包括如下步骤:
1)、读取承载待测晶圆的设备进行测试的测试参数信息,根据所选用的不同型号承载待测晶圆的设备的文件生成格式,从测试参数信息中抓取各字段编码后面跟着的与走步相关的信息,包含site分布、走步以及初始坐标,site分布为同时测试的集成电路在晶圆上的位置信息;
2)、生成虚拟晶圆分布图,对步骤1)读取信息,进行整理并生成一份虚拟的晶圆分布图,包括所有待测晶圆的集成电路位置分布;
3)、测试工程师根据测试机类型,配置允许的同时测试的集成电路个数,给同时测试的多个集成电路设定排列规则,按此规则将并测的多个集成电路分组,形成每次测试的site分布,也就是每次的测试走步信息,形成测试工程师编译的prober config;
4)、离线验证,将步骤3)中读取的每次测试走步信息,映射到到步骤2)生成的虚拟晶圆分布图上,以步骤1)的走步信息为准,从初始坐标开始,进行虚拟测试,验证测试工程师编译的prober config中每次测试信息的准确性。
本发明的有益效果在于:本发明离线快速检测测试设置准确性的方法,将测试工程师人为编写的prober config文件,进行离线模拟运行验证,可保证文件的准确性,可以不用线上验证,避免占用ATE,影响产能,也能规避验证中容易出现的测试事故。
附图说明
图1为晶圆测试示意图;
图2为现有技术检测方法示意图;
图3为本发明检测承载待测晶圆的设备走步与ATE同步的配置文件的准确性的方法示意图;
图4为本发明方法中生成的虚拟的晶圆分布图;
图5为本发明虚拟的晶圆分布局部放大图;
图6为本发明prober config信息中一次测试site分布示意图;
图7为本发明生成的虚拟的晶圆分布中对应图6的部分分布图。
具体实施方式
如图3所示检测承载待测晶圆的设备走步准确性的方法示意图,将prober device文件读取并进行解析,首先得到走步、site分布及die分布等信息,生成一张虚拟晶圆分布图,然后从测试工程师编译的prober config中读取site分布信息,并在虚拟晶圆分布图上进行虚拟走步及虚拟传输测试结果试验,以验证测试工程师编译的prober config的准确性。这样可以避免因测试工程师编写的prober config错误,应用到测试量产时,引发的很多测试事故。
方法由4个过程组成:读取device信息、生成虚拟晶圆分布图、读取prober config信息以及离线验证。
步骤1、读取device信息,根据所选用的不同型号prober的文件生成格式,从device信息中抓取各字段编码(各个厂商的字段编码格式不一样,有帮助文件可查询)后面跟着的与走步相关的信息,包含site分布、走步以及初始坐标等。
步骤2、生成虚拟晶圆分布图,对第一步读取device信息后得到的信息,进行整理并生成一份虚拟的晶圆分布图,如图4所示,每个点代表一个site,如图5为分布图的部分放大图,放大后可看出每个site上都有一个数字,这个数字为此site中die所处的具体位置。
步骤3、测试工程师根据ATE类型,配置允许的多个site同时测试,给同时测试的多个site设定排列规则,按此规则将并测的多个site分组,形成明确的每次多个site测试的site分布,也就是每次的测试走步信息,形成测试工程师编译的prober config。
步骤4、离线验证,将步骤3中读取的每次测试走步信息,映射到到步骤2)生成的虚拟晶圆分布图上,以device的走步信息为准,从初始坐标开始,进行虚拟测试,验证测试工程师编译的prober config中每次测试信息的准确性。
实施例一:
本实施例中,先根据生产使用的prober,依据待测实物晶圆、针卡及待测die位置信息,生成device:debug_S9I12_V1;
测试工程师使用检测工具,输入查找device的信息:debug,工具返回device列表:debug_S9I12_V1,测试工程师选中该device,此时,检测工具读取device信息,生成了一份虚拟的晶圆分布图,如图4所示;局部放大后,能看到其site分布示意图如图5;
测试工程师依据设计好的针卡,提供了9个site并测测试方案,9个site的分布为3X3,如图6所示为prober config信息中一次测试site分布示意图,得到prober config文件,其中9个一次测的site分布信息依次为site0,site1……site8,对应的9个并测site坐标为{(0,0);(0,1);(0,2);(1,0);(1,1);(1,2);(2,0);(2,1);(2,2);},每个site上的数字是die在site内的位置号。
测试工程师在检测工具中选择本地编写的prober config文件,工具开始读取prober config信息,得到图6的site分布。
检测工具开始验证检测,并得到site分布错误的信息,输出到result.txt的文本中,在result.txt文本中,会将生成的虚拟晶圆分布文件的地址、prober device的site分布以及prober config中的site分布罗列其中,便于测试工程师进行查看错误及问题点。如图7为虚拟晶圆分布中对应图6一次测试site分布示意图,图6与图7的行和列错了。
本例中,prober config里面的site行列分布错误,如果按图6的prober config信息送到ATE中进行测试,会使得ATE的测试结果与实际晶圆结果不匹配,比如ATE测试结果site1 fail,实际die为第一行第二列的die,而ATE将测试结果传回prober后,prober识别site1 fail为第二行第一列,从而导致测试了结果混乱,为后面划片、封装及成品验证埋下隐患;同时这种错误,由于只是行列互换的错误,使得现有技术中,线上验证时,不能使用全9die的区域验证,否则无法验证出来,需要抓取特殊区域才能验证,如图7所示(为晶圆边缘,某些行第一列无实物die):
这样通过ATE,依据错误的prober condig得到site0,3,6无die,返回无die的测试结果到prober上,prober会在晶圆第一行变红,而第一行是存在实物die的(除了第一颗),从而才能得知prober config错误。
因此,该错误不容易线上验出,并且对后续集成电路流程产生很严重的影响,而使用本方法,则不需要线上验证,同时也能规避此类错误,从而保证了测试质量。
实施例二:
本实施例中,测试工程师同样提供了9site并测的测试方案,site的分布为3X3,得到prober config文件,其中site分布信息(依次为site0,site1……site8):{(0,0);(1,0);(2,0);(0,1);(1,1);(2,1);(0,2);(1,2);(2,2);},走步信息为从左往右,从上往下,notch(待测晶圆的缺口方向)为0°。
本实施例中,prober device同样使用实施例一的device:debug_S9I12_V1,走步信息为从右往左,从下往上,notch为180°。
同样的,检测工具生成虚拟的晶圆分布信息,其中notch为180°,使得最终的图会进行180°翻转,即虚拟晶圆翻转180°:
使用检测工具,得到结果,走步信息错误,输出到result.txt的文本中,在result.txt文本中,会将生成的虚拟晶圆分布文件的地址、prober device走步信息以及prober config中的走步信息罗列其中,便于测试工程师进行查看错误及问题点。该错误线上验证,比较明显,容易验证,但是还是占用了测试机,影响了产能。
因此,使用本方法,可以线下就规避了该错误,从而保证了ATE产能。
随着AI技术的发展,像天猫快递机器人自动分拣技术等相关技术的应用,就是为了节约昂贵的人力成本及维护人力的成本;在集成电路晶圆测试方面,也已经有人开始尝试机器人搬运晶圆,进行无人测试等试验,这是未来的方向。测试公司进行人力维护而设定的规章流程等,都需要运营成本,为了压缩成本,未来都会将人力参与的部分进行进一步的压缩,其中也包括了当下使用的测试工程师人为编写prober config文件。
本发明作为抛砖引玉,希望随着AI的发展,prober厂商可以将AI应用在prober中,通过prober观察晶圆的摄像头,结合AI图像算法,自动得到待测晶圆的最优site分布、走步信息等,并结合相应的ATE,自动生成prober config文件,而测试工程师只需要将这份文件导出用于针卡制作,然后桥连到ATE即可,可以规避很多测试事故。
Claims (1)
1.一种离线快速检测测试设置准确性的方法,其特征在于,具体包括如下步骤:
1)、读取承载待测晶圆的设备进行测试的测试参数信息,根据所选用的不同型号承载待测晶圆的设备的文件生成格式,从测试参数信息中抓取各字段编码后面跟着的与走步相关的信息,包含site分布、走步以及初始坐标,site分布为同时测试的集成电路在晶圆上的位置信息;
2)、生成虚拟晶圆分布图,对步骤1)读取信息,进行整理并生成一份虚拟的晶圆分布图,包括所有待测晶圆的集成电路位置分布;
3)、测试工程师根据测试机类型,配置允许的同时测试的集成电路个数,给同时测试的多个集成电路设定排列规则,按此规则将并测的多个集成电路分组,形成每次测试的site分布,也就是每次的测试走步信息,形成测试工程师编译的prober config;
4)、离线验证,将步骤3)中读取的每次测试走步信息,映射到到步骤2)生成的虚拟晶圆分布图上,以步骤1)的走步信息为准,从初始坐标开始,进行虚拟测试,验证测试工程师编译的prober config中每次测试信息的准确性。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911345551.0A CN111143211B (zh) | 2019-12-24 | 2019-12-24 | 离线快速检测测试设置准确性的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911345551.0A CN111143211B (zh) | 2019-12-24 | 2019-12-24 | 离线快速检测测试设置准确性的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111143211A true CN111143211A (zh) | 2020-05-12 |
CN111143211B CN111143211B (zh) | 2023-04-28 |
Family
ID=70519626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911345551.0A Active CN111143211B (zh) | 2019-12-24 | 2019-12-24 | 离线快速检测测试设置准确性的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111143211B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023279647A1 (zh) * | 2021-07-08 | 2023-01-12 | 长鑫存储技术有限公司 | 修补算法的验证方法、电子设备及存储介质 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5446742A (en) * | 1990-08-01 | 1995-08-29 | Zilog, Inc. | Techniques for developing integrated circuit test programs and their use in testing actual circuits |
US5920490A (en) * | 1996-12-26 | 1999-07-06 | Adaptec, Inc. | Integrated circuit test stimulus verification and vector extraction system |
US20140068410A1 (en) * | 2012-09-06 | 2014-03-06 | Elena Dolinina | User interface for composing test scenarios |
CN104850478A (zh) * | 2014-12-19 | 2015-08-19 | 北汽福田汽车股份有限公司 | 一种建立待测对象模型的方法及虚拟测试方法 |
CN106774244A (zh) * | 2016-12-05 | 2017-05-31 | 南京大全自动化科技有限公司 | 数据采集与监视控制系统的模拟测试工具及其测试方法 |
CN108919083A (zh) * | 2018-06-08 | 2018-11-30 | 上海华岭集成电路技术股份有限公司 | 一种提高Serdes IP晶圆测试效率的方法 |
CN109406984A (zh) * | 2018-09-14 | 2019-03-01 | 上海华岭集成电路技术股份有限公司 | 集成电路全生态链智能测试分析方法 |
CN109884498A (zh) * | 2018-12-27 | 2019-06-14 | 上海华岭集成电路技术股份有限公司 | 一种提高测试效率的ate测试模式 |
CN110472706A (zh) * | 2018-05-11 | 2019-11-19 | 紫光同芯微电子有限公司 | 一种基于晶圆级的智能卡个人化系统及其方法 |
-
2019
- 2019-12-24 CN CN201911345551.0A patent/CN111143211B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5446742A (en) * | 1990-08-01 | 1995-08-29 | Zilog, Inc. | Techniques for developing integrated circuit test programs and their use in testing actual circuits |
US5920490A (en) * | 1996-12-26 | 1999-07-06 | Adaptec, Inc. | Integrated circuit test stimulus verification and vector extraction system |
US20140068410A1 (en) * | 2012-09-06 | 2014-03-06 | Elena Dolinina | User interface for composing test scenarios |
CN104850478A (zh) * | 2014-12-19 | 2015-08-19 | 北汽福田汽车股份有限公司 | 一种建立待测对象模型的方法及虚拟测试方法 |
CN106774244A (zh) * | 2016-12-05 | 2017-05-31 | 南京大全自动化科技有限公司 | 数据采集与监视控制系统的模拟测试工具及其测试方法 |
CN110472706A (zh) * | 2018-05-11 | 2019-11-19 | 紫光同芯微电子有限公司 | 一种基于晶圆级的智能卡个人化系统及其方法 |
CN108919083A (zh) * | 2018-06-08 | 2018-11-30 | 上海华岭集成电路技术股份有限公司 | 一种提高Serdes IP晶圆测试效率的方法 |
CN109406984A (zh) * | 2018-09-14 | 2019-03-01 | 上海华岭集成电路技术股份有限公司 | 集成电路全生态链智能测试分析方法 |
CN109884498A (zh) * | 2018-12-27 | 2019-06-14 | 上海华岭集成电路技术股份有限公司 | 一种提高测试效率的ate测试模式 |
Non-Patent Citations (2)
Title |
---|
汪秀全;: "晶圆测试中常见不良分析" * |
金兰;刘炜;吉国凡;: "基于Multi-Site并行测试的效率分析与研究" * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023279647A1 (zh) * | 2021-07-08 | 2023-01-12 | 长鑫存储技术有限公司 | 修补算法的验证方法、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN111143211B (zh) | 2023-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102169846B (zh) | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 | |
US4996659A (en) | Method of diagnosing integrated logic circuit | |
US5515384A (en) | Method and system of fault diagnosis of application specific electronic circuits | |
CN101690303B (zh) | 用于测试移动无线电设备的方法 | |
US5974248A (en) | Intermediate test file conversion and comparison | |
CN108983077B (zh) | 一种基于jtag链路的电路板测试系统及测试方法 | |
CN103678062A (zh) | 一种综合测试系统及测试方法 | |
CN102520332A (zh) | 晶圆测试装置及方法 | |
CN101393243B (zh) | 具有自我检测功能的测试系统与方法 | |
US9684053B2 (en) | Wafer for testing and a test system | |
CN111143211A (zh) | 离线快速检测测试设置准确性的方法 | |
CN105512372B (zh) | 模型化的星载数据处理仿真测试方法 | |
US20030079165A1 (en) | Effective use of parallel scan for identically instantiated sequential blocks | |
JP2011248597A (ja) | テスタシミュレーション装置、テスタシミュレーションプログラムおよびテスタシミュレーション方法 | |
CN103165405A (zh) | 一种通过gpib接口实时生成多维变量密码方法 | |
CN112420535A (zh) | 一种芯片制作方法及系统 | |
CN108627195A (zh) | 一种对记忆体模组进行检测的智能检测方法及智能检测系统 | |
US7221180B2 (en) | Device and method for testing electronic components | |
US20060075297A1 (en) | Systems and methods for controlling clock signals during scan testing integrated circuits | |
CN115599576A (zh) | 修补算法的验证方法、电子设备及存储介质 | |
CN202614804U (zh) | 晶圆测试装置 | |
JP4035396B2 (ja) | 半導体試験装置及び試験方法 | |
CN109783263A (zh) | 一种服务器老化测试故障的处理方法和系统 | |
KR100286098B1 (ko) | 리피트페일칩검출시스템및방법 | |
JP4839638B2 (ja) | テスタシミュレーション装置及びテストシミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |