DE102004043050A1

DE102004043050A1 - Loop-back-Verfahren zur Vermessung des Interface-Timings von Halbleitervorrichtungen mit Hilfe von Signaturen und/oder Paritätsverfahren

Info

Publication number: DE102004043050A1
Application number: DE102004043050A
Authority: DE
Inventors: Wolfgang Dr. Spirkl; Volker Kilian; Robert Kaiser; Martin Brox
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2004-09-06
Filing date: 2004-09-06
Publication date: 2006-04-13
Anticipated expiration: 2024-09-07
Also published as: US20060059397A1; US7398444B2; DE102004043050B4

Abstract

Die Erfindung betrifft ein Verfahren zum Testen einer Halbleitervorrichtung, wobei die Halbleitervorrichtung in einem Normal-Betriebsmodus und einem Testmodus betreibbar ist und Ausgangstreiber (10), Eingangstreiber (16) und Datenpads (12; 34, 36) umfaßt, wobei das Verfahren die folgenden Schritte umfaßt: DOLLAR A - Übermitteln von für einen Test zu verwendenden Testeingangsdaten an die Halbleitervorrichtung; DOLLAR A - Durchführen eines Tests unter Verwendung der Testeingangsdaten, um Testausgangsdaten zu erhalten, wobei die ausgelesenen Testdaten über einen Ausgangstreiber (10), zumindest ein Datenpad (12; 34, 36) und einen Eingangstreiber (16) geführt werden und die Eingangstreiber (16) und Ausgangstreiber (10) während des Tests derart geschaltet sind, daß ein gleichzeitiges Lesen und Schreiben von Daten aus bzw. in die Halbleitervorrichtung ermöglicht wird; und DOLLAR A - Erstellen eines Datentestergebnisses aus den Testausgangsdaten. DOLLAR A Ferner betrifft die Erfindung eine Halbleitervorrichtung und ein System zum Testen einer Halbleitervorrichtung.

Description

Die vorliegende Erfindung betrifft ein Verfahren und ein System zum Testen einer Halbleitervorrichtung und eine Halbleitervorrichtung.

Es sind Verfahren zum Testen von Halbleitervorrichtungen, insbesondere des Interface Timings, bekannt, bei welchen ein für den Test Halbleitervorrichtung zu verwendendes Testmuster an die Halbleitervorrichtung übermittelt und in dieser entlang eines zu testenden Signalpfads geführt wird. Die über den Signalpfad geführten Daten werden mit den ursprünglichen Testdaten verglichen, um mögliche, während des Tests aufgetretene Fehler zu bestimmen. Hierzu müssen die ursprünglichen Testdaten mit einer sehr genauen Zeitgabe bereitgehalten werden. Aus diesem Grund müssen auf der Halbleitervorrichtung zusätzliche Schaltkreise vorgesehen werden, um die genaue Zeitgabe und den Vergleich der Daten zu erreichen, was zu einer Vergrößerung der Größe der Halbleitervorrichtung und/oder einer Verschlechterung der Zeitgabegenauigkeit der Halbleitervorrichtung führt.

Es ist somit eine Aufgabe der vorliegenden Erfindung, ein Verfahren und ein System zum Testen einer Halbleitervorrichtung und eine Halbleitervorrichtung bereitzustellen, die ein einfaches Testen, insbesondere des Interface Timings, der Halbleitervorrichtung ermöglichen.

Diese Aufgabe wird gemäß der Erfindung durch ein Verfahren mit den in Anspruch 1 angegebenen Merkmalen, eine Halbleitervor richtung mit den in Anspruch 17 angegebenen Merkmalen und ein System mit den in Anspruch 26 angegebenen Merkmalen gelöst. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen beschrieben.

Gemäß der Erfindung wird ein Verfahren zum Testen einer Halbleitervorrichtung bereitgestellt, wobei die Halbleitervorrichtung in einem Normal-Betriebsmodus und einem Testmodus betreibbar ist und Ausgangstreiber, Eingangstreiber und Datenpads umfaßt, wobei das Verfahren die folgenden Schritte umfaßt:

– Übermitteln von für einen Test zu verwendenden Testeingangsdaten an die Halbleitervorrichtung insbesondere von einem externen Testgerät;
– Durchführen eines Tests unter Verwendung der Testeingangsdaten, um Testausgangsdaten zu erhalten, insbesondere zum Testen der Laufzeitverzögerungszeiten in der Halbleitervorrichtung, wobei die ausgelesenen Testdaten über einen Ausgangstreiber, zumindest ein Datenpad und einen Eingangstreiber geführt werden und die Eingangstreiber und Ausgangstreiber während des Tests derart geschaltet sind, daß ein gleichzeitiges Lesen und Schreiben von Daten aus bzw. in die Halbleitervorrichtung ermöglicht wird; und
– Erstellen eines Datentestergebnisses aus den bzw. unter Verwendung der Testausgangsdaten.

Unter einem Datentestergebnis im Sinne der Erfindung wird insbesondere ein Testergebnis verstanden, welches im wesentlichen nur unter Verwendung der Testausgangsdaten selber erzeugt wird. Es ist somit nicht notwendig, einen Vergleich von Testeingangsdaten und Testausgangsdaten durchzuführen, bei welchem die Testeingangsdaten mit einer sehr genauen Zeitgabe bzw. einem sehr genauen Timing bereitgehalten werden müssen, um mit den Testausgangsdaten verglichen werden zu können.

In einer bevorzugten Ausführungsform ist die Halbleitervorrichtung eine Halbleiterspeichervorrichtung.

Bevorzugt umfaßt der Schritt des Erstellens des Datentestergebnisses einen Schritt des Erstellens bzw. Berechnens einer Signatur aus den Testausgangsdaten.

Das Datentestergebnis kann somit in Form einer Signatur, welche aus den Testausgangsdaten berechnet bzw. erstellt wird, gewonnen werden. Hierbei wird unter einer Signatur eine eindeutige Funktion der Testausgangsdaten verstanden, bei welcher die Wahrscheinlichkeit, daß die Signatur stimmt, obwohl die Daten falsch sind, bzw. die Irrtumswahrscheinlichkeit bzw. die sogenannte „false-pass-probability" hinreichend klein ist.

Weiter bevorzugt werden die Testausgangsdaten für das Erstellen der Signatur zumindest teilweise gruppenweise zusammengefaßt.

Es kann vorgesehen sein, daß Testausgangsdaten an unterschiedlichen Stellen auf der Halbleitervorrichtung vorliegen. Um einen möglichst einfachen Schaltungsaufbau zu erreichen, und somit die Größe der Halbleitervorrichtung nicht unnötig zu vergrößern, können Testausgangsdaten, welche jeweils in einem örtlich begrenzten bzw. benachbarten Bereich vorhanden sind, gruppiert werden und aus diesen gruppierten Daten kann nachfolgend eine Signatur erstellt werden.

Des weiteren kann ein Schritt des Vergleichens der erstellten Signatur mit einer Sollsignatur vorgesehen sein.

Die Sollsignatur ist hierbei eine Signatur, welche im Vorfeld berechnet wurde. Die Sollsignatur kann insbesondere ermittelt werden durch Verwendung einer bekannten Halbleitervorrichtung (sogenannte „known good device") vorzugsweise unter Bedingungen, welche ein entspanntes Timing erlauben. Alternativ kann die Sollsignatur rechnerisch ermittelt werden. Somit kann dies Sollsignatur entweder experimentell oder durch Simulation ermittelt werden.

Der Schritt des Vergleichens kann in bzw. auf der Halbleitervorrichtung und/oder in einer externen Testvorrichtung erfolgen.

Vorzugsweise wird zur Erstellung der Signatur ein Signatur-Register verwendet. Das Signaturregister ist bevorzugt ein MISR, d.h. ein multiple input signature register.

Bevorzugt enthalten bzw. umfassen die Testeingangsdaten redundante Information und der Schritt des Erstellens des Datentestergebnisses erfolgt unter Verwendung der redundanten Information der Testaungangsdaten. Somit kann ein Redundanzverfahren verwendet werden, um das Datentestergebnis zu erstellen.

Es kann insbesondere ferner vorgesehen sein, daß anstelle der Verwendung einer Signatur eine Redundanz in den Testeingangsdaten vorgesehen ist. Diese redundante Information kann dann zur Erzeugung eines Datentestergebnisses verwendet werden ohne daß eine Signatur benötigt wird.

Weiter bevorzugt sind in den Testeingangsdaten Paritäts-Bits vorgesehen, welche eine Information über ein vorbestimmte Anzahl von weiteren Testeingangsdatenbits enthalten.

Durch das Vorsehen der Paritäts-Bits kann somit eine Information darüber gewonnen werden, ob während des Tests ein Fehler aufgetreten ist oder nicht.

Vorzugsweise umfaßt die Halbleitervorrichtung einen Speicherbereich und das Verfahren umfaßt einen Schritt des Speicherns der Testeingangsdaten in Speicherzellen des Speicherbereichs.

Weiter bevorzugt ist die Halbleitervorrichtung eine Halbleiterspeichervorrichtung und das Verfahren umfaßt einen Schritt des Speicherns der Testeingangsdaten in Speicherzellen eines Speicherbereichs der Halbleiterspeichervorrichtung, welcher in dem Normal-Betriebsmodus zum Speichern von Daten verwendet wird.

Insbesondere kann durch das Verwenden des Speicherbereichs, welcher in dem Normalbetriebsmodus zum Speichern von Daten verwendet wird, zum Speichern von Testeingangsdaten in dem Testmodus die benötigte Fläche der Halbleiterspeichervorrichtung verringert werden, da kein zusätzlicher Speicherbereich zum Speichern der Testeingangsdaten benötigt wird. Des weiteren ist es nicht nötig, einen Multiplexer vorzusehen, welcher ein Umschalten zwischen dem in dem Testmodus verwendeten Speicherbereich und dem in dem Normalbetriebsmodus verwendeten Speicherbereich ermöglicht. Ferner kann durch die Verwendung des Speicherbereichs, welcher in dem Normalbetriebsmodus zum Speichern von Daten verwendet wird, für ein Speichern der Testeingangsdaten eine größere Anzahl an Testmustern bzw. Testmustern mit einer größeren Anzahl von Bits gespeichert werden. Insbesondere ist die Größe des Testmusters nur beschränkt durch die Größe des Speicherbereichs.

Des weiteren kann der Test unter realistischeren Bedingungen verglichen mit dem Stand der Technik durchgeführt werden, da das Rauschen, welches bei der Verwendung des Speicherzellenfelds auftritt nun auch während des Testbetriebs vorhanden ist.

Vorzugsweise werden die gespeicherten Testeingangsdaten zumindest teilweise parallel empfangen und/oder aus den Speicherzellen ausgelesen und der Schritt des Auslesens umfaßt einen Schritt des Umwandelns der parallelen Testeingangsdaten in serielle Daten, welche zum Durchführen des Tests verwendet werden insbesondere mit Hilfe einer Parallel-zu-Seriell-Umwandlungs einrichtung.

Bevorzugt ist eine vorbestimmbare Anzahl an parallelen Leitungen zwischen dem Speicherzellenfeld und der Parallel-zu-Seriell-Umwandlungseinrichtung vorgesehen, über welcher die Testeingangsdaten parallel ausgelesen werden.

Bevorzugt sind der Ausgangstreiber und der Eingangstreiber, über welche die Testdaten geleitet werden, jeweils demselben Datenpad zugeordnet.

Somit wird eine sogenannte "innere Schleife" bzw. "inner loop" ausgebildet, wobei die Testsignale im wesentlichen nur innerhalb der zu testenden Halbleitervorrichtung übermittelt werden.

Es kann vorgesehen sein, daß im wesentlichen jedes Datenpad mit einem Datenkontakt in Signalverbindung steht und im Testmodus:

– jeweils zwei Datenkontakte miteinander insbesondere über einen externen Lastwiderstand signalverbunden sind; und
– die Testdaten über einen Ausgangstreiber eines ersten Datenpads, das erste Datenpad, einen mit dem ersten Datenpad signalverbundenen ersten Datenkontakt, den mit dem ersten Datenkontakt signalverbundenen zweiten Datenkontakt, das mit dem zweiten Datenkontakt signalverbundene zweite Datenpad und den Eingangstreiber des zweiten Datenpads geleitet werden.

Somit wird eine sogenannte "externe Schleife" bzw. "external loop" ausgebildet. Hierbei werden die Testsignale über einen ersten Datenkontakt bzw. -ball aus der Halbleitervorrichtung herausgeleitet und über einen zweiten Datenkontakt bzw. -ball, welcher mit dem ersten Datenkontakt signalverbunden ist, hineingeleitet.

Vorzugsweise wird die Auslesereihenfolge der in den Speicherzellen gespeicherten Testdaten verändert, um verschiedene Test muster zu erzeugen.

Insbesondere kann hierzu die Zähleinrichtung, welche im Auto- bzw. en Betriebsmodus für einen Selfrefresh verwendet wird, verwendet werden. Je nachdem, in welcher Reihenfolge die in den Speicherzellen gespeicherten Testdaten ausgelesen werden, können unterschiedliche Testmuster erzeugt werden.

Gemäß der Erfindung wird ferner eine Halbleitervorrichtung bereitgestellt, welche in einem Normalbetriebsmodus und einem Testmodus betreibbar ist, wobei die Halbleitervorrichtung umfaßt:

– eine Einrichtung zum Bereitstellen von Testeingangsdaten;
– Ausgangstreiber;
– Eingangstreiber; und
– Datenpads;

wobei in dem Testmodus ein Ausgangstreiber, zumindest ein Datenpad und ein Eingangstreiber miteinander in Signalverbindung stehen und die Eingangstreiber und Ausgangstreiber während des Tests derart geschaltet sind, daß ein gleichzeitiges Lesen und Schreiben von Daten aus bzw. in die Halbleitervorrichtung ermöglicht wird, um Testausgangsdaten zu erhalten,
wobei die Halbleitervorrichtung eine Datentestergebniserstellungseinrichtung zum Erstellen eines Datentestergebnisses aus den Testausgangsdaten umfaßt.

Weiter bevorzugt umfaßt die Datentestergebniserstellungseinrichtung eine Signatureinrichtung zum Erstellen bzw. Berechnen einer Signatur aus den Testausgangsdaten.

Die Halbleitervorrichtung umfaßt vorzugsweise eine Signaturvergleichseinrichtung zum Vergleichen der erstellten Signatur mit einer Sollsignatur.

Somit kann der Schritt des Vergleichens in bzw. auf der Halbleitervorrichtung erfolgen.

Alternativ kann der Schritt des Vergleichens in einer externen Testvorrichtung erfolgen.

Die Halbleitervorrichtung kann ein Signatur-Register, insbesondere ein Multiple-Input Signature Register (MISR) zur Erstellung der Signatur ein Signatur-Register umfassen.

Vorzugsweise enthalten bzw. umfassen die Testeingangsdaten redundante Information und die Halbleitervorrichtung umfaßt eine Einrichtung zum Erstellen des Datentestergebnisses unter Verwendung der redundanten Information der Testaungangsdaten.

In den Testeingangsdaten sind bevorzugt Paritäts-Bits vorgesehen, welche eine Information über ein vorbestimmte Anzahl von weiteren Testeingangsdatenbits enthalten.

Bevorzugt umfaßt die Halbleitervorrichtung Ausgangstreiber insbesondere zum Verstärken eines aus der Halbleitervorrichtung auszulesenden Datensingnals, Eingangstreiber insbesondere zum Verstärken eines in die Halbleitervorrichtung zu schreibenden Datensingnals und Datenpads und ist derart ausgelegt, daß in dem Testmodus ein Ausgangstreiber, zumindest ein Datenpad und ein Eingangstreiber miteinander in Signalverbindung stehen und die Eingangstreiber und Ausgangstreiber während des Tests derart geschaltet bzw. ausgelegt sind, daß ein gleichzeitiges Lesen und Schreiben von Daten aus bzw. in die Halbleitervorrichtung ermöglicht wird.

Vorzugsweise sind der Ausgangstreiber und der Eingangstreiber, über welche die Testdaten geleitet werden, jeweils demselben Datenpad zugeordnet.

– jeweils zwei Datenkontakte miteinander über einen externen Lastwiderstand signalverbunden sind; und
– die Halbleitervorrichtung derart ausgelegt ist, daß die Testdaten über einen Ausgangstreiber eines ersten Datenpads, das erste Datenpad, einen mit dem ersten Datenpad signalverbundenen ersten Datenkontakt, den mit dem ersten Datenkontakt signalverbundenen zweiten Datenkontakt, das mit dem zweiten Datenkontakt signalverbundene zweite Datenpad und den Eingangstreiber des zweiten Datenpads geleitet werden.

Die Einrichtung zum Bereitstellen von Testeingangsdaten kann vorzugsweise zumindest ein Speicherzellenfeldumfassen;
wobei die Halbleiterspeichervorrichtung derart ausgelegt ist, daß in dem Testmodus

– Testeingangsdaten in dem Speicherzellenfeld speicherbar sind; und
– die gespeicherten Testeingangsdaten zum Durchführen eines Tests, um Testaungangsdaten zu erhalten, aus dem Speicherzellenfeld auslesbar sind.

In einer bevorzugten Ausführungsform ist die Halbleitervorrichtung eine Halbleiterspeichervorrichtung und das Speicherzellenfeld, in welchem die Testeingangsdaten speicherbar sind wird in dem Normal-Betriebsmodus zum Speichern von Daten verwendet.

Vorzugsweise umfaßt die Halbleitervorrichtung eine Parallel-zu-Seriell-Umwandlungseinrichtung zum Umwandeln von parallel empfangenen und/oder aus dem Speicherzellenfeld ausgelesenen Testeingangsdaten in serielle Daten, welche zum Durchführen des Tests verwendet werden.

Gemäß der Erfindung wird ferner ein System zum Testen einer Halbleitervorrichtung bereitgestellt, umfassend:

– eine Halbleitervorrichtung gemäß der vorliegenden Erfindung oder einer bevorzugten Ausführungsform davon;
– ein externes Testgerät zum Ansteuern der Halbleitervorrichtung; wobei das externer Testgerät ausgelegt ist, die Halbleitervorrichtung für einen Testbetrieb in den Testmodus zu bringen.

Weitere Merkmale, Aufgaben und Vorteile der vorliegenden Erfindung werden offensichtlich aus der nachfolgenden detaillierten Beschreibung bevorzugter Ausführungsformen mit Bezug auf die Figuren, in welchen zeigt:
1 eine schematische Ansicht einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung; und
2 eine schematische Ansicht einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung.
Nachfolgend wird zunächst eine Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung mit Bezug auf 1 beschrieben.
1 zeigt eine schematische Ansicht einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung. Die dargestellte Halbleitervorrichtung kann in einem Normalbetriebsmodus und einem Testmodus betrieben werden. Im folgenden wird eine Schaltungsanordnung beschrieben, wenn die Halbleitervorrichtung im Testmodus betrieben wird.
Die gezeigte Halbleitervorrichtung umfaßt eine Einrichtung zum Bereitstellen von Testeingangsdaten bzw. einen Testdatengenera tor 50. In dem Testdatengenerator 50 werden die für den Test verwendeten Testeingangsdaten bereitgestellt. Beispielsweise können entsprechende Testdaten von einem externen Testgerät erzeugt und an die Halbleitervorrichtung übermittelt werden. In einem solchen Fall ist der Testdatengenerator 50 im wesentlichen ausgelegt, um die Testdaten zu empfangen und, wenn nötig entsprechend aufzubereiten.
Der Ausgang des Testdatengenerators 50 ist mit dem Dateneingang eines ersten Flip-Flops FF1 signalverbunden. An dem Takteingang des ersten Flip-Flops FF1 liegt ein Taktsignal DCLK an, welches für ein Auslesen der in dem Testdatengenerator 50 bereitgestellten Testeingangsdaten verwendet wird und mit dessen Flanke die an dem Dateneingang des ersten Flip-Flops FF1 anliegenden Daten übernommen werden.
Des weiteren ist ein Ausgangstreiber 10 für das Datensignal DQ mit dem Signalausgang des ersten Flip-Flops FF1 signalverbunden. Der Ausgangstreiber 10 ist mit einem Datenpad 12 signalverbunden. Das Datenpad 12 ist mit einem Datenkontakt bzw. -ball 14 signalverbunden, über welchen die Halbleitervorrichtung mit einer externen Schaltung verbunden werden kann. Über den Datenkontakt 14 werden Datensignale DQ übertragen. Ferner ist das Datenpad 12 mit einem Eingangstreiber 16 signalverbunden. Der Eingangstreiber 16 ist mit dem Dateneingang des zweiten Flip-Flops FF2 signalverbunden.
Des weiteren sind ein Eingangstreiber 18 für ein Datentaktsignal DQS und ein Ausgangstreiber 20 für ein Taktsignal vorgesehen. Der Eingangstreiber 18 und der Ausgangstreiber 20 sind mit einem Datentaktpad 22 und dieses mit einem Datentaktkontakt bzw. -ball 24 signalverbunden. Der Ausgang des Eingangstreibers 18 ist mit dem Takteingang des zweiten Flip-Flops FF2 signalverbunden. Der Ausgang des zweiten Flip-Flops FF2 ist in dem Testmodus mit einer später beschriebenen Einrichtung zum Er stellen eines Datentestergebnisses bzw. Datentestergebniserstellungseinrichtung 28 signalverbunden.
Des weiteren ist ein drittes Flip-Flop FF3 vorgesehen, an dessen Takteingang ein Taktsignal SCLK für ein Datentaktsignal vorgesehen ist. Der Signalausgang des dritten Flip-Flops FF3 ist mit dem Eingang des Ausgangstreibers 20 signalverbunden. Somit wird mit jedem Takt des Taktsignals FCLK ein Takt über den Ausgangstreiber 20 an das Datentaktpad 22 ausgegeben.
Die Halbleitervorrichtung weist eine Vielzahl der vorstehend beschriebenen Ausgestaltungen auf. Der Einfachheit halber ist hier jedoch nur ein Pfad für Datensignale DQ und ein Pfad für Datentaktsignale DQS angegeben.
Nachfolgend wird der Betrieb der Halbleitervorrichtung in dem Testmodus beschrieben. Hierzu wird von einer externen Testvorrichtung zunächst ein Signal an die Halbleitervorrichtung übertragen, daß diese im Testmodus betrieben werden soll. Des weiteren wird ein Testmuster bzw. Testdaten von der externen Testvorrichtung an die Halbleitervorrichtung übertragen und in dem Testdatengenerator 50 bereitgehalten. Während des Testbetriebs werden dann die Ausgangstreiber 10, 20 und Eingangstreiber 16, 18 derart geschaltet, daß eine Signalübertragung ermöglicht wird. In einem Normal-Betriebsmodus werden die Ausgangstreiber 10, 20 und Eingangstreiber 16, 18 hingegen insbesondere derart geschaltet, daß eine Signalübertragung entweder über die Ausgangstreiber 10, 20 oder Eingangstreiber 16, 18 ermöglicht wird.
In der in 1 dargestellten Ausgestaltung wird somit eine sogenannte "internal loop" Anordnung ermöglicht, d.h. eine interne Schleife, bei welcher durch den Testdatengenerator 50 bereitgestellte Testsignale über den Ausgangstreiber 10, das Datenpad 12 und den Eingangstreiber 16 wieder in die Halbleiter vorrichtung übertragen werden.
Der detaillierte Ablauf wird im folgenden beschrieben.
Die durch den Testdatengenerator 50 bereitgestellten Testeingangsdaten werden mit dem Taktsignal DCLK in dem ersten Flip-Flop FF1 eingelatcht bzw. mit der steigenden oder fallenden Flanke des Taktsignals DCLK übernommen, über den Ausgangstreiber 10, das Datenpad 12 und den Eingangstreiber 16 übertragen. In dem zweiten Flip-Flop FF2 werden die so übertragenen Testdaten mit einem Taktsignal eingelatcht, welches sich aus dem Ausgangssignal des dritten Flip-Flops FF3 ergibt, welches mit Hilfe des Taktsignals SCLK erzeugt wurde und über den Ausgangstreiber 20, das Datentaktpad 22 und den Eingangstreiber 18 übertragen wurde. Das an dem zweiten Flip-Flip FF2 anliegende Ausgangssignal D_out wird dann der Datentestergebniserstellungseinrichtung 28 zugeführt. Durch die Datentestergebniserstellungseinrichtung 28 wird ein Datentestergebnis erstellt, wobei ein Datentestergebnis insbesondere ein Testergebnis ist, welches nur unter Verwendung der Testausgangsdaten D_out, d.h. ohne Vergleich mit den Testeingangsdaten, erhalten wird. Dies hat insbesondere den Vorteil, daß es nicht notwendig ist, die Testeingangsdaten D_in für einen Vergleich mit den Testausgangsdaten D_out mit einer bestimmten Zeitgabe bereitzuhalten.
In der Datentestergebniserstellungseinrichtung 28 wird gemäß einer bevorzugten Ausführungsform aus den Testausgangsdaten D_out, welche insbesondere an dem zweiten Flip-Flop FF2 ausgegeben werden eine Signatur gebildet. Die Signatur ist insbesondere eine eindeutige Funktion der Testausgangsdaten D_out und ist vorzugsweise derart ausgestaltet, daß die Wahrscheinlichkeit, daß die Signatur korrekt ist, obwohl die Daten falsch sind, hinreichend klein ist. Die Signatur kann z.B. mit Hilfe eines multiple input signature registers (MISR) erzeugt werden.
Die aus den Testausgangsdaten D_out erzeugte Signatur S wird in der gezeigten Ausführungsform an eine externe Testvorrichtung ausgegeben und dort mit einer Sollsignatur verglichen.
Alternativ kann vorgesehen sein, daß die erzeugte Signatur in der Halbleitervorrichtung mit einer in dieser gespeicherten Sollsignatur verglichen wird. Wenn die erzeugte Signatur in der Halbleitervorrichtung mit der Sollsignatur verglichen wird, wird vorzugsweise ein Testergebnissignal an die externe Testvorrichtung ausgegeben, welches angibt, ob die Testanforderungen erfüllt wurden oder nicht.
Die Sollsignatur kann vorzugsweise experimentell oder durch Simulation erzeugt werden. Wenn die Sollsignatur experimentell erzeugt wird, wird eine bekannte Halbleitervorrichtung, die die benötigten bzw. geforderten Anforderungen erfüllt, verwendet um die Sollsignatur zu erzeugen (sog. „known good device"). Hierzu können beispielsweise entspannte Zeitbedingungen bzw. Zeitbedingungen, bei welchen ein fehlerfreier Betrieb im wesentlichen gewährleistet werden kann, vorgesehen werden, um den einwandfreien Betrieb der Halbleitervorrichtung zu ermöglichen und somit ein im wesentlichen fehlerfreies Vergleichstestergebnis zu erhalten.
Wenn die Sollsignatur mit Hilfe einer Simulation erzeugt werden soll, kann dies rechnerisch erfolgen.
Die Signatur kann im wesentlichen aus seriellen Testausgangsdaten, welche von dem zweiten Flip-Flop FF2 ausgegeben werden erzeugt werden. Alternativ kann der Ausgang des zweiten Flip-Flops FF2 mit einer nicht dargestellten Seriell-zu-Parallel-Umwandlungseinrichtung signalverbunden sein, welche die empfangenen seriellen Testausgangsdaten in zumindest teilweise parallel Daten umwandelt. Die Signatur kann dann aus den parallelen Daten erzeugt werden.
Es kann ferner vorgesehen sein, daß anstelle der Berechnung einer Signatur eine Redundanz in den Testeingangsdaten vorgesehen ist. Diese redundante Information kann dann zur Erzeugung eines Datentestergebnisses verwendet werden ohne daß eine Signatur benötigt wird.
Beispielsweise kann bei einem 8-Bittestwort, d.h. einem Testwort, welches 8-Bit lang ist, das achte Bit die Quersumme der sieben anderen Bits darstellen. Somit kann durch Quersummenbildung der Testausgangsdaten und Vergleichen mit dem jeweils achten Bit ermittelt werden, ob während des Testbetriebs ein Fehler aufgetreten ist oder nicht.
Ferner kann vorgesehen sein, daß eine Vielzahl von Signaturerzeugungseinrichtungen auf bzw. in der Halbleitervorrichtung vorgesehen sind. Beispielsweise kann die Halbleitervorrichtung derart ausgelegt sein. daß, wenn die Testausgangsdaten an verschiedenen Stellen der Halbleitervorrichtung ausgegeben werden, die jeweils lokal benachbarten Testausgangsdaten zur Berechnung einer Signatur verwendet werden.
Alternativ zu den vorstehend beschriebenen Verfahren können weitere geeignete Signatur- oder Redundanzverfahren verwendet werden.
Nun wird eine zweite bevorzugte Ausführungsform der vorliegenden Erfindung mit Bezug auf 2 beschrieben. 2 ist eine schematische Ansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform.
Die in 2 gezeigte Ausführungsform entspricht derjenigen in 1 gezeigten Ausführungsform mit dem Unterschied, daß hier in dem Testmodus eine sogenannte externe Schleife bzw. "external loop" ausgebildet wird. Hierbei ist ein erster Datenkontakt 30 mit einem zweiten Datenkontakt 32 über einen externen Lastwiderstand R_L signalverbunden. Der erste Datenkontakt 30 ist mit einem ersten Datenpad 34 signalverbunden und der zweite Datenkontakt 32 ist mit einem zweiten Datenpad 36 signalverbunden. Ähnlich dazu sind während des Testmodus zwei Datentaktkontakte 38 und 40 über einen externen Lastwiderstand R_L miteinander signalverbunden.
In dem Testmodus wird nun eine sognannte externe Schleife ausgebildet durch den Ausgangstreiber 10, welcher mit dem ersten Datenpad 34 signalverbunden ist, das Datenpad 34, den ersten Datenkontakt 30, den zweiten Datenkontakt 30, das zweite Datenpad 36 und den mit dem zweiten Datenpad 36 signalverbundenen Eingangstreiber 16. Hierbei sind die Ausgangstreiber 10 und Eingangstreiber 16 jeweils derart geschaltet, daß der Ausgangstreiber 10, welcher zu einem ersten Datenkontakt zugehörig ist, eine Signalübertragung ermöglicht, und der Eingangstreiber 16 des in der paarweisen Anordnung 2 Datenkontakts 32 zugehörige eine Signalübertragung ermöglicht. Die jeweils anderen Ausgangstreiber 10 und Eingangstreiber 16 sind derart geschaltet, daß keine Signalübertragung ermöglicht wird. Eine ähnliche Anordnung ergibt sich für die Datentaktsignale DQS. Der Betrieb der Halbleitervorrichtung im Testmodus ist derselbe wie derjenige gemäß der zweiten Ausführungsform und es wird auf eine detaillierte Beschreibung hiervon verzichtet.
In einer bevorzugten Ausführungsform ist die Halbleitervorrichtung als eine Halbleiterspeichervorrichtung ausgebildet, einen Speicherbereich mit einer Vielzahl von matrixartig angeordneten Speicherzellen umfaßt. Der Speicherbereich wird im Normalbetriebsmodus für ein Speichern von Daten verwendet. Vorzugsweise ist der Speicherbereich über mehrere Verbindungsleitungen mit einer Parallel-zu-Seriell-Umwandlungseinrichtung signalverbunden. In der Parallel-zu-Seriell-Umwandlungseinrichtung werden parallel aus dem Speicherbereich ausgelesene Daten in serielle Daten umgewandelt.
Während des Testbetriebs bilden der Speicherbereich und die Parallel-zu-Seriell-Umwandlungseinrichtung einen Teil des Testdatengenerators 50. Insbesondere werden von einem externen Testgerät übermittelte Testeingangsdaten werden in dem Speicherbereich gespeichert. Während des Testbetriebs werden die gespeicherten Daten seriell aus dem Speicherbereich ausgelesen, durch die Parallel-zu-Seriell-Umwandlungseinrichtung in serielle Testeingangsdaten umgewandelt und dem ersten Flip-Flop FF1 zugeführt.
Der weitere Testvorgang erfolgt wie mit Bezug auf 1 und 2 beschrieben.
Ferner kann vorgesehen sein, daß die Halbleitervorrichtung zwar keine Halbleiterspeichervorrichtung ist, jedoch ebenfalls einen Speicherbereich zumindest im Testmodus aufweist. In diesem Fall können die Testdaten in diesem Speicherbereich gespeichert werden.
In den in den 1 und 2 wird eine sog. „loop back"-Ausgestaltung zum Testen vorgesehen, bei welcher Testsignale über Ausgangstreiber, zumindest ein Datenpad und Eingangstreiber der Halbleiterspeichervorrichtung geführt werden und in der Halbleiterspeichervorrichtung ausgewertet werden.
Durch Erstellen eines Datentestergebnisses nur unter Verwendung der Testausgangsdaten kann auf einfache und vorteilhafte Weise ein Test des Interface Timings einer Halbleiterspeichervorrichtung durchgeführt werden. Hierbei ist es nicht notwendig, die Testeingangsdaten bzw. Originaldaten für einen Vergleich mit den Testausgangsdaten bereitzuhalten.
Es wird ferner ein Loop-back-Verfahren zur Vermessung des Interface-Timings von Halbleitervorrichtungen mit Hilfe von Signaturen und/oder Paritätsverfahren bereitgestellt.

10: Ausgangstreiber
12: Datenpad
14: Datenkontakt
16: Eingangstreiber
18: Eingangstreiber
20: Ausgangstreiber
22: Datentaktpad
24: Datentaktkontakt
28: Datentestergebniserstellungseinrichtung
30: ersten Datenkontakt
32: zweiter Datenkontakt
34: erstes Datenpad
36: zweites Datenpad
38: ersten Datentaktkontakt
40: zweitern Datentaktkontakt
42: erstes Datentaktpad
44: zweites Datenkontaktpad
50: Testdatengenerator
FF1: erstes Flip-Flop
FF2: zweites Flip-Flop
FF3: drittes Flip-Flop

Claims

Verfahren zum Testen einer Halbleitervorrichtung, wobei die Halbleitervorrichtung in einem Normal-Betriebsmodus und einem Testmodus betreibbar ist und Ausgangstreiber (10), Eingangstreiber (16) und Datenpads (12; 34, 36) umfaßt, wobei das Verfahren die folgenden Schritte umfaßt: – Übermitteln von für einen Test zu verwendenden Testeingangsdaten (D_in) an die Halbleitervorrichtung; – Durchführen eines Tests unter Verwendung der Testeingangsdaten, um Testausgangsdaten (D_out) zu erhalten, wobei die ausgelesenen Testdaten über einen Ausgangstreiber (10), zumindest ein Datenpad (12; 34, 36) und einen Eingangstreiber (16) geführt werden und die Eingangstreiber (16) und Ausgangstreiber (10) während des Tests derart geschaltet sind, daß ein gleichzeitiges Lesen und Schreiben von Daten aus bzw. in die Halbleitervorrichtung ermöglicht wird; und – Erstellen eines Datentestergebnisses aus den Testausgangsdaten.
Verfahren gemäß Anspruch 1, wobei der Schritt des Erstellens des Datentestergebnisses einen Schritt des Erstellens einer Signatur aus den Testausgangsdaten umfaßt.
Verfahren gemäß Anspruch 2, wobei die Testausgangsdaten für das Erstellen der Signatur zumindest teilweise gruppenweise zusammengefaßt werden.
Verfahren gemäß einem der vorangehenden Ansprüche, welches einen Schritt des Vergleichens der erstellten Signatur mit einer Soll-Signatur umfaßt.
Verfahren gemäß Anspruch 4, wobei der Schritt des Vergleichens in der Halbleitervorrichtung erfolgt.
Verfahren gemäß Anspruch 4, wobei der Schritt des Vergleichens in einer externen Testvorrichtung erfolgt.
Verfahren gemäß einem der Ansprüche 2 bis 6, wobei zur Erstellung der Signatur ein Signatur-Register verwendet wird.
Verfahren gemäß einem der vorangehenden Ansprüche, wobei die Testeingangsdaten redundante Information enthalten und der Schritt des Erstellens des Testergebnisses unter Verwendung der redundanten Information der Testausgangsdaten erfolgt.
Verfahren gemäß Anspruch 8, wobei in den Testeingangsdaten Paritäts-Bits vorgesehen sind, welche eine Information über ein vorbestimmte Anzahl von weiteren Testeingangsdatenbits enthalten.
Verfahren gemäß einem der vorangehenden Ansprüche, wobei die Halbleitervorrichtung einen Speicherbereich umfaßt und das Verfahren einen Schritt des Speicherns der übermittelten Testeingangsdaten in Speicherzellen des Speicherbereichs der Halbleiterspeichervorrichtung umfaßt.
Verfahren gemäß einem der vorangehenden Ansprüche, wobei die Testeingangsdaten zumindest teilweise parallel empfangen und/oder aus den Speicherzellen ausgelesen werden und das Verfahren einen Schritt des Umwandelns der parallelen Testeingangsdaten in serielle Daten, welche zum Durchführen des Tests verwendet werden, mit Hilfe einer Parallel-zu-Seriell-Umwandlungseinrichtung umfaßt.
Verfahren gemäß einem der vorangehenden Ansprüche, wobei das Verfahren einen Schritt des Umwandelns von seriellen Testausgangsdaten in parallele Daten mit Hilfe einer Seriell-zu-Parallel-Umwandlungseinrichtung umfaßt.
Verfahren gemäß Anspruch 12, wobei das Erstellen des Testergebnisses nach dem Schritt des Umwandelns durch die Seriell-zu-Parallel-Umwandlungseinrichtung erfolgt.
Verfahren gemäß einem der vorangehenden Ansprüche, wobei der Ausgangstreiber (10) und der Eingangstreiber (16), über welche die Testdaten geleitet werden, jeweils demselben Datenpad (12) zugeordnet sind.
Verfahren gemäß einem der Ansprüche 1 bis 13, wobei im wesentlichen jedes Datenpad (34, 36) mit einem Datenkontakt (30, 32) in Signalverbindung steht und im Testmodus: – jeweils zwei Datenkontakte (30, 32) miteinander signalverbunden sind; und – die Testdaten über einen Ausgangstreiber (10) eines ersten Datenpads (34), das erste Datenpad (34), einen mit dem ersten Datenpad (34) signalverbundenen ersten Datenkontakt (30), den mit dem ersten Datenkontakt (30) signalverbundenen zweiten Datenkontakt (32), das mit dem zweiten Datenkontakt (32) signalverbundene zweite Datenpad (36) und den Eingangstreiber (16) des zweiten Datenpads (36) geleitet werden.
Verfahren gemäß einem der vorangehenden Ansprüche, wobei die Auslesereihenfolge der in den Speicherzellen gespeicherten Testdaten verändert wird, um verschiedene Testmuster zu erzeugen.
Halbleitervorrichtung, welche in einem Normalbetriebsmodus und einem Testmodus betreibbar ist, wobei die Halbleitervorrichtung umfaßt: – eine Einrichtung zum Bereitstellen von Testeingangsdaten; – Ausgangstreiber (10); – Eingangstreiber (16); und – Datenpads (12; 34, 36); wobei in dem Testmodus ein Ausgangstreiber (10), zumindest ein Datenpad (12; 34, 36) und ein Eingangstreiber (16) miteinander in Signalverbindung stehen und die Eingangstreiber (16) und Ausgangstreiber (10) während des Tests derart geschaltet sind, daß ein gleichzeitiges Lesen und Schreiben von Daten aus bzw. in die Halbleitervorrichtung ermöglicht wird, um Testausgangsdaten zu erhalten, wobei die Halbleitervorrichtung eine Datentestergebniserstellungseinrichtung (28) umfaßt zum Erstellen eines Datentestergebnisses aus den Testausgangsdaten.
Halbleitervorrichtung gemäß Anspruch 17, wobei die Datentestergebniserstellungseinrichtung eine Signatureinrichtung zum Erstellen einer Signatur aus den Testausgangsdaten umfaßt.
Halbleitervorrichtung gemäß Anspruch 18, welche eine Signaturvergleichseinrichtung zum Vergleichen der erstellten Signatur mit einer Soll-Signatur umfaßt.
Halbleitervorrichtung gemäß Anspruch 18 oder 19, welche ein Signatur-Register zur Erstellung der Signatur ein Signatur-Register umfaßt.
Halbleitervorrichtung gemäß einem der Ansprüche 18 bis 20, wobei die Testeingangsdaten redundante Information enthalten und die Halbleitervorrichtung eine Einrichtung zum Erstellen des Datentestergebnisses unter Verwendung der redundanten Information der Testausgangsdaten umfaßt.
Halbleitervorrichtung gemäß einem der Ansprüche 17 bis 21, wobei der Ausgangstreiber (10) und der Eingangstreiber (16), über welche die Testdaten geleitet werden, jeweils demselben Datenpad (12) zugeordnet sind.
Halbleitervorrichtung gemäß einem der Ansprüche 17 bis 21, wobei im wesentlichen jedes Datenpad (34, 36) mit einem Datenkontakt (30, 32) in Signalverbindung steht und im Testmodus: – jeweils zwei Datenkontakte (30, 32) miteinander signalverbunden sind; und – die Halbleitervorrichtung derart ausgelegt ist, daß die Testdaten über einen Ausgangstreiber (10) eines ersten Datenpads (34), das erste Datenpad (34), einen mit dem ersten Datenpad (34) signalverbundenen ersten Datenkontakt (30), den mit dem ersten Datenkontakt (30) signalverbundenen zweiten Datenkontakt (32), das mit dem zweiten Datenkontakt (32) signalverbundene zweite Datenpad (36) und den Eingangstreiber (16) des zweiten Datenpads (36) geleitet werden.
Halbleitervorrichtung, gemäß einem der Ansprüche 17 bis 23, wobei die Einrichtung zum Bereitstellen von Testeingangsdaten umfaßt: – zumindest ein Speicherzellenfeld; wobei die Halbleitervorrichtung derart ausgelegt ist, daß in dem Testmodus – Testeingangsdaten in dem Speicherzellenfeld speicherbar sind; und – die gespeicherten Testeingangsdaten zum Durchführen eines Tests, um Testaungangsdaten zu erhalten, aus dem Speicherzellenfeld auslesbar sind.
Halbleitervorrichtung gemäß Anspruch 24, welche eine Parallel-zu-Seriell-Umwandlungseinrichtung (P2S) umfaßt zum Umwandeln von parallel empfangenen und/oder aus dem Speicherzellenfeld ausgelesenen Testeingangsdaten in serielle Daten, welche zum Durchführen des Tests verwendet werden.
System zum Testen einer Halbleitervorrichtung, umfassend: – eine Halbleitervorrichtung gemäß einem der Ansprüche 17 bis 25; – ein externes Testgerät zum Ansteuern der Halbleitervorrichtung; wobei das externe Testgerät ausgelegt ist, die Halbleitervorrichtung für einen Testbetrieb in den Testmodus zu bringen.