CN108984575B - 一种三维系统集成电路晶圆测试探针台数据结构保存方法 - Google Patents

一种三维系统集成电路晶圆测试探针台数据结构保存方法 Download PDF

Info

Publication number
CN108984575B
CN108984575B CN201710415219.1A CN201710415219A CN108984575B CN 108984575 B CN108984575 B CN 108984575B CN 201710415219 A CN201710415219 A CN 201710415219A CN 108984575 B CN108984575 B CN 108984575B
Authority
CN
China
Prior art keywords
test
information
wafer
die
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710415219.1A
Other languages
English (en)
Other versions
CN108984575A (zh
Inventor
凌俭波
张志勇
祁建华
陈燕
罗斌
牛勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sino IC Technology Co Ltd
Original Assignee
Sino IC Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino IC Technology Co Ltd filed Critical Sino IC Technology Co Ltd
Priority to CN201710415219.1A priority Critical patent/CN108984575B/zh
Publication of CN108984575A publication Critical patent/CN108984575A/zh
Application granted granted Critical
Publication of CN108984575B publication Critical patent/CN108984575B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Abstract

本发明提供一种三维系统集成电路晶圆测试探针台数据结构保存方法，包括以下步骤：所述晶圆在每一次晶圆级测试后，每个管芯都会产生测试信息，所述每个管芯测试信息保存在同一文件内；所述文件记录晶圆级测试的测试次数，且每个管芯的测试信息均以所述所述晶圆级测试的测试次数记录，其中，部分管芯的测试次数小于所述晶圆级测试的测试次数，在所述部分管芯相应未被测试的测试信息中标注未测试。本发明所提供的数据结构保存方法，通过在一个文件中保存每一次晶圆测试的数据，能够适应集成电路产品多来源、多测试流程和多工艺类型的特点，提高晶圆数据分析效率，减轻人工数据分析工作，降低风险概率，降低生产投入成本，能够满足大规模量产的需求。

Description

一种三维系统集成电路晶圆测试探针台数据结构保存方法
技术领域
本发明涉及集成电路测试技术领域，特别涉及一种三维系统集成电路晶圆测试探针台数据结构保存方法。
背景技术
在集成电路制造过程中，需要对晶圆上的上的集成电路进行测试，以确定晶圆的性能是否符合要求。
在晶圆测试的过程中，有些探针台会保存当前测试信息至一个TestMap(晶圆测试结果的显示格式)文件内，并且如果有多次测试记录的话可以产生多个TestMap文件。但是TestMap文件只会保存当前显示测试信息，例如某些DIE(管芯)是第三次测试结果，第四次没有测试，那么第四次TestMap文件内只会保存第三次的测试信息，导致信息统计的时候会产生误差，并且前面测试的TestMap文件只作为存档出现，探针台端使用的时候只会调用最后一次的TestMap文件，如果需要分析每一次CP(晶圆级测试)的信息，就必须投入大量人力对每一个文件进行分析，以便剔除非法数据信息，这种非自动化的工作流程不满足大规模量产的需求。
另一种情况是，有些探针台无论CP多少次，都只会生产一个TestMap文件，但是如果有多次测试记录的话则会保存当前测试结果信息并且额外保存前一次测试信息的分类信息(PASS或FAIL)至这个文件。这个文件结构的弊端很明显，如果晶圆有多次CP需求，那么就无法准确得将每一次的CP信息进行统计。如果需要分析每一次CP的信息，就必须人为备份每一次CP的TestMap文件，事后人为检查并进行数据统计分析工作，这种非自动化的工作流程同样不满足大规模量产的需求。
所以，亟需一种新的三维系统集成电路晶圆测试探针台数据结构保存方法以满足大规模量产的需求。
发明内容
本发明的目的在于提供一种三维系统集成电路晶圆测试探针台数据结构保存方法，以解决现有的方法不能满足大规模量产的需求的问题。
为解决上述技术问题，本发明提供一种三维系统集成电路晶圆测试探针台数据结构保存方法，包括：
提供一经多次晶圆级测试后的晶圆，所述晶圆上具有多个管芯；
所述晶圆的每一次晶圆级测试后的测试信息保存在同一文件内；
所述文件记录所述管芯的最大测试次数，所有所述管芯的测试信息均以最大测试次数记录，其中，部分管芯的测试次数小于最大测试次数，在所述部分管芯相应未被测试的测试信息中标注未测试。
可选的，所述文件是TestMap格式的文件。
可选的，所述管芯的测试信息至少包括8个字节。
可选的，每增加一次晶圆级测试，所述管芯的测试信息增加4个字节。
可选的，所述测试信息包括测试Site信息和测试Bin信息。
可选的，所述部分管芯相应未被测试的测试信息中测试Site信息和测试Bin信息均是0。
可选的，所述测试Site信息的范围是0-16383。
可选的，所述测试Bin信息的范围是0-16383。
可选的，所述管芯的最大测试次数保存在所述文件的开头。
可选的，在某一次晶圆级测试中判定为不合格的管芯，所述不合格的管芯不会在后续晶圆级测试中被测试。
相应的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，该指令被处理器执行时实现以下步骤：
晶圆在每一次晶圆级测试后，每个管芯都会产生测试信息，所述每个管芯测试信息保存在同一文件内；
所述文件记录晶圆级测试的测试次数，且每个管芯的测试信息均以所述所述晶圆级测试的测试次数记录，其中，部分管芯的测试次数小于所述晶圆级测试的测试次数，在所述部分管芯相应未被测试的测试信息中标注未测试。
本发明所提供的三维系统集成电路晶圆测试探针台数据结构保存方法，通过在一个文件中保存每一次晶圆测试的数据，能够适应集成电路产品多来源、多测试流程和多工艺类型的特点，提高晶圆数据分析效率，减轻人工数据分析工作，降低风险概率，降低生产投入成本，能够满足大规模量产的需求。
附图说明
图1是未被测试时显示的晶圆图案；
图2是经过第一次测试后显示的晶圆图案；
图3是经过第二次测试后显示的晶圆图案；
图4是经过第三次测试后显示的晶圆图案。
图中标号：
0-合格的管芯；1-第一次晶圆级测试中不合格的管芯；2-第二次晶圆级测试中不合格的管芯；3-第三次晶圆级测试中不合格的管芯。
具体实施方式
以下结合附图和具体实施例对本发明提出的三维系统集成电路晶圆测试探针台数据结构保存方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
现有的晶圆测试数据需要大量的人力进行整理，不能满足大规模量产的需求，影响生产效率，本申请的发明人经过长期的研究和实验，发明了一种新型的三维系统集成电路晶圆测试探针台数据结构保存方法，解决了上述问题。
本发明提供一种三维系统集成电路晶圆测试探针台数据结构保存方法，包括：
S1：提供一经多次晶圆级测试后的晶圆，所述晶圆上具有多个管芯；
S2：所述晶圆的每一次晶圆级测试后的测试信息保存在同一文件内；
S3：所述文件记录所述管芯的最大测试次数，所有所述管芯的测试信息均以最大测试次数记录，其中，部分管芯的测试次数小于最大测试次数，在所述部分管芯相应未被测试的测试信息中标注未测试。
请参考图1，图1为未经过测试的晶圆在探针台的转换下显示出来的图案，其中每一个方块都代表一个需要测试的管芯，其它不是方块的图形表示不完整的管芯和人为设置的非测试管芯，这些不完整和人为设置的管芯在测试时都是无需考虑，为方便说明，后续将这些管芯忽略，可以理解的是，这不会妨碍本领域技术人员对本发明技术方案的理解。
经过第一次晶圆级测试后，显示出的图案如图2所示，每个需要测试的管芯经测试后显示出两种结果，0代表合格的管芯(PASS DIE)，1代表不合格的管芯(FAILDIE)。其中，每个经过测试的管芯都会保留测试分类信息和测试通道信息，例如合格的管芯会出现一等品、二等品等不同等级，这些信息都会以Bin号(在TestMap上显示测试结果分类的编号)的形式反映在TestMap上并记录在TestMap文件中，不合格的管芯会被记录其Bin号并反映在TestMap上，此外，测试过程中所使用的Site(记录晶圆测试的通道编号)信息也会记录在TestMap文件中。
经过第二次晶圆级测试后，显示出的图案如图3所示，这次的晶圆级测试实在第一次晶圆级测试的基础上，使用复测模式对第一次晶圆级测试中合格的管芯进行测试，图中编号为2的方块为本次晶圆级测试的不合格的管芯，编号为0的方块为本次晶圆级测试合格的管芯，图中编号为1的方块为上一次晶圆级测试的不合格的管芯。同样的，本次测试中，每个经过测试的管芯也会保留测试分类信息和测试通道信息，例如合格的管芯会出现一等品、二等品等不同等级，这些信息都会以Bin号的形式反映在TestMap上并记录在TestMap文件中，不合格的管芯会被记录其Bin号并反映在TestMap上，此外，测试过程中所使用的Site信息也会记录在TestMap文件中。但本次测试不会对第一次测试中不合格的管芯(标号为1的方块)进行测试，所以现有技术无法准确反映真实的数据。
经过第三次晶圆级测试后，显示出的图案如图4所示，这次的晶圆级测试是在第二次晶圆级测试的基础上，使用复测模式对第二次晶圆级测试中合格的管芯进行测试，图中编号为3的方块为本次晶圆级测试的不合格的管芯，编号为0的方块为本次晶圆级测试合格的管芯，图中编号为2的方块为第二次晶圆级测试的不合格的管芯，图中编号为1的方块为第一次晶圆级测试的不合格的管芯。同样的，本次测试中，每个经过测试的管芯也会保留测试分类信息和测试通道信息，例如合格的管芯会出现一等品、二等品等不同等级，这些信息都会以Bin号的形式反映在TestMap上并记录在TestMap文件中，不合格的管芯会被记录其Bin号并反映在TestMap上，此外，测试过程中所使用的Site信息也会记录在TestMap文件中。但本次测试不会对第一次测试和第二次测试中不合格的管芯(标号为1和2的方块)进行测试，所以现有技术无法准确反映真实的数据。
经过三次测试后的产生的TestMap文件，会在所述TestMap文件的开头记录当前管芯的经过的晶圆级测试的测试次数(三次)，每个管芯都以三次测试后的信息进行记录。而由前面的叙述可知，图4中标号为0的管芯进行了三次晶圆级测试，标号为3的管芯进行了三次晶圆级测试，标号为2管芯进行了两次晶圆级测试，标号为1的管芯进行了一次晶圆级测试，可见，不同的管芯受到的测试次数不同。对于标号为1和2的管芯，以标号为2的管芯为例，标号为2的管芯进行了第一次和第二次晶圆级测试，但未进行第三次晶圆级测试，此时则在其第三次晶圆级测试的测试信息中标注未测试。
以下将具体说明晶圆测试数据的保存方式。
晶圆上每个管芯的测试信息至少包括8个字节，每个字节由8个二进制位组成，每个字节中相应的二进制位所代表的含义如表1-表4所示。
表1：字节1与字节2
Figure BDA0001313497690000051
其中，所述扩展保留是保留的二进制位；所述打点标记判断管芯是否已经被打点，通常用1表示已打点，用0表示未打点；所述标记检查是检查上述打点标记是否正常，通常用0表示异常，1表示合格；所述针迹检查是检查探针是否与晶圆正常接触，通常用1表示异常，0表示合格；所述X坐标表示管芯的X坐标，以晶圆的中心为原点，坐标范围为0-511。
表2：字节3与字节4
Figure BDA0001313497690000061
其中，所述管芯属性是判断所述管芯是否需要测试，分为三个结果：0-需要跳过的管芯，1-需要测试的管芯和2-需要强制打点的管芯，例如在图4中，标号为2的就是需要跳过的管芯。所述扎针检查是检查所述管芯是否已经打过点，通常用0表示未打，1表示已打；所述抽样管芯标识表示管芯是否被抽取测试，通常用0表示未被抽取，1表示被抽取；所述Y坐标表示管芯的Y坐标，以晶圆的中心为原点，坐标范围为0-511；所述X、Y坐标正负是判断X和Y坐标的正负，通常用0表示正坐标，1表示负坐标。
表3：字节5与字节6
Figure BDA0001313497690000062
其中，所述测试Site信息的范围为0-16383，当某个管芯在后续的测试中未被测试时，则其测试Site信息为0。例如图4中，编号的为2管芯在第三次晶圆级测试中未被测试，则其第三次测试信息中的测试Site信息为0。
表4：字节7与字节8
Figure BDA0001313497690000063
其中，所述管芯测试显示结果有三种情况：1-合格、2-不合格和0-未测试。测试Bin信息的范围为0-16383，以图4中的管芯为例，标号为0的管芯显示结果为合格，标号为1的管芯显示结果为未测试，测试Bin信息显示为0，标号为2的管芯显示结果为未测试，测试Bin信息显示为0，标号为3的管芯显示结果为不合格。
每增加一次晶圆级测试，则每个管芯的测试信息增加4个字节，所增加的字节与字节5-8表示的含义相同，这里不再做多余的阐述。
以下将以第二次晶圆级测试中标号为1的其中一个管芯为例，具体说明管芯测试信息的保存方式。通过以下说明，可以更加清晰的理解本发明所提出的技术方案。第二次晶圆级测试中，标号为1管芯的经过了第一次测试，被判定为不合格，第二次测试时未对其进行测试，但标号为1的管芯也以两次测试记录，测试信息为12个字节。
字节1和字节2
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
1 1 0 0 0 0 0 0 0 0 0 1
字节3与字节4
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
0 0 1 1 0 0 0 0 0 0 0 0 0 1 0
字节5与字节6
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
0 0 0 0 0 0 0 0 0 1 1 0 1 1
字节7与字节8
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1
字节9与字节10
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0
字节11与字节12
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
相应的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，该指令被处理器执行时实现以下步骤：
晶圆在每一次晶圆级测试后，每个管芯都会产生测试信息，所述每个管芯测试信息保存在同一文件内；
所述文件记录晶圆级测试的测试次数，且每个管芯的测试信息均以所述所述晶圆级测试的测试次数记录，其中，部分管芯的测试次数小于所述晶圆级测试的测试次数，在所述部分管芯相应未被测试的测试信息中标注未测试。
指令被处理器执行的具体过程与上述实施例一致，这里不再做多余的阐述。
上述实施例以管芯经过三次晶圆级测试为例，本领域技术人员可以理解的是，其它次数的晶圆级测试同样适用本发明所提出的数据保存方法。同样的，为方便说明，本实施例中图1-图4的晶圆上仅示出了16个管芯，本领域技术人员可以理解的是，实际生产中的晶圆肯定不止这么多管芯，但这不会妨碍本领域技术人员对本发明技术方案的理解。
综上所述，本发明所提供的三维系统集成电路晶圆测试探针台数据结构保存方法，通过在一个文件中保存每一次晶圆测试的数据，能够适应集成电路产品多来源、多测试流程和多工艺类型的特点，提高晶圆数据分析效率，减少人工数据分析工作，降低风险概率，降低生产投入成本，能够满足大规模量产的需求。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种三维系统集成电路晶圆测试探针台数据结构保存方法，其特征在于，包括：
提供一经多次晶圆级测试后的晶圆，所述晶圆上具有多个管芯；所述晶圆在每一次晶圆级测试后，每个管芯都会产生测试信息，所述每个管芯测试信息保存在同一文件内；
所述文件记录晶圆级测试的测试次数，且每个管芯的测试信息均以所述晶圆级测试的测试次数记录，其中，部分管芯的测试次数小于所述晶圆级测试的测试次数，在所述部分管芯相应未被测试的测试信息中标注未测试；
所述晶圆经过当前晶圆级测试后，每个管芯都会产生测试信息，下一次的晶圆级测试在当前晶圆级测试的基础上，使用复测模式对当前晶圆级测试中合格的管芯进行测试，不会对当前晶圆级测试中不合格的管芯进行测试。
2.如权利要求1所述的三维系统集成电路晶圆测试探针台数据结构保存方法，其特征在于，所述文件是TestMap格式的文件。
3.如权利要求1所述的三维系统集成电路晶圆测试探针台数据结构保存方法，其特征在于，所述管芯的测试信息至少包括8个字节。
4.如权利要求3所述的三维系统集成电路晶圆测试探针台数据结构保存方法，其特征在于，每增加一次晶圆级测试，所述管芯的测试信息增加4个字节。
5.如权利要求1所述的三维系统集成电路晶圆测试探针台数据结构保存方法，其特征在于，所述测试信息包括测试Site信息和测试Bin信息。
6.权利要求5所述的三维系统集成电路晶圆测试探针台数据结构保存方法，其特征在于，所述部分管芯相应未被测试的测试信息中测试Site信息和测试Bin信息均是0。
7.如权利要求5所述的三维系统集成电路晶圆测试探针台数据结构保存方法，其特征在于，所述测试Site信息的范围是0-16383。
8.如权利要求5所述的三维系统集成电路晶圆测试探针台数据结构保存方法，其特征在于，所述测试Bin信息的范围是0-16383。
9.如权利要求1所述的三维系统集成电路晶圆测试探针台数据结构保存方法，其特征在于，所述管芯的最大测试次数保存在所述文件的开头。
10.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，该指令被处理器执行时实现以下步骤：
晶圆在每一次晶圆级测试后，每个管芯都会产生测试信息，所述每个管芯测试信息保存在同一文件内；
所述文件记录晶圆级测试的测试次数，且每个管芯的测试信息均以所述晶圆级测试的测试次数记录，其中，部分管芯的测试次数小于所述晶圆级测试的测试次数，在所述部分管芯相应未被测试的测试信息中标注未测试。
CN201710415219.1A 2017-06-05 2017-06-05 一种三维系统集成电路晶圆测试探针台数据结构保存方法 Active CN108984575B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710415219.1A CN108984575B (zh) 2017-06-05 2017-06-05 一种三维系统集成电路晶圆测试探针台数据结构保存方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710415219.1A CN108984575B (zh) 2017-06-05 2017-06-05 一种三维系统集成电路晶圆测试探针台数据结构保存方法

Publications (2)

Publication Number Publication Date
CN108984575A CN108984575A (zh) 2018-12-11
CN108984575B true CN108984575B (zh) 2021-08-06

Family

ID=64502121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710415219.1A Active CN108984575B (zh) 2017-06-05 2017-06-05 一种三维系统集成电路晶圆测试探针台数据结构保存方法

Country Status (1)

Country Link
CN (1) CN108984575B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112612755B (zh) * 2020-12-03 2023-05-26 海光信息技术股份有限公司 一种芯片测试信息展示方法、装置、电子设备及存储介质
CN113407531B (zh) * 2021-05-24 2023-07-25 芯天下技术股份有限公司 晶圆测试数据的分析方法、平台、电子设备及存储介质
CN113393557A (zh) * 2021-05-31 2021-09-14 深圳米飞泰克科技有限公司 晶圆图文件生成方法、装置、设备及存储介质
CN115274484B (zh) * 2022-08-03 2023-09-29 立川(无锡)半导体设备有限公司 一种晶圆检测装置及其检测方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104035938A (zh) * 2013-03-07 2014-09-10 阿里巴巴集团控股有限公司 一种性能持续集成数据处理的方法及装置
CN104077271A (zh) * 2013-03-27 2014-10-01 珠海全志科技股份有限公司 晶圆图数据的处理方法及系统
CN104715101A (zh) * 2013-12-12 2015-06-17 北京确安科技股份有限公司 一种晶圆测试过程中的拾片文件的自动生成方法
CN105574039A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种晶圆测试数据的处理方法及系统
US9626373B2 (en) * 2012-10-01 2017-04-18 Western Digital Technologies, Inc. Optimizing data block size for deduplication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9626373B2 (en) * 2012-10-01 2017-04-18 Western Digital Technologies, Inc. Optimizing data block size for deduplication
CN104035938A (zh) * 2013-03-07 2014-09-10 阿里巴巴集团控股有限公司 一种性能持续集成数据处理的方法及装置
CN104077271A (zh) * 2013-03-27 2014-10-01 珠海全志科技股份有限公司 晶圆图数据的处理方法及系统
CN104715101A (zh) * 2013-12-12 2015-06-17 北京确安科技股份有限公司 一种晶圆测试过程中的拾片文件的自动生成方法
CN105574039A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种晶圆测试数据的处理方法及系统

Also Published As

Publication number Publication date
CN108984575A (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
CN108984575B (zh) 一种三维系统集成电路晶圆测试探针台数据结构保存方法
US7253650B2 (en) Increase productivity at wafer test using probe retest data analysis
US7453261B1 (en) Method of and system for monitoring the functionality of a wafer probe site
CN109740457B (zh) 一种人脸识别算法评测方法
CN102999417B (zh) 自动化测试管理系统及方法
US9400311B1 (en) Method and system of collective failure diagnosis for multiple electronic circuits
US10101388B2 (en) Method for enhanced semiconductor product diagnostic fail signature detection
CN107193730A (zh) 一种自动化的接口测试方法
CN111863649B (zh) 芯片的成品测试方法、装置、终端设备和存储介质
US20120029679A1 (en) Defect analysis method of semiconductor device
CN106294109B (zh) 获取缺陷代码的方法及装置
CN104123212A (zh) Usb芯片的系统测试方法
CN106017924A (zh) 滚珠丝杠副可靠性加速试验评估方法
JP3550105B2 (ja) ウエハの故障サイン自動検出、分類方法
CN107145412A (zh) 一种硬盘状态的检测方法及检测装置
CN108983072B (zh) 晶圆测试方法、晶圆测试装置以及晶圆测试系统
US8397113B2 (en) Method and system for identifying power defects using test pattern switching activity
CN109164373B (zh) 一种用于测试线材通断的方法
CN105574312A (zh) 用于工程改变数据分析的方法和系统
CN101178941B (zh) 一种动态估计缺陷所造成记忆体特征失效的方法
CN106844760A (zh) 全自动微粒子化学发光分析仪专用辅助分析方法
US6963813B1 (en) Method and apparatus for fast automated failure classification for semiconductor wafers
CN111367789A (zh) 静态报告合并分析技术
CN111898236B (zh) 基于失效大数据的加速贮存试验加速因子分析方法
CN113011139B (zh) 一种晶圆map图的转换系统和转换方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant