JP2006179670A - 半導体装置の管理方法 - Google Patents
半導体装置の管理方法 Download PDFInfo
- Publication number
- JP2006179670A JP2006179670A JP2004371224A JP2004371224A JP2006179670A JP 2006179670 A JP2006179670 A JP 2006179670A JP 2004371224 A JP2004371224 A JP 2004371224A JP 2004371224 A JP2004371224 A JP 2004371224A JP 2006179670 A JP2006179670 A JP 2006179670A
- Authority
- JP
- Japan
- Prior art keywords
- information
- semiconductor device
- semiconductor
- individual information
- individual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Die Bonding (AREA)
Abstract
【課題】 半導体チップ自体に特別な記録部などを設けることなく、半導体装置個々について識別できその製造工程情報を特定でき、個々の半導体装置の品質保証及び不良解析を行うことができる半導体装置の管理方法を提供する。
【解決手段】 半導体チップ2a,2b,2cをリードフレーム5、サポートバーまたは配線基板から選ばれる1以上の担体に接着固定する工程を有してなる半導体装置の管理方法において、半導体装置の製造工程において蓄積された情報を並べ直し個別情報6を生成し、個別情報6を半導体チップ2a,2b,2cの端子(フレームリード4)にレーザを用いて印字し、個別情報6を用いて半導体装置の管理をすることを特徴とする。
【選択図】 図1
【解決手段】 半導体チップ2a,2b,2cをリードフレーム5、サポートバーまたは配線基板から選ばれる1以上の担体に接着固定する工程を有してなる半導体装置の管理方法において、半導体装置の製造工程において蓄積された情報を並べ直し個別情報6を生成し、個別情報6を半導体チップ2a,2b,2cの端子(フレームリード4)にレーザを用いて印字し、個別情報6を用いて半導体装置の管理をすることを特徴とする。
【選択図】 図1
Description
本発明は、半導体装置の管理方法に関し、特に半導体装置の品質保証及び不良解析などに好適な半導体装置の管理方法に関する。
半導体装置の製造に当たっては、その製品の品質保証及び不良解析のために、半導体チップ毎のそれぞれ個別の情報であって、製造工場、型名、ウエハ上の位置情報、ウエハーロット番号、ダイボンド装置の履歴、ダイボンド材のデータ、フレームデータ等の製造情報、特性、テスト項目とその結果等の評価などからなる情報が、半導体装置に記載される。そして、この記載された情報を用いて半導体装置の製造情報を識別して該半導体装置を管理する方法がある(例えば、特許文献1参照)。
下記特許文献1に記載の半導体装置の管理方法では、検査用のダミーウエハであるミラーウエハに半導体製造情報記憶部を設け、この半導体製造情報記憶部に半導体タイプ、ロット番号及び特性検査結果などを記憶している。
特開平11−87198号公報
しかしながら、上記従来の半導体装置の管理方法では、半導体チップに半導体製造情報記録部を作り込まなければならない。そこで、上記従来の半導体装置の管理方法では、半導体チップ本来の回路領域が半導体製造情報記録部によって狭められてしまうなどの問題点がある。
半導体製造情報記録部を作らないとすると、次に述べるような問題が生じる。すなわち、組み立て工程においてウエハから個々の集積回路が切り離されて半導体チップとされるが、各半導体チップがどのウエハに属していたか、半導体製造情報記録部を設けないと判らなくなる。一般に半導体装置はロット単位で製造され、ロット単位で各種データ測定など行われるが、組み立て工程においては、各半導体チップがどのデータ測定結果に対応するか特定することができない。
また、半導体装置の完成後、その半導体装置がある装置に組み込まれたとき、その半導体装置に不良が発生しても、その半導体装置がどのウエハに属していた半導体チップからなるものか、加工情報・測定結果がどうあったか判らない。したがって、不良となった半導体チップと同じロットで製造された半導体チップに同じ不良・故障が発生する確率が高いが、これに対して効果的に対処することができない。
本発明は、上記問題を解決するためになされたもので、半導体チップ自体に特別な記録部などを設けることなく、半導体装置個々について識別できその製造工程情報を特定でき、個々の半導体装置の品質保証及び不良解析を行うことができる半導体装置の管理方法を提供するものである。
上記課題を解決するため、この発明は以下の構成を有する。
即ち、請求項1に記載された発明は、半導体チップをリードフレーム、サポートバーまたは配線基板から選ばれる1以上の担体に接着固定する工程を有してなる半導体装置の管理方法において、前記半導体装置の製造工程において蓄積された情報を並べ直し個別情報を生成し、前記個別情報を当該半導体チップの端子にレーザを用いて印字し、前記個別情報を用いて前記半導体装置の管理をすることを特徴とする。
即ち、請求項1に記載された発明は、半導体チップをリードフレーム、サポートバーまたは配線基板から選ばれる1以上の担体に接着固定する工程を有してなる半導体装置の管理方法において、前記半導体装置の製造工程において蓄積された情報を並べ直し個別情報を生成し、前記個別情報を当該半導体チップの端子にレーザを用いて印字し、前記個別情報を用いて前記半導体装置の管理をすることを特徴とする。
また、請求項2に記載された発明は、請求項1に記載された半導体装置の管理方法において、前記個別情報が前記半導体装置の製造工程におけるダイボンド工程までで蓄積された情報を並べ直して生成されたものであることを特徴とする。
また、請求項3に記載された発明は、請求項1又は2に記載された半導体装置の管理方法において、前記個別情報が数字と英字の組み合わせからなることを特徴とする。
本発明によれば、半導体チップの端子に印字された個別情報を用いて半導体装置を管理するので、半導体チップ自体に特別な記録部などを設けることなく、半導体装置個々について識別できその製造工程情報を特定でき、個々の半導体装置の品質保証及び不良解析を行うことができる。
以下、図面を参照し、本発明の実施形態について説明する。
図1は、本発明の実施形態に係る半導体装置の管理方法の構成を示すブロック図である。図1では、半導体装置の各製造工程で集められた情報(個別情報6)を中央情報処理装置100に送るとともに、その個別情報6を並べ直して半導体チップの端子(フレームリード4)に印字し、これらによって各半導体装置を管理する方法を示している。この管理方法について、次に具体的に説明する。
図1は、本発明の実施形態に係る半導体装置の管理方法の構成を示すブロック図である。図1では、半導体装置の各製造工程で集められた情報(個別情報6)を中央情報処理装置100に送るとともに、その個別情報6を並べ直して半導体チップの端子(フレームリード4)に印字し、これらによって各半導体装置を管理する方法を示している。この管理方法について、次に具体的に説明する。
まず、シリコンウエハ1を購入した段階で、そのシリコンウエハ1について検査を行う。この時点では何もシリコンウエハ1に記録されていない状態である。ただしシリコンウエハ1自体の製造情報などはあるので、投入ウエハ情報として、シリコンウエハ1の納入先、納入日、シリコンウエハ1のロット番号などを端末201等から入力し中央情報処理装置100に送信する。
次いで、ウエハ製造工程に入り、チップ化する。すなわち、シリコンウエハ1について種々の処理(プロセス)を施して、そのシリコンウエハ1上に複数の半導体チップ2a,2b,2cを形成する。上記プロセスとしては、例えば不純物の注入、エッチング、パターンニング、配線などがある。ここでプロセスの各工程について、ウエハ製造プロセス情報、製造日などを端末201等から入力し中央情報処理装置100に送信する。この入力では、製造時のモニタ測定情報を含めてもよい。またこの入力は、各工程における各製造装置から直接中央情報処理装置100に情報を送信することで行うことが望ましい。
次いで、半導体チップ2a,2b,2cが形成されたシリコンウエハ1についてテストをする(テスト工程)。このテスト結果は測定器から中央情報処理装置100に送信され、テスト情報として取り込まれる。
次いで、シリコンウエハ1をダイサー61でダイシングライン3にそって切断し、個々の素子単位の半導体チップ2a,2b,2cに分割する。このダイシングに関する条件などのダイシング情報も、ダイサー61から中央情報処理装置100に送信され取り込まれる。次いで、個々の半導体チップ2a,2b,2cはダイボンダー62にピックアップされて、リードフレーム5上に搬送され、リードフレーム5上の特定箇所に接着固定される。
ここで各半導体チップ2a,2b,2cをダイボンダー62でピックアップするとき、半導体チップ2a,2b,2cをダイボンドしようとする相手のリードフレームのサポートバーを、バーコードリーダまたはスキャナ等の情報読み取り器63にかけて、基板またはサポートバーに記録された情報の読み取りを行う。サポートバーに記録されている情報としては、リードフレーム5の製造情報、ロット、プレス及びエッチングに関する情報が挙げられる。サポートバーに記録されたこれらの情報は、リードフレーム5の加工メーカ等でサポートバーに記録される。そして、基板またはサポートバーに記録されたこれらの情報も個別情報6の一つとして、各装置(ダイボンダー62、バーコードリーダまたはスキャナ等)の記録手段に記録されるとともに、中央情報処理装置100に送信され、ダイボンド情報等として取り込まれる。
次いで、これまで中央情報処理装置100に取り込まれた情報を個別情報6として半導体チップのフレームリード(アウターリード)4に印字する。具体的には、これまで中央情報処理装置100に取り込まれた情報(投入ウエハ情報、ウエハ製造情報、モニタ測定情報、テスト情報、ダイシング情報、ダイボンド情報)は、中央情報処理装置100において、後述のように並べ直されて個別情報6とされる。この個別情報6は、レーザマーカ70に送信されて、フレームリード4にレーザマーク(印字)される。
上記個別情報6を生成するための並べ直しは、例えば次のように行う。個別情報6は、数字(0〜9)と英字(A〜Z)を組み合わせ、34進数の情報として印字することができる。例えば、個別情報6は、製品番号3桁、製造番号4桁、テスト番号2桁、ダイボンド3桁、予備2桁の計14桁からなるものとすると、34の14乗=2.8×1021通りの情報を特定することができる。
このように個別情報6を構成することにより、製品番号が決まると、投入番号で全製品のウエハ番号を識別することができる。また、製品番号とウエハ番号及びテスト番号で、シリコンウエハ1毎のテスト成績を抽出することができる。またダイボンド番号で、チップ情報を特定することができる。
このように個別情報6を構成することにより、製品番号が決まると、投入番号で全製品のウエハ番号を識別することができる。また、製品番号とウエハ番号及びテスト番号で、シリコンウエハ1毎のテスト成績を抽出することができる。またダイボンド番号で、チップ情報を特定することができる。
上記個別情報6の生成及び印字は、ダイボンダー62で行ってもよい。すなわち、ダイボンダー62が各半導体チップ2a,2b,2cをリードフレーム5の特定箇所に接着固定したときに、リードフレーム5の所定箇所に配置されているフレームリード4に上記個別情報6を記録装置64により印字する。
このとき、各半導体チップ2a,2b,2cの位置情報の読み取りと、フレームリード4への印字は、上記ダイボンド工程に同期して行うことが好ましい。そこで、上記読み取り器63と記録装置64をダイボンダー62に組み込んでおき、その読み取り器63と記録装置64の動作をダイボンダー62の動作と関連してシーケンス動作するようにプログラムしておくことが好ましい。
このとき、各半導体チップ2a,2b,2cの位置情報の読み取りと、フレームリード4への印字は、上記ダイボンド工程に同期して行うことが好ましい。そこで、上記読み取り器63と記録装置64をダイボンダー62に組み込んでおき、その読み取り器63と記録装置64の動作をダイボンダー62の動作と関連してシーケンス動作するようにプログラムしておくことが好ましい。
次いで、パッケージングを行い、出荷検査を行う。その結果(テスター、BI情報、出荷検査情報など)は、その検査を行った測定装置から中央情報処理装置100に送信され取り込まれる。
中央情報処理装置100はデータベース110を備えており、各工程から送信されてきた情報(投入ウエハ情報、ウエハ製造情報、モニタ測定情報、テスト情報、ダイシング情報、ダイボンド情報、レーザマーク情報、テスター、BI情報、出荷検査情報など)はすべてデータベース110に記憶される。
中央情報処理装置100はデータベース110を備えており、各工程から送信されてきた情報(投入ウエハ情報、ウエハ製造情報、モニタ測定情報、テスト情報、ダイシング情報、ダイボンド情報、レーザマーク情報、テスター、BI情報、出荷検査情報など)はすべてデータベース110に記憶される。
中央情報処理装置100は、インターフェイスを介して外部ネットワーク200に接続され、工場内の端末201及び顧客の端末202からアクセス可能となっている。
これらにより、中央情報処理装置100は、顧客からの納期の問い合わせ、不良品があったときにおけるロットの特定などをすることができる。
これらにより、中央情報処理装置100は、顧客からの納期の問い合わせ、不良品があったときにおけるロットの特定などをすることができる。
図2は、本発明の他の実施形態に係る半導体装置の管理方法の構成を示すブロック図である。図1に示す実施形態の構成要素と同一のものには同一符号を付している。本実施形態では、各工程のテスト結果などを、直接中央情報処理装置100に送信するのではなく、各工程の製造装置ごとにサーバ111〜117を設け、このサーバ111〜117を介して中央情報処理装置100に送信するものである。
このようにすることで、図1における中央情報処理装置100が担っている負荷をサーバ111〜117に分散させることができ、中央情報処理装置100の負荷を低減することができる。
また、図2に示すように、中央情報処理装置100の下位サーバとして自社用のサーバと顧客対応用のサーバを設けてもよい。このようにすることで、システムの改良または保守などが容易になるとともに、顧客側の端末202からのアクセス制御を容易となりセキュリティを高めることができる。
また、各顧客にIDを付与し、このIDを用いて中央情報処理装置100へのアクセス制御を行うことでセキュリティを高めてもよい。また、IDを用いて顧客がアクセス可能な情報を限定してもよい。
次に、上記実施形態に係る半導体装置の管理方法で管理される半導体装置の具体例について説明する。
図3は、上記実施の形態に適用される半導体装置のチップ構造を示す平面図である。図3(A)にウエハダイシング前のシリコンウエハ1を示している。
シリコンウエハ1の上には、リソグラフィ等を用いて半導体チップ2が、半導体チップ2a、2b、2c、…と縦横に規則的に形成されている。この半導体チップ2は半導体チップ間のダイシングライン3に沿って後工程で切断され、方形の個別の半導体チップに分割される。
図3は、上記実施の形態に適用される半導体装置のチップ構造を示す平面図である。図3(A)にウエハダイシング前のシリコンウエハ1を示している。
シリコンウエハ1の上には、リソグラフィ等を用いて半導体チップ2が、半導体チップ2a、2b、2c、…と縦横に規則的に形成されている。この半導体チップ2は半導体チップ間のダイシングライン3に沿って後工程で切断され、方形の個別の半導体チップに分割される。
そして、シリコンウエハ1から個々の素子単位に分割された半導体チップ2a、2b、2c、…はそれぞれ、図3(B)に図示する如く、フレームリード4を配してなるリードフレーム5に接着固定される。
本実施の形態は、このような状態にリードフレーム5に接着固定される個々の半導体チップ2a、2b、2c、…の製造条件等の管理情報や特性等のテスト情報よりなる個別情報6を、これらが接着されるリードフレーム上に記録し、その個別情報6を用いて各半導体チップ2a、2b、2c、…を管理するものである。
本実施の形態は、このような状態にリードフレーム5に接着固定される個々の半導体チップ2a、2b、2c、…の製造条件等の管理情報や特性等のテスト情報よりなる個別情報6を、これらが接着されるリードフレーム上に記録し、その個別情報6を用いて各半導体チップ2a、2b、2c、…を管理するものである。
特に好ましくは、この個別情報6は、個々の半導体チップが接着されるフレームリ−ド4に記録すると良い。なお、この場合個別情報6が記録されるフレームリード4は特定されたリードに限定されることなく、複数のフレームリ−ド4にわたって記録すれば、多くの情報を記録することが出来る。
図4は、上記したフレームリード4に個別情報6を記録された半導体チップ2aをパッケージ7に封止して、リードフレーム5から切り出した状態の半導体装置の完成品を示すもので、リードフレーム5から切り出したアウターリードとなるフレームリード4の肩部分に上記個別情報6が記録されたものである。
記録する個別情報6としては、例えば、・製造工場、・製造年月日、・シリコンウエハ・ロット番号、・シリコンウエハ1上の位置情報、・ダイボンド装置の履歴、・ダイボンド材のデータ等の管理情報、・チップの特性、・テスト番号、テストデータ、フレームデータ等のテスト情報が記録される。
ここで、上記個別情報6のうち、例えば半導体チップ2aのシリコンウエハ1上での位置情報は、図3(A)のようにして特定される。一般に、半導体チップのパターン形成は、シリコンウエハ1の面内における結晶軸方向の1つ示すオリエンテーション・フラット1aと、これに垂直な方向に沿って行われるので、第1座標軸をオリエンテーション・フラット1aと平行に、第2座標軸をウエハ面内でこれと垂直な方向に定め、これを用いて、図3(A)に示すように個別の半導体チップ2a、2b、2c、…のシリコンウエハ1上の位置情報が定められる。
また、上述したその他の情報のうち・製造工場、・製造年月日、・シリコンウエハ・ロット番号、・ダイボンド装置の履歴、・ダイボンド材のデータ等の個別管理情報は、半導体チップ形成時の工程により必然的に特定され、又特性等のテスト情報等は個別の半導体チップをそれぞれテスト装置によって測定して特定される。
なお、上記した実施の形態は、フレームリード4が配されているリードフレーム5(「QFP」4側面リ−ド配置パッケージ)に半導体チップ1を接着固定する半導体装置に適用したものである。
このようなアウターリ−ド4の端子が配設されていないパッケージ、例えばQFN(4側面リードピン無配置)パッケージや、CSN(チップと同寸法)パッケージ、更にはBGA(金属バンプ端子)パッケージで形成される半導体装置では後述の実施の形態で情報を記録する。その実施の形態を図5と図6を参照して説明する。
このようなアウターリ−ド4の端子が配設されていないパッケージ、例えばQFN(4側面リードピン無配置)パッケージや、CSN(チップと同寸法)パッケージ、更にはBGA(金属バンプ端子)パッケージで形成される半導体装置では後述の実施の形態で情報を記録する。その実施の形態を図5と図6を参照して説明する。
図5は、QFNパッケージの半導体装置21を説明するもので、図5(A)は裏面図、図5(B)はA−A´の断面図である。
図5において、半導体チップ2は、その四隅部がサポートバー22で支持されて、パッケージ23に収容されている。サポートバー22の一部は少なくとも裏面に露出している。そして半導体チップ2の管理情報やテスト情報等の個別情報6は、前記サポートバー22の露出部分22a〜dに記録されている。これにより、個別情報6はサポートバー22の露出部、すなわち裏面や側面などの、必要に応じて目視、直接確認し得る状態に外表面に記録保持されている。なお、符号24は電極パッドに配されたリードである。
半導体装置21の製造にあたっては、ダイボンド工程で半導体チップ2aをサポートバー22に固定する時に、サポートバー22に個別情報6を記録すればよい。
図5において、半導体チップ2は、その四隅部がサポートバー22で支持されて、パッケージ23に収容されている。サポートバー22の一部は少なくとも裏面に露出している。そして半導体チップ2の管理情報やテスト情報等の個別情報6は、前記サポートバー22の露出部分22a〜dに記録されている。これにより、個別情報6はサポートバー22の露出部、すなわち裏面や側面などの、必要に応じて目視、直接確認し得る状態に外表面に記録保持されている。なお、符号24は電極パッドに配されたリードである。
半導体装置21の製造にあたっては、ダイボンド工程で半導体チップ2aをサポートバー22に固定する時に、サポートバー22に個別情報6を記録すればよい。
図6は、BGAパッケージの半導体装置31を説明するもので、図6(A)は裏面図、図6(B)はB−B´の断面図である。
図6において、このBGAパッケージの半導体装置31では、半導体チップ2は、裏面にプリント配線が配されている基板32の表面に固定されており、その配線基板32の裏面に外部端子となる金属バンプ33が格子状に配置されているものである。
図6において、このBGAパッケージの半導体装置31では、半導体チップ2は、裏面にプリント配線が配されている基板32の表面に固定されており、その配線基板32の裏面に外部端子となる金属バンプ33が格子状に配置されているものである。
この場合、配線基板32に固定された半導体チップ2の管理情報やテスト情報等の個別情報6は、前記配線基板32の裏面又は側面に記録されている。これにより、個別情報6は必要に応じて目視、確認し得る状態で外部表面に記録保持されている。なお、符号34はパッケージである。
このBGAパッケージの半導体装置31の製造に当たっては、ダイボンド工程で半導体チップ2aを配線基板32に固定する時に、配線基板32の裏面や側面に個別情報6を記録すればよい。
このBGAパッケージの半導体装置31の製造に当たっては、ダイボンド工程で半導体チップ2aを配線基板32に固定する時に、配線基板32の裏面や側面に個別情報6を記録すればよい。
上記実施形態において、個別情報6を記録する記録方法及び装置としては、例えばレーザが使用され、その例として以下のような方法及び装置によって行われる。
固体レーザ:YAGレーザ又は半導体レーザ。
気体レーザ:He(ヘリウム)−Ne(ネオン)、CO2(炭酸ガス)、KrFエキシマ、Arイオン、紫外線。
液体レーザ;Dyeレーザ。
例えば、YAGレーザにあっては、単位熱量2〜6mJ/cm2、使用波長532nm、ピークパワー0.5〜0.88Mwの条件で行える。
また、KrFエキシマレーザにあっては、単位熱量10〜15J/cm2、使用波長248nmの条件で行える。
固体レーザ:YAGレーザ又は半導体レーザ。
気体レーザ:He(ヘリウム)−Ne(ネオン)、CO2(炭酸ガス)、KrFエキシマ、Arイオン、紫外線。
液体レーザ;Dyeレーザ。
例えば、YAGレーザにあっては、単位熱量2〜6mJ/cm2、使用波長532nm、ピークパワー0.5〜0.88Mwの条件で行える。
また、KrFエキシマレーザにあっては、単位熱量10〜15J/cm2、使用波長248nmの条件で行える。
さらに、記録する個別情報6に使用する記号あるいは表示等の例としては、先の例において示したもの以外に、図7に表示するような記号等が好適に使用することが出来る。
また、記録された個別情報6の記録部分の形態は、フレームリード4の表面に刻印された状態、すなわち、表面に浅く凹部が形成された状態となることが必要であり、これはリード4表面のハンダのリフローがあっても、光学的に読み取りが可能でなければならないからである。
また、記録された個別情報6の記録部分の形態は、フレームリード4の表面に刻印された状態、すなわち、表面に浅く凹部が形成された状態となることが必要であり、これはリード4表面のハンダのリフローがあっても、光学的に読み取りが可能でなければならないからである。
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
本発明は、各種の半導体装置の管理方法及び半導体装置の管理装置に有用である。特に本発明は、半導体装置の品質保証及び不良解析などについて、管理する方法及び管理する装置に有用である。
1…シリコンウエハ、2,2a,2b,2c…半導体チップ、3…ダイシングライン、4…フレームリード(アウターリード、端子)、5…リードフレーム、6…個別情報、7,23,34…パッケージ、11,21,31…半導体装置、22…サポートバー、24…リード、32…配線基板、33…金属ボール、61…ダイサー、62…ダイボンダー、63…読み取り器、64…記録装置、70…レーザマーカ、100…中央情報処理装置、110…データベース、111,112,113,114,115,116,117…サーバ、200…外部ネットワーク、201,202…端末
Claims (3)
- 半導体チップをリードフレーム、サポートバーまたは配線基板から選ばれる1以上の担体に接着固定する工程を有してなる半導体装置の管理方法において、
前記半導体装置の製造工程において蓄積された情報を並べ直し個別情報を生成し、
前記個別情報を当該半導体チップの端子にレーザを用いて印字し、
前記個別情報を用いて前記半導体装置の管理をすることを特徴とする半導体装置の管理方法。 - 前記個別情報は、前記半導体装置の製造工程におけるダイボンド工程までで蓄積された情報を並べ直して生成されたものであることを特徴とする請求項1記載の半導体装置の管理方法。
- 前記個別情報は、数字と英字の組み合わせからなることを特徴とする請求項1又は2記載の半導体装置の管理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004371224A JP2006179670A (ja) | 2004-12-22 | 2004-12-22 | 半導体装置の管理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004371224A JP2006179670A (ja) | 2004-12-22 | 2004-12-22 | 半導体装置の管理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006179670A true JP2006179670A (ja) | 2006-07-06 |
Family
ID=36733487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004371224A Pending JP2006179670A (ja) | 2004-12-22 | 2004-12-22 | 半導体装置の管理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006179670A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012059977A (ja) * | 2010-09-10 | 2012-03-22 | Hitachi High-Tech Instruments Co Ltd | 部品実装方法 |
CN113325298A (zh) * | 2021-03-08 | 2021-08-31 | 南京派格测控科技有限公司 | 一种芯片的质量检测装置 |
-
2004
- 2004-12-22 JP JP2004371224A patent/JP2006179670A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012059977A (ja) * | 2010-09-10 | 2012-03-22 | Hitachi High-Tech Instruments Co Ltd | 部品実装方法 |
CN113325298A (zh) * | 2021-03-08 | 2021-08-31 | 南京派格测控科技有限公司 | 一种芯片的质量检测装置 |
CN113325298B (zh) * | 2021-03-08 | 2022-07-12 | 南京派格测控科技有限公司 | 一种芯片的质量检测装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10431551B2 (en) | Visual identification of semiconductor dies | |
US8649896B2 (en) | Manufacturing method of semiconductor device | |
US7282377B2 (en) | Method for identifying semiconductor integrated circuit device, method for manufacturing semiconductor integrated circuit device, semiconductor integrated circuit device and semiconductor chip | |
US7299973B2 (en) | Semiconductor device and an information management system therefor | |
US9362183B2 (en) | Method of manufacturing semiconductor device | |
US20160351508A1 (en) | Creating Unique Device Identification For Semiconductor Devices | |
KR20140116560A (ko) | 개별 소자의 역방향 트레이서빌리티 및 반도체 디바이스의 순방향 트레이서빌리티 | |
JPH05315207A (ja) | 半導体装置 | |
JPH07335510A (ja) | 半導体装置およびその識別子付与方法およびその不良解析方法 | |
JP2000228341A (ja) | 半導体集積回路 | |
JP2006179670A (ja) | 半導体装置の管理方法 | |
JP2013157626A (ja) | 半導体装置の製造方法 | |
JP3610887B2 (ja) | ウエハレベル半導体装置の製造方法及び半導体装置 | |
US20080241999A1 (en) | Semiconductor device and manufacturing method therefor | |
KR101060907B1 (ko) | 반도체 패키지의 제조 방법 | |
JP6415411B2 (ja) | 半導体装置の製造方法 | |
JP2006279084A (ja) | 半導体製造装置 | |
JPH05144891A (ja) | 半導体装置用マツピングデータ・マーキングユニツト | |
JP2009272474A (ja) | 半導体装置の製造方法 | |
JP2003347319A (ja) | 半導体装置の製造方法 | |
ZhiJie et al. | Error proof inkless die bonding process development | |
KR20030023268A (ko) | 다양한 아이디 정보를 저장할 수 있는 아이디 회로를포함하는 반도체 집적 회로 | |
JPS6254909A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070810 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070821 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20071022 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20080304 Free format text: JAPANESE INTERMEDIATE CODE: A02 |