CN110571262A - 一种具有沟槽结构的碳化硅结势垒肖特基二极管 - Google Patents
一种具有沟槽结构的碳化硅结势垒肖特基二极管 Download PDFInfo
- Publication number
- CN110571262A CN110571262A CN201910864537.5A CN201910864537A CN110571262A CN 110571262 A CN110571262 A CN 110571262A CN 201910864537 A CN201910864537 A CN 201910864537A CN 110571262 A CN110571262 A CN 110571262A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- schottky diode
- junction barrier
- barrier schottky
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 71
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 69
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 65
- 238000002347 injection Methods 0.000 claims description 29
- 239000007924 injection Substances 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 229910052681 coesite Inorganic materials 0.000 claims description 10
- 229910052906 cristobalite Inorganic materials 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 229910052682 stishovite Inorganic materials 0.000 claims description 10
- 229910052905 tridymite Inorganic materials 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 230000005684 electric field Effects 0.000 abstract description 18
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 description 38
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种具有沟槽结构的碳化硅结势垒肖特基二极管，属于半导体器件技术领域。本发明的器件在传统JBS器件结构基础上引入肖特基接触区下沟槽结构，减小了JBS区内主结边缘峰值电场大小，平缓了器件击穿时主结边缘电场分布，提高了器件的反向耐压大小，也提高了器件的正向导通电流大小，同时该结构在大电流且器件的肖特基接触区很宽时，可以达到比传统SiC JBS器件更大的击穿电压值，而反向漏电流变化并不明显，解决了JBS器件在大电流下且肖特基接触区很宽时反向击穿电压特性差等问题。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种具有沟槽结构的碳化硅结势垒肖特基二极管。
背景技术
宽禁带半导体材料——碳化硅(SiC)是制备高压电力电子器件的理想材料，相较于Si材料而言，SiC材料具有击穿电场强度高(4×106V/cm)、载流子饱和漂移速度高(2×107cm/s)、热导率高、热稳定性好等优点，因此特别适合用于大功率、高压、高温和抗辐射的电子器件中。
4H-SiC肖特基势垒二极管(SBD)做为最先替代硅基器件的宽禁带功率半导体器件，通过SiC半导体与金属接触而形成的势垒，实现了一个方向导通、一个方向阻断的整流效果。SBD二极管在功率系统中应用的优势是拥有低导通电阻与高击穿电压的优点、通态损耗小、开关速度快，具有近乎理想的反向恢复特性，在高频电力电子应用方面优势巨大。4H-SiC结势垒肖特基(JBS)二极管采用了JBS结构，除继承4H-SiC肖特基势垒二极管优良特性外，还改善了4H-SiC高势垒SBD难以兼顾反向耐压和正向压降的问题。器件的正向特性具有多子器件特点，即JBS器件具有肖特基二极管正向特性，但是反向特性则具有PiN二极管特点，不但显著降低了反向漏电流，而且明显提高了击穿电压。
4H-SiC JBS二极管的反向耐压主要由元胞中的PN结区承担，因此，JBS二极管的理想击穿电压就近似为单边突变结的击穿电压。P+N-单边突变结反向工作时主要由掺杂较低的N区形成耗尽层承受耐压。
在低电压下，由于SiC PN结没有开启，导通电流主要由肖特基接触完成，想要增加正向电流则需要增加肖特基接触区域的宽度。然而增加肖特基接触区域的宽度，器件的击穿电压会随之减小，反向击穿特性变差。因此，如何解决肖特基接触区宽度与击穿电压之间的折衷问题成为了亟待解决的技术问题。
发明内容
本发明所要解决的技术问题是针对现有技术存在的问题，提供一种具有沟槽结构的碳化硅结势垒肖特基二极管。
为解决上述技术问题，本发明实施例提供一种具有沟槽结构的碳化硅结势垒肖特基二极管，包括欧姆接触电极、碳化硅N+衬底、碳化硅N-外延层、SiO2隔离介质、肖特基接触电极、多个P+注入区和多个P+场限环；
欧姆接触电极、碳化硅N+衬底和碳化硅N-外延层从下至上依次层叠设置；多个P+注入区间隔的设置在碳化硅N-外延层的上层；多个P+场限环间隔的设置在碳化硅N-外延层的上层，且位于多个P+注入区的两侧；SiO2隔离介质位于碳化硅N-外延层上方的两侧；肖特基接触电极位于多个P+注入区上，且位于SiO2隔离介质之间；
多个P+注入区之间还设置有沟槽，肖特基接触电极还位于沟槽的侧壁和底面。
本发明的有益效果是：本发明利用在JBS区P+注入区之间的肖特基接触区下刻蚀做沟槽结构，从而平缓器件击穿时电场分布，减小电场尖峰，提高击穿电压，从而解决SiCJBS器件肖特基接触区宽度增加导致击穿电压降低的问题。该沟槽结构有效增加P+注入区之间的肖特基接触区宽度，增加导通路径，从而提高了器件的正向导通电流，同时不会降低器件的击穿电压，解决了肖特基接触区宽度与击穿电压之间的折衷问题。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，多个P+场限环为14个，在碳化硅N-外延层的上层两侧分别设置7个P+场限环；每个P+场限环的掺杂浓度为5E18cm-3，结深为0.6微米～0.8微米，宽度为1微米；多个P+场限环的初始间距为0.8微米，并以0.1微米为基数递增。
上述进一步方案的有益效果是：解决主结边缘效应，使击穿电压接近理想击穿电压。
进一步的，沟槽的深度与P+注入区的结深相等。
上述进一步方案的有益效果是：使器件的击穿电压达到最大值，远远高于传统的结势垒肖特基二极管，此时主结电场分布最为平缓。
进一步的，沟槽的深度为0.6微米～0.8微米，宽度为6微米。
进一步的，P+注入区的掺杂浓度为5E18cm-3，结深为0.5微米～0.8微米。
进一步的，N-外延层的掺杂浓度为1E16cm-3～2E16cm-3，厚度为5微米～6微米。
进一步的，N+衬底层的掺杂浓度为1E20cm-3，厚度为5微米～6微米。
进一步的，欧姆接触电极的材料为镍或镍合金，肖特基接触电极的材料为镍。
附图说明
图1为第一种传统结势垒肖特基二极管的结构示意图；
图2为本发明第一实施例的具有沟槽结构的碳化硅结势垒肖特基二极管的结构示意图；
图3为第一种传统结势垒肖特基二极管和本发明第一实施例的具有沟槽结构的碳化硅结势垒肖特基二极管的反向击穿特性曲线；
图4为第一种传统结势垒肖特基二极管和本发明第一实施例的具有沟槽结构的碳化硅结势垒肖特基二极管的正向IV特性曲线；
图5为第一种传统结势垒肖特基二极管击穿时的电场分布曲线；
图6为本发明第一实施例的具有沟槽结构的碳化硅结势垒肖特基二极管击穿时的电场分布曲线；
图7为第二种传统结势垒肖特基二极管的结构示意图；
图8为本发明第二实施例的具有沟槽结构的碳化硅结势垒肖特基二极管的结构示意图；
图9为第二种传统结势垒肖特基二极管和本发明第二实施例的具有沟槽结构的碳化硅结势垒肖特基二极管的反向击穿特性曲线；
图10为第二种传统结势垒肖特基二极管和本发明第二实施例的具有沟槽结构的碳化硅结势垒肖特基二极管的正向IV特性曲线；
图11为第二种传统结势垒肖特基二极管击穿时的电场分布曲线；
图12为本发明第二实施例的具有沟槽结构的碳化硅结势垒肖特基二极管击穿时的电场分布曲线。
附图中，各标号所代表的部件列表如下：
1、碳化硅N+衬底，2、碳化硅N-外延层，3、P+注入区，4、沟槽，5、肖特基接触电极，6、欧姆接触电极，7、SiO2隔离介质，8、P+场限环。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图2所示，本发明第一实施例提供的一种具有沟槽结构的碳化硅结势垒肖特基二极管，包括欧姆接触电极6、碳化硅N+衬底1、碳化硅N-外延层2、SiO2隔离介质7、肖特基接触电极5、多个P+注入区3和多个P+场限环8；
欧姆接触电极6、碳化硅N+衬底1和碳化硅N-外延层2从下至上依次层叠设置；多个P+注入区3间隔的设置在碳化硅N-外延层2的上层；多个P+场限环8间隔的设置在碳化硅N-外延层2的上层，且位于多个P+注入区3的两侧；SiO2隔离介质7位于碳化硅N-外延层2上方的两侧；肖特基接触电极5位于多个P+注入区3上，且位于SiO2隔离介质7之间；
多个P+注入区3之间还设置有沟槽4，肖特基接触电极5还位于沟槽4的侧壁和底面。
上述实施例中，为了便于将如图1所示的第一种传统结势垒肖特基二极管的性能与本发明的结势垒肖特基二极管作对比，本实施例采用相同掺杂水平、相同尺寸制作SiC结势垒肖特基二极管：碳化硅N-外延层2的掺杂浓度为2E16cm-3，碳化硅N-外延层2的厚度为5微米；采用金属Ni合金作为肖特基接触电极5，采用金属Ni作为欧姆接触电极6；碳化硅N+衬底层1厚度为5微米，掺杂浓度为1E20cm-3；P+注入区3掺杂浓度为5E18cm-3，宽度为3微米，结深为0.6微米，间距为6微米，P+注入区3一共有四个P+注入环；元胞两侧各有7个P+场限环8，一共14个P+场限环8，每个环掺杂浓度为5E18cm-3，结深为0.6微米，宽度为1微米，初始环间距为0.8微米，并以0.1微米为基数递增；P+注入区3之间的沟槽4深度为0.6um，沟槽宽度为6um。此外，多个P+场限环8的间距，由内侧向外侧以0.1微米为基数递增。
采用TCAD软件Silvaco搭建如图1、图2的器件结构，在二极管欧姆电极6上施加电压，得到反向电压与反向线性电流密度关系的曲线，如图3所示，其中，正方形图例曲线表示第一种传统JBS器件的击穿特性曲线，三角形图例曲线表示本发明第一实施例的JBS器件的击穿特性曲线，从图3可以得到，如图1所示的第一种传统结势垒肖特基二极管的击穿电压为740V，反向电压为650V时，反向线性电流密度为4.37E-14A/um；得到本发明第一实施例的结势垒肖特基二极管击穿电压为808V，反向电压为650V时，反向线性电流密度为3.65E-14A/um。可见本发明第一实施例的具有沟槽结构的碳化硅结势垒肖特基二极管击穿电压相对于第一种传统结势垒肖特基二极管提高了约7.8％，反向电压相等时的反向线性电流密度也没有提高，即反向漏电流并没有因为沟槽结构而提高。
由第一种传统结势垒肖特基二极管和本发明第一实施例的结势垒肖特基二极管的正向IV特性曲线可知，如图4所示，其中，三角形图例曲线表示第一种传统JBS器件的正向导通特性曲线，圆形图例曲线表示本发明第一实施例JBS器件的正向导通特性曲线，在正向压降为1.6V时，传统结势垒肖特基二极管正向线性电流密度为9.76E-4A/um，本发明第一实施例的结势垒肖特基二极管正向线性电流密度为1.24E-3A/um，可知本发明第一实施例的结势垒肖特基二极管的正向线性电流密度与传统结势垒肖特基二极管相比有所提高，正向导通电流增加。
图5为第一种传统结势垒肖特基二极管击穿时，在纵向上0.9微米处的电场分布曲线，图6为本发明第一实施例的结势垒肖特基二极管击穿时，在纵向上0.9微米处的电场分布曲线。由图5和图6可知，本发明第一实施例的二极管中，沟槽结构平缓了主结边缘和下方的电场分布，从而提高了击穿电压的大小。
如图8所示，本发明第二实施例提供的一种具有沟槽结构的碳化硅结势垒肖特基二极管，是在第一实施例的基础上，为了便于将如图7所示的第二种传统结势垒肖特基二极管的性能与本发明第二实施例的结势垒肖特基二极管作对比，本实施例采用相同掺杂水平、相同尺寸制作SiC结势垒肖特基二极管：碳化硅N-外延层2的掺杂浓度为2E16cm-3，碳化硅N-外延层2的厚度为5微米；采用金属Ni合金作为肖特基接触电极5，采用金属Ni作为欧姆接触电极6；碳化硅N+衬底层1厚度为5微米，掺杂浓度为1E20cm-3；P+注入区3掺杂浓度为5E18cm-3，宽度为3微米，结深为0.8微米，间距为6微米，P+注入区3一共有四个P+注入环；元胞两侧各有7个P+场限环8，一共14个P+场限环8，每个环掺杂浓度为5E18cm-3，结深为0.8微米，宽度为1微米，初始环间距为0.8微米，并以0.1微米为基数递增；P+注入区3之间的沟槽4深度为0.8um，沟槽宽度为6um。此外，多个P+场限环8的间距，由内侧向外侧以0.1微米为基数递增。
采用TCAD软件Silvaco搭建如图7、图8的器件结构，在二极管欧姆电极6上施加电压，得到反向电压与反向线性电流密度关系的曲线，如图9所示，其中，正方形图例曲线表示第二种传统JBS器件的击穿特性曲线，三角形图例曲线表示本发明第二实施例的JBS器件的击穿特性曲线，从图9中得到，第二种传统结势垒肖特基二极管的击穿电压为690V，反向电压为650V时的反向线性电流密度为5.56E-14A/um；得到本发明第二实施例的结势垒肖特基二极管的击穿电压为700V，反向电压为650V时的反向线性电流密度为4.27E-14A/um。可见本发明第二实施例的具有沟槽结构的碳化硅结势垒肖特基二极管的击穿电压相对于传统结势垒肖特基二极管提高了1.5％，反向电压相等时的反向线性电流密度也没有提高，即反向漏电流并没有因为沟槽结构而提高。
由第二种传统结势垒肖特基二极管和本发明第二实施例的结势垒肖特基二极管的正向IV特性曲线可知，如图10所示，其中，三角形图例曲线表示第二种传统JBS器件的正向导通特性曲线，圆形图例曲线表示本发明第二实施例JBS器件的正向导通特性曲线，在正向压降为1.6V时，传统结势垒肖特基二极管正向线性电流密度为9.47E-4A/um，本发明第二实施例的结势垒肖特基二极管正向线性电流密度为1.29E-3A/um，可知本发明第二实施例的结势垒肖特基二极管正向线性电流密度与传统结势垒肖特基二极管相比有所提高，正向导通电流增加。
图11为第二种传统结势垒肖特基二极管击穿时，在纵向上1微米处的电场分布曲线，图12为本发明第二实施例提供的结势垒肖特基二极管击穿时，在纵向上1微米处的电场分布曲线。由图11和图12可知，本发明第二实施例的二极管中，沟槽结构平缓了主结边缘和下方的电场分布，从而提高了击穿电压的大小。
可选地，沟槽4的深度与P+注入区3的结深相等。
可选地，沟槽4的深度为0.6微米～0.8微米，宽度为6微米。
可选地，P+注入区3的掺杂浓度为5E18cm-3，结深为0.5微米～0.8微米。
可选地，N-外延层2的掺杂浓度为1E16cm-3～2E16cm-3，厚度为5微米～6微米。
可选地，N+衬底层1的掺杂浓度为1E20cm-3，厚度为5微米～6微米。
可选地，欧姆接触电极5的材料为镍或镍合金，肖特基接触电极6的材料为镍。
本发明的具有沟槽结构的碳化硅结势垒肖特基二极管利用在P+注入区之间的肖特基接触区下刻蚀做沟槽结构，从而平缓器件击穿时电场分布，减小电场尖峰，提高击穿电压，从而解决SiC JBS器件肖特基接触区宽度增加导致击穿电压降低的问题。并且，该沟槽结构有效增加P+注入区之间的肖特基接触区宽度，增加导通路径，从而提高了器件的正向导通电流，同时不会降低器件的击穿电压。此外，通过仿真器件电学特性发现，P+注入区之间的肖特基接触区下的沟槽深度与P+注入区结深相等时，器件击穿电压达到最大值，远远高于传统的结势垒肖特基二极管，并且本发明的结势垒肖特基二极管的正向线性电流密度大于传统结势垒肖特基二极管的正向线性电流密度，在大的肖特基宽度的基础上进一步提高了正向导通电流，同时沟槽结构对反向漏电流影响不大。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种具有沟槽结构的碳化硅结势垒肖特基二极管，包括欧姆接触电极(6)、碳化硅N+衬底(1)、碳化硅N-外延层(2)、SiO2隔离介质(7)、肖特基接触电极(5)、多个P+注入区(3)和多个P+场限环(8)；
欧姆接触电极(6)、碳化硅N+衬底(1)和碳化硅N-外延层(2)从下至上依次层叠设置；多个P+注入区(3)间隔的设置在碳化硅N-外延层(2)的上层；多个P+场限环(8)间隔的设置在碳化硅N-外延层(2)的上层，且位于多个P+注入区(3)的两侧；SiO2隔离介质(7)位于碳化硅N-外延层(2)上方的两侧；肖特基接触电极(5)位于多个P+注入区(3)上，且位于SiO2隔离介质(7)之间；
其特征在于，多个P+注入区(3)之间还设置有沟槽(4)，肖特基接触电极(5)还位于沟槽(4)的侧壁和底面。
2.根据权利要求1所述的一种具有沟槽结构的碳化硅结势垒肖特基二极管，其特征在于，多个P+场限环(8)为14个，在碳化硅N-外延层(2)的上层两侧分别设置7个P+场限环(8)；每个P+场限环(8)的掺杂浓度为5E18cm-3，结深为0.6微米～0.8微米，宽度为1微米；多个P+场限环(8)的初始间距为0.8微米，并以0.1微米为基数递增。
3.根据权利要求1所述的一种具有沟槽结构的碳化硅结势垒肖特基二极管，其特征在于，沟槽(4)的深度与P+注入区(3)的结深相等。
4.根据权利要求1所述的一种具有沟槽结构的碳化硅结势垒肖特基二极管，其特征在于，沟槽(4)的深度为0.6微米～0.8微米，宽度为6微米。
5.根据权利要求1所述的一种具有沟槽结构的碳化硅结势垒肖特基二极管，其特征在于，P+注入区(3)的掺杂浓度为5E18cm-3，结深为0.5微米～0.8微米。
6.根据权利要求1所述的一种具有沟槽结构的碳化硅结势垒肖特基二极管，其特征在于，N-外延层(2)的掺杂浓度为1E16cm-3～2E16cm-3，厚度为5微米～6微米。
7.根据权利要求1所述的一种具有沟槽结构的碳化硅结势垒肖特基二极管，其特征在于，N+衬底层(1)的掺杂浓度为1E20cm-3，厚度为5微米～6微米。
8.根据权利要求1所述的一种具有沟槽结构的碳化硅结势垒肖特基二极管，其特征在于，欧姆接触电极(5)的材料为镍或镍合金，肖特基接触电极(6)的材料为镍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910864537.5A CN110571262B (zh) | 2019-09-09 | 2019-09-09 | 一种具有沟槽结构的碳化硅结势垒肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910864537.5A CN110571262B (zh) | 2019-09-09 | 2019-09-09 | 一种具有沟槽结构的碳化硅结势垒肖特基二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110571262A true CN110571262A (zh) | 2019-12-13 |
| CN110571262B CN110571262B (zh) | 2021-03-30 |
Family
ID=68779546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910864537.5A Active CN110571262B (zh) | 2019-09-09 | 2019-09-09 | 一种具有沟槽结构的碳化硅结势垒肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110571262B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112698174A (zh) * | 2020-12-08 | 2021-04-23 | 扬州扬杰电子科技股份有限公司 | 一种肖特基芯片iv不良曲线的测试筛选方法 |
| CN113066870A (zh) * | 2021-03-25 | 2021-07-02 | 电子科技大学 | 一种具有终端结构的氧化镓基结势垒肖特基二极管 |
| CN113193053A (zh) * | 2021-05-20 | 2021-07-30 | 电子科技大学 | 一种具有高正向电流密度的沟槽肖特基二极管 |
| CN113594264A (zh) * | 2021-07-26 | 2021-11-02 | 弘大芯源(深圳)半导体有限公司 | 一种带凹槽结构的肖特基二极管 |
| CN113809071A (zh) * | 2021-07-26 | 2021-12-17 | 浙江芯国半导体有限公司 | 包含肖特基二极管的电路及相关应用 |
| CN114464531A (zh) * | 2022-04-13 | 2022-05-10 | 深圳芯能半导体技术有限公司 | 碳化硅肖特基二极管的结构、制造方法及电力电子设备 |
| CN114784108A (zh) * | 2022-04-21 | 2022-07-22 | 电子科技大学 | 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101467262A (zh) * | 2006-04-04 | 2009-06-24 | 半南实验室公司 | 结势垒肖特基整流器及其制造方法 |
| CN103107151A (zh) * | 2011-11-11 | 2013-05-15 | 万国半导体股份有限公司 | 用于氮化镓肖特基二极管的端接结构 |
| KR20130049916A (ko) * | 2011-11-07 | 2013-05-15 | 현대자동차주식회사 | 실리콘 카바이드 쇼트키 베리어 다이오드 및 이의 제조방법 |
| JP2013251419A (ja) * | 2012-06-01 | 2013-12-12 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
| KR20150048360A (ko) * | 2013-10-28 | 2015-05-07 | 코닝정밀소재 주식회사 | 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드 |
| CN107331616A (zh) * | 2017-06-19 | 2017-11-07 | 中国科学院微电子研究所 | 一种沟槽结势垒肖特基二极管及其制作方法 |
| WO2018146791A1 (ja) * | 2017-02-10 | 2018-08-16 | 三菱電機株式会社 | 半導体装置 |
| CN108565295A (zh) * | 2018-02-12 | 2018-09-21 | 泰科天润半导体科技（北京）有限公司 | 一种碳化硅肖特基二极管及其制备方法 |
-
2019
- 2019-09-09 CN CN201910864537.5A patent/CN110571262B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101467262A (zh) * | 2006-04-04 | 2009-06-24 | 半南实验室公司 | 结势垒肖特基整流器及其制造方法 |
| KR20130049916A (ko) * | 2011-11-07 | 2013-05-15 | 현대자동차주식회사 | 실리콘 카바이드 쇼트키 베리어 다이오드 및 이의 제조방법 |
| CN103107151A (zh) * | 2011-11-11 | 2013-05-15 | 万国半导体股份有限公司 | 用于氮化镓肖特基二极管的端接结构 |
| JP2013251419A (ja) * | 2012-06-01 | 2013-12-12 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
| KR20150048360A (ko) * | 2013-10-28 | 2015-05-07 | 코닝정밀소재 주식회사 | 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드 |
| WO2018146791A1 (ja) * | 2017-02-10 | 2018-08-16 | 三菱電機株式会社 | 半導体装置 |
| CN107331616A (zh) * | 2017-06-19 | 2017-11-07 | 中国科学院微电子研究所 | 一种沟槽结势垒肖特基二极管及其制作方法 |
| CN108565295A (zh) * | 2018-02-12 | 2018-09-21 | 泰科天润半导体科技（北京）有限公司 | 一种碳化硅肖特基二极管及其制备方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112698174A (zh) * | 2020-12-08 | 2021-04-23 | 扬州扬杰电子科技股份有限公司 | 一种肖特基芯片iv不良曲线的测试筛选方法 |
| CN112698174B (zh) * | 2020-12-08 | 2022-05-27 | 扬州扬杰电子科技股份有限公司 | 一种肖特基芯片iv不良曲线的测试筛选方法 |
| CN113066870A (zh) * | 2021-03-25 | 2021-07-02 | 电子科技大学 | 一种具有终端结构的氧化镓基结势垒肖特基二极管 |
| CN113193053A (zh) * | 2021-05-20 | 2021-07-30 | 电子科技大学 | 一种具有高正向电流密度的沟槽肖特基二极管 |
| CN113193053B (zh) * | 2021-05-20 | 2023-11-07 | 电子科技大学 | 一种具有高正向电流密度的沟槽肖特基二极管 |
| CN113594264A (zh) * | 2021-07-26 | 2021-11-02 | 弘大芯源(深圳)半导体有限公司 | 一种带凹槽结构的肖特基二极管 |
| CN113809071A (zh) * | 2021-07-26 | 2021-12-17 | 浙江芯国半导体有限公司 | 包含肖特基二极管的电路及相关应用 |
| CN113594264B (zh) * | 2021-07-26 | 2022-07-22 | 弘大芯源(深圳)半导体有限公司 | 一种带凹槽结构的肖特基二极管 |
| CN113809071B (zh) * | 2021-07-26 | 2024-03-29 | 浙江芯国半导体有限公司 | 包含肖特基二极管的电路及相关应用 |
| CN114464531A (zh) * | 2022-04-13 | 2022-05-10 | 深圳芯能半导体技术有限公司 | 碳化硅肖特基二极管的结构、制造方法及电力电子设备 |
| CN114784108A (zh) * | 2022-04-21 | 2022-07-22 | 电子科技大学 | 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110571262B (zh) | 2021-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110571262B (zh) | 一种具有沟槽结构的碳化硅结势垒肖特基二极管 | |
| TWI573282B (zh) | 電子裝置、肖基特二極體及形成半導體裝置之方法 | |
| EP2710635B1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| US7851882B2 (en) | Silicon carbide semiconductor device having junction barrier schottky diode | |
| US8432012B2 (en) | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same | |
| TWI620332B (zh) | 採用凹陷于邊緣終端元件之邊緣終端結構 | |
| JP6242633B2 (ja) | 半導体装置 | |
| CN110352498A (zh) | 沟槽mos型肖特基二极管 | |
| CN111697077A (zh) | 一种SiC沟槽栅功率MOSFET器件及其制备方法 | |
| US20120228734A1 (en) | High breakdown voltage semiconductor rectifier | |
| JP2019068096A (ja) | 半導体装置 | |
| US11195922B2 (en) | Silicon carbide semiconductor device | |
| JP5621198B2 (ja) | 半導体装置 | |
| JP2012182405A (ja) | 半導体整流装置 | |
| CN113675279A (zh) | 一种具有异质结的结势垒肖特基器件 | |
| JP2002076370A (ja) | 超接合ショットキーダイオード | |
| CN112216746B (zh) | 碳化硅半导体器件 | |
| CN115485859A (zh) | 具有增强紧固性的碳化硅结势垒肖特基二极管 | |
| CN110444590B (zh) | 一种超结ligbt功率器件 | |
| CN114284343B (zh) | 一种适用于高温环境的碳化硅结势垒肖特基二极管 | |
| US11955543B2 (en) | Semiconductor device | |
| CN214012948U (zh) | 一种肖特基二极管 | |
| US11869944B2 (en) | Scalable MPS device based on SiC | |
| US20230088612A1 (en) | Semiconductor device | |
| US20220246770A1 (en) | Jbs device with improved electrical performances, and manufacturing process of the jbs device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20191213 Assignee: Zhuhai Gree Electronic Components Co.,Ltd. Assignor: University of Electronic Science and Technology of China Contract record no.: X2023980043023 Denomination of invention: A silicon carbide junction barrier Schottky diode with groove structure Granted publication date: 20210330 License type: Common License Record date: 20231008 |
|
| EE01 | Entry into force of recordation of patent licensing contract |