JP2013251419A - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2013251419A JP2013251419A JP2012125586A JP2012125586A JP2013251419A JP 2013251419 A JP2013251419 A JP 2013251419A JP 2012125586 A JP2012125586 A JP 2012125586A JP 2012125586 A JP2012125586 A JP 2012125586A JP 2013251419 A JP2013251419 A JP 2013251419A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- silicon carbide
- region
- main surface
- type region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】簡易な方法でリーク電流を抑制可能な炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】炭化珪素半導体装置1の製造方法は以下の工程を有している。側壁面2Aを有する凹部2が形成された主面10Aが設けられ、主面10Aを成す第1導電型領域13を含む炭化珪素基板10が準備される。主面10Aおよび側壁面2Aの各々に接する第2導電型領域15が形成される。凹部2の側壁面2Aに接して形成された第2導電型領域15を残し、かつ第1導電型領域13が主面10Aに露出するように、第2導電型領域15が部分的に除去される。主面10Aにおいて第1導電型領域13と接し、かつ主面10Aおよび側壁面2Aにおいて第2導電型領域15と接するショットキー電極50が形成される。第2導電型領域15がアニールされる。
【選択図】図1
【解決手段】炭化珪素半導体装置1の製造方法は以下の工程を有している。側壁面2Aを有する凹部2が形成された主面10Aが設けられ、主面10Aを成す第1導電型領域13を含む炭化珪素基板10が準備される。主面10Aおよび側壁面2Aの各々に接する第2導電型領域15が形成される。凹部2の側壁面2Aに接して形成された第2導電型領域15を残し、かつ第1導電型領域13が主面10Aに露出するように、第2導電型領域15が部分的に除去される。主面10Aにおいて第1導電型領域13と接し、かつ主面10Aおよび側壁面2Aにおいて第2導電型領域15と接するショットキー電極50が形成される。第2導電型領域15がアニールされる。
【選択図】図1
Description
本発明は、炭化珪素半導体装置およびその製造方法に関するものであり、より特定的には、リーク電流を抑制可能な炭化珪素半導体装置およびその製造方法に関するものである。
ショットキーバリアダイオード(SBD:Schottky Barrier Diode)やジャンクションバリアショットキーダイオード(JBS:Junction Barrier Schottky Diode)などの半導体装置は、基板上にショットキー電極が形成された構造を有している。当該半導体装置を製造する場合、通常、ガードリングなどの終端構造を形成するために基板にp型不純物がイオン注入され、その後、活性化アニールが実施される。当該活性化アニールは高温で行われるために、基板の表面が荒れてしまう場合がある。荒れた基板表面にショットキー電極を形成して製造された半導体装置のリーク電流は、平坦な基板表面にショットキー電極を形成して製造された半導体装置のリーク電流よりも増大する。
たとえば特開2006−332495号公報(特許文献1)において、水素ガスおよびプロパンガスを用いて基板をアニールすることで、基板の表面荒れを抑制しリーク電流を抑制する方法が記載されている。
しかしながら、特開2006−332495号公報に記載の方法において、水素ガスを用いてアニールを行うため、厳格な安全管理下において半導体装置の製造を行う必要がある。そのため半導体装置の製造プロセスが煩雑であった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、簡易な方法でリーク電流を抑制可能な炭化珪素半導体装置およびその製造方法を提供することである。
本発明に係る炭化珪素半導体装置の製造方法は以下の工程を有している。側壁面を有する凹部が形成された主面が設けられ、主面を成す第1導電型領域を含む炭化珪素基板が準備される。主面および側壁面の各々に接する第2導電型領域が形成される。凹部の側壁面に接して形成された第2導電型領域を残し、かつ第1導電型領域が主面に露出するように、第2導電型領域が部分的に除去される。主面において第1導電型領域と接し、かつ主面および側壁面において第2導電型領域と接するショットキー電極が形成される。第2導電型領域がアニールされる。ここで、側壁面は凹部の底部を含む。
また本発明に係る炭化珪素半導体装置は、炭化珪素基板と、ショットキー電極とを有している。炭化珪素基板は、側壁面を有する凹部が形成された主面を含む。炭化珪素基板は、主面に接する第1導電型領域と、主面および側壁面に接する第2導電型領域とを含み、ショットキー電極は、主面において第1導電型領域と接し、かつ主面および側壁面において第2導電型領域と接する。
本発明に係る炭化珪素半導体装置およびその製造方法によれば、凹部の側壁面に接して第2導電型領域が形成される。これにより、第2導電型領域から空乏層が伸長することで、主面に形成された凹部に電界が集中することを緩和することができる。結果として、リーク電流が抑制可能な炭化珪素半導体装置を製造することができる。
上記の炭化珪素半導体装置の製造方法において好ましくは、炭化珪素基板の主面に接し、かつ第2導電型を有する接合終端領域が形成される。ショットキー電極を形成する工程では、ショットキー電極の周縁部が主面において接合終端領域と接するように形成される。
また上記の炭化珪素半導体装置において好ましくは、炭化珪素基板は、主面に接し、かつ第2導電型を有する接合終端領域を含む。接合終端領域は、主面においてショットキー電極の周縁部に接して設けられている。
上記の炭化珪素半導体装置およびその製造方法によれば、ショットキー電極の周縁部において電界が集中することを緩和することができる。
上記の炭化珪素半導体装置の製造方法において好ましくは、接合終端領域を形成する工程の後、接合終端領域がアニールされる。これにより、接合終端領域が活性化される。
上記の炭化珪素半導体装置の製造方法において好ましくは、第2導電型領域をアニールする温度は、接合終端領域をアニールする温度以下である。低い温度でアニールすることにより、炭化珪素基板の主面の荒れを低減することができる。
上記の炭化珪素半導体装置の製造方法において好ましくは、接合終端領域をアニールする工程の後、第2導電型領域が形成される。これにより、接合終端領域をアニールしたことで炭化珪素基板の主面が荒れた場合においても、主面に形成された凹部における電界集中を緩和することができる。
上記の炭化珪素半導体装置の製造方法において好ましくは、第2導電型領域の不純物濃度は、接合終端領域の不純物濃度以下である。
また上記の炭化珪素半導体装置において好ましくは、第2導電型領域の不純物濃度は、接合終端領域の不純物濃度以下である。
上記の炭化珪素半導体装置およびその製造方法によれば、第2導電型領域の不純物濃度が接合終端領域の不純物濃度以下であっても、凹部における電界集中を緩和することが可能である。
上記の炭化珪素半導体装置の製造方法において好ましくは、第2導電型領域をアニールする工程では、第2導電型領域および接合終端領域が形成された後、第2導電型領域および接合終端領域が同時にアニールされる。これにより、アニールの回数を1回にすることができるので製造工程数を低減することができる。
上記の炭化珪素半導体装置の製造方法において好ましくは、炭化珪素基板を準備する工程は、ウェットエッチングにより凹部が拡張する工程を含む。凹部を拡張することにより、より第1導電型領域の内部にまで第2導電型領域を形成することができる。
以上の説明から明らかなように、本発明によれば、簡易な方法でリーク電流を抑制可能な炭化珪素半導体装置が得られる。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
(実施の形態1)
まず、本発明の一実施の形態である実施の形態1に係る半導体装置であるショットキーダイオード1の構造について、図1を参照して説明する。図1に示すように実施の形態1のショットキーダイオード1は、炭化珪素基板10と、ショットキー電極50と、オーミック電極30とを主に有している。炭化珪素基板10の一方の主面10Aには、側壁面2Aを有する凹部2(図6参照)が形成されている。また、炭化珪素基板10は、n型の炭化珪素ベース基板11と、n型のドリフト層13(第1導電型領域)と、ガードリング領域16(接合終端領域)とを有している。ドリフト層13は炭化珪素ベース基板11上に形成され、ドリフト層13の主面は炭化珪素基板10の主面10Aである。
まず、本発明の一実施の形態である実施の形態1に係る半導体装置であるショットキーダイオード1の構造について、図1を参照して説明する。図1に示すように実施の形態1のショットキーダイオード1は、炭化珪素基板10と、ショットキー電極50と、オーミック電極30とを主に有している。炭化珪素基板10の一方の主面10Aには、側壁面2Aを有する凹部2(図6参照)が形成されている。また、炭化珪素基板10は、n型の炭化珪素ベース基板11と、n型のドリフト層13(第1導電型領域)と、ガードリング領域16(接合終端領域)とを有している。ドリフト層13は炭化珪素ベース基板11上に形成され、ドリフト層13の主面は炭化珪素基板10の主面10Aである。
炭化珪素基板10は、凹部2の側壁面2Aおよび主面10Aに接して形成された複数の第2導電型領域15を含んでいる。第2導電型領域15は、凹部2の側壁面2Aおよび主面10Aから炭化珪素ベース基板11の方へ向かって伸長するように形成されている。
ショットキー電極50は、炭化珪素基板10の一方の主面10A上に設けられており、たとえばチタン(Ti)からなる。ショットキー電極50は、炭化珪素基板10の主面10Aにおいて第1導電型領域としてのドリフト層13と接している。ショットキー電極50は、炭化珪素基板10の主面10Aおよび凹部2の側壁面2Aにおいて第2導電型領域15と接している。
ガードリング領域16は、炭化珪素基板10の主面10Aからドリフト層13の内部へ伸長するように形成されている。接合終端領域としてのガードリング領域16は、p型(第2導電型)を有する。ガードリング領域16は、炭化珪素基板10の主面10Aにおいてショットキー電極50の周縁部50Aに接して設けられている。また、ガードリング領域16は、複数の第2導電型領域15を囲うように形成されている。ガードリング領域16はショットキー電極50の周縁部50Aに沿って形成されており、ガードリング領域16を炭化珪素基板10の主面10Aに垂直な方向で見るとたとえば四角形状である。
また、ガードリング領域16は複数あってもよく、複数のガードリング領域16のうち1つである第1のガードリング領域16Aがショットキー電極50の周縁部50Aに接しておればよく、第1のガードリング領域16Aと異なる第2のガードリング領域16Bはショットキー電極50の周縁部50Aに接していなくても構わない。実施の形態1において、第2のガードリング領域16Bはショットキー電極50の周縁部50Aに接していない。また、第2のガードリング領域16Bは、第1のガードリング領域16Aの外側に配置されている。
終端領域としてのガードリング領域16は、たとえばアルミニウムイオンなどの不純物が2×1017cm-3程度イオン注入されて形成されたp型領域である。また、第2導電型領域15は、たとえばアルミニウムイオンなどの不純物が1×1017cm-3程度イオン注入されて形成されたp型領域である。好ましくは、第2導電型領域15の不純物濃度は、ガードリング領域16の不純物濃度以下である。
次に、実施の形態1に係る半導体装置であるショットキーダイオード1の製造方法について、図2〜図6を参照して説明する。
図3を参照して、まず、工程(S10)として、炭化珪素基板準備工程が実施される。この工程(S10)では、たとえば4H−SiCからなるインゴット(図示しない)をスライスすることにより、導電型がn型の炭化珪素ベース基板11が準備される。その後、炭化珪素ベース基板11の主表面上に導電型がn型(第1導電型)であるドリフト層13がエピタキシャル成長により形成される。ドリフト層13の表面(つまり炭化珪素基板10の主面10A)には、複数の凹部2が形成されている。当該凹部2の各々は側壁面2Aを有している。これにより、側壁面2Aを有する凹部2が形成された主面10Aが設けられ、主面10Aを成すドリフト層13と、炭化珪素ベース基板11とを含む炭化珪素基板10が準備される。
当該凹部2は、たとえば欠陥や転位などである。より具体的には、当該凹部2は、マイクロパイプ、シャローピット、コメットまたは三角欠陥などである。当該凹部2は、主面10Aの荒れに起因した凹部2であってもよい。凹部2の深さはたとえば20nm程度以上であり、凹部2の開き角度はたとえば120°程度以下である。
次に、工程(S11)として、第1のイオン注入工程が実施される。この工程(S11)では、図4を参照して、まず、たとえば、ガードリング領域16が形成される領域に開口を有するSiO2(二酸化珪素)からなるキャップ層21(マスク)を炭化珪素基板10の主面10A上に形成する。その後、たとえばAl(アルミニウム)イオンが、ドリフト層13内に注入されることにより、導電型がp型のガードリング領域16が形成される。ガードリング領域16の不純物濃度は、たとえば2×1017cm-3程度である。
次に、工程(S12)として、第1のアニール工程が実施される。この工程(S12)では、たとえばアルゴンなどの不活性ガス雰囲気中、1800℃程度の温度で炭化珪素基板10が加熱されることにより、ガードリング領域16がアニールされ、上記工程(S11)にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。
次に、工程(S13)として、キャップ層除去工程が実施される。この工程(S13)では、たとえばRIE(Reactive Ion Etching)などのドライエッチングや、フッ酸を用いたウェットエッチングにより、炭化珪素基板10の主面10Aが露出するようにキャップ層21が除去される。
次に、工程(S14)として、第2のイオン注入工程が実施される。この工程(S14)では、図5を参照して、たとえばAl(アルミニウム)イオンが、炭化珪素基板10の主面10A全体にイオン注入されることにより、導電型がp型の第2導電型領域15が形成される。第2導電型領域15は、炭化珪素基板10の主面10Aおよび凹部2の側壁面2Aの各々に接して形成される。第2導電型領域15の不純物濃度は、たとえば1×1017cm-3程度である。図5に示すように、第2導電型領域15のイオン注入深さは、ガードリング領域16のイオン注入深さよりも浅い。
次に、工程(S15)として、第2のアニール工程が実施される。この工程(S15)では、たとえばアルゴンなどの不活性ガス雰囲気中、1000℃程度の温度で炭化珪素基板10が加熱されることにより、第2導電型領域15がアニールされる。なお、本アニール工程は1000℃程度という比較的低い温度で実施されるため、導入された不純物は完全には活性化されない。また、第2導電型領域15をアニールする温度は、ガードリング領域16をアニールする温度以下であることが好ましい。
次に、工程(S16)として、表面研磨工程が実施される。この工程(S16)では、たとえばCMP(Chemical Mechanical Polishing)などによって炭化珪素基板10の主面10Aが研磨される。当該CMPにより、主面10A上に形成されていた第2導電型領域15が部分的に除去されてドリフト層13が主面10Aに露出する。このとき、凹部2の側壁面2Aに接して形成された第2導電型領域15は研磨されずに残される。なお、当該研磨によってガードリング領域16の一部が除去されても構わない。
次に、工程(S17)として、犠牲酸化工程が実施される。この工程(S17)では、たとえば1200℃程度の温度で犠牲酸化としての熱酸化が実施されることにより炭化珪素基板10の主面10Aに熱酸化膜が形成される。
次に、工程(S18)として、電極形成工程が実施される。この工程(S18)では、上記工程(S17)にて形成された熱酸化膜が、たとえばフッ酸系エッチング液を用いたエッチングによって除去される。その後、たとえば、タングステン(W)、チタン(Ti)、ニッケル(Ni)、モリブデン(Mo)などの金属膜からなるショットキー電極50が形成される。具体的には、図1に示すように、ショットキー電極50は、炭化珪素基板10の主面10Aにおいてドリフト層13と接し、かつ炭化珪素基板10の主面10Aおよび凹部2の側壁面2Aにおいて第2導電型領域15と接するように形成される。また、ショットキー電極の周縁部50Aは炭化珪素基板10の主面10Aにおいて、ガードリング領域16と接するように形成される。
また、炭化珪素基板10の主面10Aとは反対側の面にオーミック電極30が形成される。具体的には、たとえばスパッタリングにより、Niからなる金属膜(図示しない)が、炭化珪素ベース基板11のドリフト層13が形成されている面と反対側の面に形成される。そして、たとえば1000℃で上記金属膜を加熱することにより、上記金属膜の少なくとも一部がシリサイド化される。このようにして、炭化珪素ベース基板11と電気的に接続されたオーミック電極30が形成され、図1に示すショットキーダイオード1が完成する。
次に、実施の形態1に係るショットキーダイオード1およびその製造方法の作用効果について説明する。
実施の形態1に係るショットキーダイオード1およびその製造方法によれば、凹部2の側壁面2Aに接して第2導電型領域15が形成される。これにより、第2導電型領域15から空乏層が伸長することで、主面10Aに形成された凹部2に電界が集中することを緩和することができる。結果として、リーク電流が抑制可能なショットキーダイオード1を製造することができる。
また実施の形態1に係るショットキーダイオード1およびその製造方法によれば、炭化珪素基板10の主面10Aに接し、かつp型を有するガードリング領域16が形成される。ショットキー電極50を形成する工程では、ショットキー電極50の周縁部50Aが主面10Aにおいてガードリング領域16と接するように形成される。これにより、ショットキー電極50の周縁部50Aにおいて電界が集中することを緩和することができる。
さらに実施の形態1に係るショットキーダイオード1の製造方法によれば、ガードリング領域16を形成する工程の後、ガードリング領域16がアニールされる。これにより、ガードリング領域16が活性化される。
さらに実施の形態1に係るショットキーダイオード1の製造方法によれば、第2導電型領域15をアニールする温度は、ガードリング領域16をアニールする温度以下である。低い温度でアニールすることにより、炭化珪素基板10の主面10Aの荒れを低減することができる。
さらに実施の形態1に係るショットキーダイオード1の製造方法によれば、ガードリング領域16をアニールする工程の後、第2導電型領域15が形成される。これにより、ガードリング領域16をアニールしたことで炭化珪素基板10の主面10Aが荒れた場合においても、主面10Aに形成された凹部2における電界集中を緩和することができる。
さらに実施の形態1に係るショットキーダイオード1の製造方法によれば、第2導電型領域15の不純物濃度は、ガードリング領域16の不純物濃度以下である。これにより、第2導電型領域15の不純物濃度がガードリング領域16の不純物濃度以下であっても、凹部2における電界集中を緩和することが可能である。
(実施の形態2)
次に、本発明の他の実施の形態である実施の形態2に係る半導体装置の製造方法について説明する。実施の形態2に係る半導体装置の製造方法は、先にガードリング領域16を形成する前に、第2導電型領域を形成する点において実施の形態1に係る半導体装置の製造方法とは異なっており、その他の点においては実施の形態1に係る半導体装置の製造方法と同様である。
次に、本発明の他の実施の形態である実施の形態2に係る半導体装置の製造方法について説明する。実施の形態2に係る半導体装置の製造方法は、先にガードリング領域16を形成する前に、第2導電型領域を形成する点において実施の形態1に係る半導体装置の製造方法とは異なっており、その他の点においては実施の形態1に係る半導体装置の製造方法と同様である。
以下、実施の形態2に係る半導体装置の製造方法について説明する。図7を参照して、まず、工程(S20)が実施の形態1の工程(S10)と同様に実施される。
次に、工程(S21)として、第1のイオン注入工程が実施される。この工程(S21)では、図8を参照して、たとえばAl(アルミニウム)イオンが、炭化珪素基板10の主面10A全体にイオン注入されることにより、導電型がp型の第2導電型領域15が形成される。第2導電型領域15は、炭化珪素基板10の主面10Aおよび凹部2の側壁面2Aの各々に接して形成される。第2導電型領域15の不純物濃度は、たとえば1×1017cm-3程度である。図8に示すように、実施の形態1とは異なり、この段階ではまだガードリング領域16は形成されていない。
次に、工程(S22)として、第1のアニール工程が実施される。この工程(S22)では、たとえばアルゴンなどの不活性ガス雰囲気中、1000℃程度の温度で炭化珪素基板10が加熱されることにより、第2導電型領域15がアニールされる。なお、本アニール工程は1000℃程度という比較的低い温度で実施されるため、導入された不純物は完全には活性化されない。
次に、工程(S23)として、表面研磨工程が実施される。この工程(S23)では、たとえばCMP(Chemical Mechanical Polishing)などによって炭化珪素基板10の主面10Aが研磨される。当該CMPにより、主面10A上に形成されていた第2導電型領域15が部分的に除去されてドリフト層13が主面10Aに露出する。このとき、図9に示すように、凹部2の側壁面2Aに接して形成された第2導電型領域15は研磨されずに残される。
次に、工程(S24)として、第2のイオン注入工程が実施される。この工程(S24)では、図10を参照して、まず、たとえば、ガードリング領域16が形成される領域に開口を有するSiO2(二酸化珪素)からなるキャップ層21(マスク)を炭化珪素基板10の主面10A上に形成する。このとき、凹部2の側壁面2Aに形成された第2導電型領域15上にもキャップ層21が形成される。その後、たとえばAl(アルミニウム)イオンが、ドリフト層13内に注入されることにより、導電型がp型のガードリング領域16が形成される。ガードリング領域16の不純物濃度は、たとえば2×1017cm-3程度である。
次に、工程(S25)として、第2のアニール工程が実施される。この工程(S25)では、たとえばアルゴンなどの不活性ガス雰囲気中、1800℃程度の温度で炭化珪素基板10を加熱することにより、ガードリング領域16がアニールされ、上記工程(S24)にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。
次に、工程(S26)として、キャップ層除去工程が実施される。この工程(S26)では、たとえばRIE(Reactive Ion Etching)などのドライエッチングや、フッ酸を用いたウェットエッチングにより、炭化珪素基板10の主面10Aが露出するようにキャップ層21が除去される。
次に、工程(S27)として、犠牲酸化工程が実施される。この工程(S27)では、たとえば1200℃程度の温度で犠牲酸化としての熱酸化が実施されることにより炭化珪素基板10の主面10Aに熱酸化膜が形成される。
次に、工程(S28)として、電極形成工程が実施される。この工程(S28)では、上記工程(S27)にて形成された熱酸化膜が、たとえばフッ酸系エッチング液を用いたエッチングによって除去される。その後、たとえば、タングステン(W)、チタン(Ti)、ニッケル(Ni)、モリブデン(Mo)などの金属膜からなるショットキー電極50が形成される。具体的には、図1に示すように、ショットキー電極50は、炭化珪素基板10の主面10Aにおいてドリフト層13と接し、かつ炭化珪素基板10の主面10Aおよび凹部2の側壁面2Aにおいて第2導電型領域15と接するように形成される。また、ショットキー電極の周縁部50Aは炭化珪素基板10の主面10Aにおいて、ガードリング領域16と接するように形成される。
また、炭化珪素基板10の主面10Aとは反対側の面にオーミック電極30が形成される。具体的には、たとえばスパッタリングにより、Niからなる金属膜(図示しない)が、炭化珪素ベース基板11のドリフト層13が形成されている面と反対側の面に形成される。そして、たとえば1000℃で上記金属膜を加熱することにより、上記金属膜の少なくとも一部がシリサイド化される。このようにして、炭化珪素ベース基板11と電気的に接続されたオーミック電極30が形成され、図1に示すショットキーダイオード1が完成する。
なお、炭化珪素基板準備工程(S10)または(S20)において、凹部2が形成されたドリフト層13が形成された後に、図11に示すように、ウェットエッチングによって凹部2を拡張する工程を含んでいてもよい。具体的には、エッチング処理は、炭化珪素基板10を、たとえば500℃のKOH(水酸化カリウム)融液に10分間浸漬させることにより行われる。これにより、エッチング前の凹部2の側壁面2bが、エッチングによって側壁面2Aにまで拡張される。
また、実施の形態1および実施の形態2に係るショットキーダイオードの製造工程は2回のアニール工程を有している。しかしながら、第2導電型領域15およびガードリング領域16が形成された後、第2導電型領域15およびガードリング領域16が同時に1回だけアニールされてもよい。
次に、実施の形態2に係るショットキーダイオード1およびその製造方法の作用効果について説明する。
実施の形態2に係るショットキーダイオード1の製造方法によれば、第2導電型領域15をアニールする工程では、第2導電型領域15およびガードリング領域16が形成された後、第2導電型領域15およびガードリング領域16が同時にアニールされてもよい。これにより、アニールの回数を1回にすることができるので製造工程数を低減することができる。
また実施の形態2に係るショットキーダイオード1の製造方法によれば、炭化珪素基板10を準備する工程は、ウェットエッチングにより凹部2が拡張する工程を含んでもよい。凹部2を拡張することにより、ドリフト層13の内部にまで第2導電型領域15を形成することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の炭化珪素半導体装置およびその製造方法は、リーク電流の抑制が要求される炭化珪素半導体装置およびその製造方法において特に有利に適用され得る。
1 ショットキーダイオード、2 凹部、2A,2B 側壁面、10 炭化珪素基板、11 炭化珪素ベース基板、10A 主面、13 ドリフト層(第1導電型領域)、15 第2導電型領域、16 ガードリング領域(接合終端領域)、16A 第1のガードリング領域、16B 第2のガードリング領域、21 キャップ層、30 オーミック電極、50 ショットキー電極、50A 周縁部。
Claims (11)
- 側壁面を有する凹部が形成された主面が設けられ、前記主面を成す第1導電型領域を含む炭化珪素基板を準備する工程と、
前記主面および前記側壁面の各々に接する第2導電型領域を形成する工程と、
前記凹部の前記側壁面に接して形成された前記第2導電型領域を残し、かつ前記第1導電型領域が前記主面に露出するように、前記第2導電型領域を部分的に除去する工程と、
前記主面において前記第1導電型領域と接し、かつ前記主面および前記側壁面において前記第2導電型領域と接するショットキー電極を形成する工程と、
前記第2導電型領域をアニールする工程とを備えた、炭化珪素半導体装置の製造方法。 - 前記炭化珪素基板の前記主面に接し、かつ第2導電型を有する接合終端領域を形成する工程をさらに備え、
前記ショットキー電極を形成する工程では、前記ショットキー電極の周縁部が前記主面において前記接合終端領域と接するように形成される、請求項1に記載の炭化珪素半導体装置の製造方法。 - 前記接合終端領域を形成する工程の後、前記接合終端領域をアニールする工程をさらに備えた、請求項2に記載の炭化珪素半導体装置の製造方法。
- 前記第2導電型領域をアニールする温度は、前記接合終端領域をアニールする温度以下である、請求項3に記載の炭化珪素半導体装置の製造方法。
- 前記接合終端領域をアニールする工程の後、前記第2導電型領域を形成する工程が行われる、請求項3に記載の炭化珪素半導体装置の製造方法。
- 前記第2導電型領域の不純物濃度は、前記接合終端領域の不純物濃度以下である、請求項2に記載の炭化珪素半導体装置の製造方法。
- 前記第2導電型領域をアニールする工程では、前記第2導電型領域および前記接合終端領域が形成された後、前記第2導電型領域および前記接合終端領域を同時にアニールする、請求項2に記載の炭化珪素半導体装置の製造方法。
- 前記炭化珪素基板を準備する工程は、ウェットエッチングにより前記凹部を拡張する工程を含む、請求項1〜7のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 側壁面を有する凹部が形成された主面を含む炭化珪素基板を備え、
前記炭化珪素基板は、前記主面と接する第1導電型領域と、前記主面および前記側壁面に接する第2導電型領域とを含み、さらに
前記主面において前記第1導電型領域と接し、かつ前記主面および前記側壁面において前記第2導電型領域と接するショットキー電極とを備えた、炭化珪素半導体装置。 - 前記炭化珪素基板は、前記主面に接し、かつ第2導電型を有する接合終端領域を含み、
前記接合終端領域は、前記主面において前記ショットキー電極の周縁部に接して設けられている、請求項9に記載の炭化珪素半導体装置。 - 前記第2導電型領域の不純物濃度は、前記接合終端領域の不純物濃度以下である、請求項10に記載の炭化珪素半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012125586A JP2013251419A (ja) | 2012-06-01 | 2012-06-01 | 炭化珪素半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012125586A JP2013251419A (ja) | 2012-06-01 | 2012-06-01 | 炭化珪素半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013251419A true JP2013251419A (ja) | 2013-12-12 |
Family
ID=49849816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012125586A Pending JP2013251419A (ja) | 2012-06-01 | 2012-06-01 | 炭化珪素半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013251419A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014189422A (ja) * | 2013-03-26 | 2014-10-06 | Mitsubishi Electric Corp | 単結晶4H−SiC基板及びその製造方法 |
JP2014204087A (ja) * | 2013-04-09 | 2014-10-27 | 新日鐵住金株式会社 | 炭化ケイ素ショットキーバリアダイオード。 |
JP2017122047A (ja) * | 2017-03-29 | 2017-07-13 | 三菱電機株式会社 | 単結晶4H−SiC基板及びその製造方法 |
CN110571262A (zh) * | 2019-09-09 | 2019-12-13 | 电子科技大学 | 一种具有沟槽结构的碳化硅结势垒肖特基二极管 |
JP2020178141A (ja) * | 2019-04-03 | 2020-10-29 | 住友電気工業株式会社 | 半導体装置 |
CN113410138A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种低漏电SiC肖特基二极管及其制作方法 |
-
2012
- 2012-06-01 JP JP2012125586A patent/JP2013251419A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014189422A (ja) * | 2013-03-26 | 2014-10-06 | Mitsubishi Electric Corp | 単結晶4H−SiC基板及びその製造方法 |
JP2014204087A (ja) * | 2013-04-09 | 2014-10-27 | 新日鐵住金株式会社 | 炭化ケイ素ショットキーバリアダイオード。 |
JP2017122047A (ja) * | 2017-03-29 | 2017-07-13 | 三菱電機株式会社 | 単結晶4H−SiC基板及びその製造方法 |
JP2020178141A (ja) * | 2019-04-03 | 2020-10-29 | 住友電気工業株式会社 | 半導体装置 |
CN110571262A (zh) * | 2019-09-09 | 2019-12-13 | 电子科技大学 | 一种具有沟槽结构的碳化硅结势垒肖特基二极管 |
CN113410138A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种低漏电SiC肖特基二极管及其制作方法 |
CN113410138B (zh) * | 2021-06-15 | 2023-06-30 | 西安微电子技术研究所 | 一种低漏电SiC肖特基二极管及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013251419A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5787655B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
WO2013084620A1 (ja) | 半導体装置の製造方法 | |
JP2005532698A (ja) | トレンチ型ショットキ・バリア・ダイオード | |
JP5845714B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2014053392A (ja) | ワイドギャップ半導体装置およびその製造方法 | |
JP2014175470A (ja) | 炭化珪素半導体装置の製造方法 | |
JP5659882B2 (ja) | 半導体装置の製造方法 | |
JP6610653B2 (ja) | 炭化珪素半導体装置 | |
JP2008112834A (ja) | 炭化ケイ素半導体装置の製造方法 | |
JP2016178336A (ja) | 半導体装置の製造方法 | |
JP4942255B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5626037B2 (ja) | 半導体装置の製造方法 | |
JP6318914B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
JP6183224B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6248520B2 (ja) | 半導体装置及びその製造方法 | |
TW201203376A (en) | Low gate charging rectifier having MOS structure and P-N junction, and method of manufacturing the same | |
JP5680457B2 (ja) | ダイオードの製造方法 | |
JP2014241345A (ja) | 炭化珪素半導体装置の製造方法 | |
JP5643140B2 (ja) | ダイオードの製造方法 | |
JP2013172111A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5687078B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5200412B2 (ja) | Soi基板の製造方法 | |
JP5775711B2 (ja) | 炭化珪素半導体装置及びその製造方法 |