CN113809071B - 包含肖特基二极管的电路及相关应用 - Google Patents

包含肖特基二极管的电路及相关应用 Download PDF

Info

Publication number
CN113809071B
CN113809071B CN202110844173.1A CN202110844173A CN113809071B CN 113809071 B CN113809071 B CN 113809071B CN 202110844173 A CN202110844173 A CN 202110844173A CN 113809071 B CN113809071 B CN 113809071B
Authority
CN
China
Prior art keywords
circuit
type
schottky diode
step surface
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110844173.1A
Other languages
English (en)
Other versions
CN113809071A (zh
Inventor
赵艳
张建岗
郑丹
唐猛
王小周
宋江明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Xinguo Semiconductor Co ltd
Original Assignee
Zhejiang Xinguo Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Xinguo Semiconductor Co ltd filed Critical Zhejiang Xinguo Semiconductor Co ltd
Priority to CN202110844173.1A priority Critical patent/CN113809071B/zh
Publication of CN113809071A publication Critical patent/CN113809071A/zh
Application granted granted Critical
Publication of CN113809071B publication Critical patent/CN113809071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814Diodes only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H02M7/062Avoiding or suppressing excessive transient voltages or currents
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种包含肖特基二极管的电路及相关应用,该电路,包括肖特基二极管,所述肖特基二极管的肖特基接触电极位于所述二极管的N型外延层的中间区域;所述N型外延层上表面的外边缘具有第一环形阶梯,所述第一环形阶梯的台阶面从下到上设置有第一P型注入区和第一P型终端;所述N型外延层上表面的中间区域的内边缘具有第二环形阶梯,所述第二环形台阶的至少一个台阶面设置有第二P型终端,所述第二环形阶梯底部设置有第二P型注入区。本发明实施例提供的电路,由于采用的肖特基二极管可靠性高,因此,整个电路的使用可靠性好。

Description

包含肖特基二极管的电路及相关应用
技术领域
本发明涉及一种包含肖特基二极管的电路及相关应用。
背景技术
现有技术中的电路中通常都具有二极管,利用二极管的单向导通特性实现电路的功能或特性,例如,开关电源的开关频率越来越高,开关损耗也越来越大,对电源的可靠性带来潜在威胁,因此,通常电源在其输出整流电路上设置尖峰吸收电路,以对逆向流向输出整流电路的电压尖峰进行抑制,吸收尖峰能量,以防止开关电源电路中元器件因瞬间电流过大而烧毁。尖峰吸收电路中的肖特基二极管的性能会影响尖峰吸收电路的使用可靠性。
发明内容
本发明提供了一种电路及相关应用,通过以下技术方案实现:
本发明提供了一种电路,包括肖特基二极管,所述肖特基二极管的肖特基接触电极位于所述肖特基二极管的N型外延层的中间区域;
所述N型外延层上表面的外边缘具有第一环形阶梯,所述第一环形阶梯的台阶面从下到上设置有第一P型注入区和第一P型终端;
所述N型外延层上表面的中间区域的内边缘具有第二环形阶梯,所述第二环形台阶的至少一个台阶面设置有第二P型终端,所述第二环形阶梯底部设置有第二P型注入区。
在一个可选的实施例中,所述第一P型注入区、所述第一P型终端和所述第二P型终端均为封闭环结构,所述第二P型注入区为条形结构。
在一个可选的实施例中,所述第一环形阶梯包括第一台阶面、第二台阶面和第三台阶面,所述第一台阶面设置有第一P型注入区,所述第二台阶面和所述第三台阶面分别设置有第一P型终端。
在一个可选的实施例中,所述第二环形阶梯包括第四台阶面和第五台阶面,所述第四台阶面设置有第二P型终端。
在一个可选的实施例中,所述第一P型终端和所述第二P型终端的材料为P型立方相氮化硼。
在一个可选的实施例中,所述第一P型注入区和所述第二P型注入区的材料为P型4H-SiC。
在一个可选的实施例中,所述P型4H-SiC的掺杂浓度为1019cm-3至1020cm-3
在一个可选的实施例中,所述肖特基二极管的欧姆接触电极、N型衬底层、N型外延层和肖特基接触电极自下而上依次层叠设置。
在一个可选的实施例中,所述肖特基二极管还包括钝化层,所述钝化层设置在所述N型外延层上,并覆盖所述第一P型注入区和所述第一P型终端。
在一个可选的实施例中,所述肖特基二极管还包括保护层,所述保护层设置在所述钝化层上。
在一个可选的实施例中,所述肖特基接触电极4包括铝金属层和钛金属层,所述钛金属层的上表面与所述钝化层9和所述铝金属层相接触,下表面与所述第一P型终端6、所述外延层3、所述第二P型终端和所述第二P型注入区相接触。
在一个可选的实施例中,所述的电路为尖峰吸收电路,所述电路还包括:电容和电阻;所述电容和所述电阻串联,所述电容和所述电阻的串联电路与所述二极管并联;或,
所述电容和所述电阻并联,所述二极管的阴极连接于所述电容。
本发明实施例还提供了一种包括上述尖峰吸收电路的稳压输出电路,包括变压器;
所述尖峰吸收电路与所述变压器的初级线圈或次级线圈连接。
本发明实施例还提供了一种AC-DC电源,包括整流电路和上述的稳压输出电路;
所述整流电路与所述稳压输出电路连接。
本发明实施例还提供了一种上述的电路在AC-DC电源中的应用。
与现有技术相比,本发明的有益效果在于:
本发明实施例所提供的电路,采用的肖特基二极管设置有台阶状P型注入区和P型终端的混合结构,相比于现有技术中的平面结构的肖特基二极管,提升了中间区域的正向电流导通路径,可以在相同面积下提升器件的正向电流,并且,台阶状P型注入区和P型终端的混合结构,使得器件周边区域的电场分布情况相比于平面结构,增加了P型注入区和P型终端的接触面积,可以通过P型氮化硼和碳化硅材料之间的空穴的浓度的调控,提高电场分布均匀性,器件的可靠性好,从而提高了电路的使用可靠性。
本发明实施例所提供的电路的肖特基二极管中,P型终端采用P型立方相氮化硼(CBN)材料制备,由于P型立方相氮化硼材料具有高击穿场强优势,可以显著降低肖特基二极管周边区域的电场集中现象,从而提升器件可靠性,而且由于P型立方相氮化硼材料与肖特基二极管的肖特基电极的金属层之间的势垒高度较大,可以降低肖特基二极管中间区域的反向泄露电流,降低器件开关损耗,从而进一步提高了电路的使用可靠性。
本发明实施例所提供的电路的肖特基二极管中,P型注入区所采用的材料为P型4H-SiC,且该P型4H-SiC的掺杂浓度为1019-1020cm-3次方量级,相比于平面结构的肖特基二极管中的P型4H-SiC掺杂浓度更高,因此,可以与肖特基二极管的肖特基电极的金属层之间形成更好的接触,从而降低正向导通电阻,进一步提升正向导通电流密度,从而进一步提高了电路的使用可靠性。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1是本发明实施例提供的一种电路的结构示意图;
图2是本发明实施例提供的另一种电路的结构示意图;
图3是本发明实施例提供的又一种电路的结构示意图;
图4是本发明实施例提供的采用图1所示的电路的交流变直流电源的结构示意图;
图5是本发明实施例提供的一种可调电压电路的结构示意图;
图6是本发明实施例提供的一种开关电源电路的结构示意图;
图7是本发明实施例提供的电路的肖特基二极管的结构示意图;
图8是本发明实施例提供的图7所示的肖特基二极管的制备方法的流程图。
图标:1-欧姆接触电极;2-N型衬底层;3-N型外延层;4-肖特基接触电极;5-第一P型注入区;6-第一P型终端;7-第二P型终端;8-第二P型注入区;9-钝化层;10-保护层。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及具体实施方式,对依据本发明提出的一种电路及相关应用进行详细说明。
有关本发明的前述及其他技术内容、特点及功效,在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明,可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解,然而所附附图仅是提供参考与说明之用,并非用来对本发明的技术方案加以限制。
本发明的发明人发现,由于现有技术中的电路中所采用的肖特基二极管结构的性能较差,包括二极管的反向击穿电压不稳定和正向导通电流密度较小的问题,因此容易导致电路损坏,进而影响整个电路的使用可靠性。为了至少部分地解决现有技术存在的技术问题,发明人做出本发明,通过具体实施方式提供一种电路,该电路中包括肖特基二极管。
本发明的发明人提出一种电路,参照图1至图4所示,该电路包括肖特基二极管,其中该肖特基二极管的肖特基接触电极4位于所述肖特基二极管的N型外延层3的中间区域;
所述N型外延层3上表面的外边缘具有第一环形阶梯,所述第一环形阶梯的台阶面从下到上设置有第一P型注入区5和第一P型终端6;
所述N型外延层3上表面的中间区域的内边缘具有第二环形阶梯,所述第二环形台阶的至少一个台阶面设置有第二P型终端7,所述第二环形阶梯底部设置有第二P型注入区8。
参照图1所示,本发明实施例中的电路可以是尖峰吸收电路,该电路还可以包括:电容C1和电阻R1;
所述电容C1和所述电阻R1串联,所述电容C1和所述电阻R1的串联电路与所述肖特基二极管D1并联。
本发明实施例的尖峰吸收电路可以应用于反激式整流电路,当应用于反激式整流电路,参照图4所示,本发明实施例所提供的电路为尖峰吸收电路时,应用于AC-DC电源,该AC-DC电源包括整流电路、变压器和尖峰吸收电路;其中,该整流电路与变压器的初级线圈连接,该尖峰吸收电路与变压器的次级线圈连接。
该图1所示的尖峰吸收电路设置于整流电路的输出侧连接于变压器的次级线圈。当然,本发明实施例的尖峰吸收电路也可以应用于正激式整流电路,参照图2所示,该电路还可以包括电容C2和电阻R2,该电容C2和R2串联后一端连接于电容C1和肖特基二极管D1的公共端,另一端接地,该电路应用于正激式整流电路时,电路的输入端连接于变压器次级的第一端(即图2中的变压器管脚A),电阻R2的接地端连接于变压器次级的第二端(即图2中的变压器管脚B)。
参照图3所示,本发明实施例中的电路可以是尖峰吸收电路,该电路还可以包括:电容和电阻;
所述电容和所述电阻并联,所述肖特基二极管的阴极连接于所述电容。
该电路可以应用于断电保护电路,当应用于断电保护电路时,该肖特基二极管的正极为输入端。
参照图4所示,本发明实施例所提供的电路为尖峰吸收电路时,可以应用于一稳压输出电路,其中,该尖峰吸收电路与稳压输出电路的变压器的次级线圈连接。
本发明实施例中,该尖峰吸收电路在应用于一稳压输出电路的情况下,该尖峰吸收电路还可以与稳压输出电路的变压器的初级线圈连接,具体的连接结构可以参照图4所示,在此不再赘述。
本发明实施例中的电路还可以是其他现有技术中的电路,包括可调电压电路、高频电路、大电流电路、低电压整流电路以及其他开关电源电路等。只要能够采用本方案中提供的上述肖特基二极管即可。
参照图5所示,本发明实施例的肖特基二极管还可以应用于可调电压电路中,该可调电压电路中肖特基二极管D5与电阻R5和电容C4组成尖峰吸收电路,而肖特基二极管D8应用于该可调电压电路中作为防反向击穿电路的组成部分。
参照图6所示,本发明实施例提供的包括肖特基二极管的电路,还可以是开关电源电路,参照图6所示,该开关电源电路中肖特基二极管VDZ2与电容C8并联,由于电容两端的电压不会瞬间发生变化,通过肖特基二极管VDZ2可以在电路中出现高电压冲击时,吸收冲击电压,保护电容C8,防止用电设备反向供电造成电路损坏。
本发明实施例所提供的电路,采用的肖特基二极管设置有台阶状P型注入区和P型终端的混合结构,相比于现有技术中的平面结构的肖特基二极管,提升了中间区域的正向电流导通路径,可以在相同面积下提升器件的正向电流,并且,台阶状P型注入区和P型终端的混合结构,使得器件周边区域的电场分布情况相比于平面结构,增加了P型注入区和P型终端的接触妙计,可以通过P型氮化硼和碳化硅材料之间的空穴的浓度的调控,提高电场分布均匀性,器件的可靠性好,从而提高了电路的使用可靠性。
在一个实施例中,参照图7所示,该电路的肖特基二极管的欧姆接触电极1、N型衬底层2、N型外延层3、肖特基接触电极4、钝化层9和保护层10自下而上依次层叠设置。其中,所述钝化层9设置在所述N型外延层(3)上并覆盖所述N型外延层3上表面边缘的所述第一P型注入区5和所述第一P型终端6。
在一个具体实施例中,参照图7所示,该欧姆接触电极1包括自下而上层叠设置的银(Ag)金属层和镍(Ni)金属层。
该肖特基接触电极4包括自下而上层叠设置的钛(Ti)金属层和铝(Al)金属层,其中,肖特基接触电极4位于N型外延层3的中间区域,所述肖特基接触电极4包括铝金属层和钛金属层,所述钛金属层的上表面与所述钝化层9和所述铝金属层相接触,下表面与所述第一P型终端6、所述外延层3、所述第二P型终端和所述第二P型注入区相接触。
在一个具体实施例中,该N型衬底层2和N型外延层3的材料均为N型4H-SiC材料,该钝化层7的材料为SiO2材料,该保护层8的材料为聚酰亚胺材料。
在一个实施例中,参照图7所示,该电路的肖特基二极管的第一P型注入区5、所述第一P型终端6和所述第二P型终端7为封闭环结构,所述第二P型注入区8为条形结构。
在一个实施例中,参照图7所示,该电路的肖特基二极管的第一环形阶梯包括第一台阶面、第二台阶面和第三台阶面,所述第一台阶面设置有第一P型注入区5,所述第二台阶面和所述第三台阶面分别设置有第一P型终端6。
在一个实施例中,参照图7所示,该电路的肖特基二极管的第二环形阶梯包括第四台阶面和第五台阶面,所述第四台阶面设置有第二P型终端7。
在一个实施例中,参照图7所示,该电路的肖特基二极管的第一P型终端6和所述第二P型终端7的材料为P型立方相氮化硼(CBN)。
本发明实施例所提供的电路的肖特基二极管中,P型终端采用P型立方相氮化硼材料制备,由于P型立方相氮化硼材料具有高击穿场强优势,可以显著降低肖特基二极管周边区域的电场集中现象,从而提升器件可靠性,而且由于P型立方相氮化硼材料与肖特基二极管的肖特基电极的金属层之间的势垒高度较大,可以降低肖特基二极管中间区域的反向泄露电流,降低器件开关损耗。
在一个实施例中,参照图7所示,该电路的肖特基二极管的第一P型注入区5和所述第二P型注入区8的材料为P型4H-SiC。
在一个实施例中,参照图7所示,该电路的肖特基二极管的P型4H-SiC的掺杂浓度为1019cm-3至1020cm-3
本发明实施例所提供的电路的肖特基二极管中,P型注入区所采用的材料为P型4H-SiC,且该P型4H-SiC的掺杂浓度为1019-1020cm-3次方量级,相比于平面结构的肖特基二极管中的P型4H-SiC掺杂浓度更高,因此,可以与肖特基二极管的肖特基电极的金属层之间形成更好的接触,从而降低正向导通电阻,进一步提升正向导通电流密度。
本实施例中,为了更好的对电路以及电路的肖特基二极管的具体结构进行说明,下面对本发明实施例中电路的肖特基二极管的制备方法进行详细描述。参照图8所示的肖特基二极管的制备方法流程图,假设该肖特基二极管的N型衬底和N型外延层的材料为4H-SiC,以下简称N型衬底和N型外延层为4H-SiC衬底和4H-SiC外延层,该方法可以包括下述步骤:
S1:在4H-SiC衬底上形成4H-SiC外延层;
S2:利用等离子体干法刻蚀对4H-SiC外延层的中间区域和边缘区域进行刻蚀,在4H-SiC外延层的边缘形成阶梯状的沟槽区,在4H-SiC外延层的中间形成T型凹槽,其中,阶梯状的沟槽区自下而上依次为第一沟槽区、第二沟槽区和第三沟槽区;
S3:利用等离子体干法刻蚀对T型凹槽外围和底部进行刻蚀,在T型凹槽外围形成第四沟槽区,在T型凹槽底部形成第五沟槽区;
S4:利用离子注入,在第一沟槽区内和第五沟槽区内形成P型注入区;S5:利用化学气相淀积技术,在第二沟槽区、第三沟槽区和第四沟槽区内淀积形成P型终端;S6:在器件表面通过化学气相淀积,形成钝化层;S7:在4H-SiC衬底的底面制备欧姆接触电极;
S8:刻蚀部分钝化层漏出器件中间区域的4H-SiC外延层,在漏出的4H-SiC外延层上制备肖特基接触电极;
S9:在钝化层上制备形成保护层。
上述步骤S7具体可以包括下述步骤:
利用磁控溅射在4H-SiC衬底的背面形成Ni欧姆接触金属层;
对器件进行快速热退火,其中退火温度为1000℃,退火时间为3min;
利用电子束蒸发在Ni欧姆接触金属层表面形成Ag接触层。
上述步骤S8具体可以包括下述步骤:
利用磁控溅射在器件中间区域的4H-SiC外延层上形成Ti肖特基接触金属层;
对整个器件进行快速热退火,其中退火温度为450℃,退火时间为3min;
利用电子束蒸发在Ti肖特基接触金属层表面形成Al接触层。
上述步骤S9具体可以包括下述步骤:
在钝化层表面旋涂聚酰亚胺,得到保护层。
本发明实施例中,上述肖特基二极管的制备过程仅为示意性说明,具体的实现过程可以根据现有技术中的相同或相近的技术手段进行适应性调整,本发明实施例中,对此不作具体限定。
基于同一发明构思,本发明实施例还提供一种包括上述尖峰吸收电路的电压转换电路,包括变压器;
该尖峰吸收电路与该变压器的初级线圈或次级线圈连接。
基于同一发明构思,本发明实施例还提供一种AC-DC电源,包括整流电路和上述的稳压输出电路;该整流电路与该稳压输出电路连接。
本发明实施例中上述的电压转换电路,以及包括该电压转换电路的交流变直流电源的具体结构可以参照图4所示的结构,当然本发明实施例中,该电压转换电路和交流变直流电源的具体电路并不限于图4所示的电路这一种组成和结构方式,只要是采用本发明实施例所提供的尖峰吸收电路即可。该电压转换电路和交流变直流电源中各器件的连接关系在此不再赘述。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (13)

1.一种电路,包括肖特基二极管,其特征在于,所述肖特基二极管的肖特基接触电极(4)位于所述肖特基二极管的N型外延层(3)的中间区域;
所述N型外延层(3)上表面的外边缘具有第一环形阶梯,所述第一环形阶梯的台阶面从下到上设置有第一P型注入区(5)和第一P型终端(6);
所述N型外延层(3)上表面的中间区域的内边缘具有第二环形阶梯,所述第二环形阶梯的至少一个台阶面设置有第二P型终端(7),所述第二环形阶梯底部设置有第二P型注入区(8);
所述第一P型注入区(5)、所述第一P型终端(6)和所述第二P型终端(7)均为封闭环结构,所述第二P型注入区(8)为条形结构;
所述第一环形阶梯包括第一台阶面、第二台阶面和第三台阶面,所述第一台阶面设置有第一P型注入区(5),所述第二台阶面和所述第三台阶面分别设置有第一P型终端(6)。
2.根据权利要求1所述的电路,其特征在于,所述第二环形阶梯包括第四台阶面和第五台阶面,所述第四台阶面设置有第二P型终端(7)。
3.根据权利要求1所述的电路,其特征在于,所述第一P型终端(6)和所述第二P型终端(7)的材料为P型立方相氮化硼。
4.根据权利要求1所述的电路,其特征在于,所述第一P型注入区(5)和所述第二P型注入区(8)的材料为P型4H-SiC。
5.根据权利要求4所述的电路,其特征在于,所述P型4H-SiC的掺杂浓度为1019cm-3至1020cm-3
6.根据权利要求1所述的电路,其特征在于,所述肖特基二极管的欧姆接触电极(1)、N型衬底层(2)、N型外延层(3)和肖特基接触电极(4)自下而上依次层叠设置。
7.根据权利要求6所述的电路,其特征在于,所述肖特基二极管还包括钝化层(9),所述钝化层(9)设置在所述N型外延层(3)上,并覆盖所述第一P型注入区(5)和所述第一P型终端(6)。
8.根据权利要求7所述的电路,其特征在于,所述肖特基二极管还包括保护层(10),所述保护层(10)设置在所述钝化层(9)上。
9.根据权利要求8所述的电路,其特征在于,所述肖特基接触电极(4)包括铝金属层和钛金属层,所述钛金属层的上表面与所述钝化层(9)和所述铝金属层相接触,下表面与所述第一P型终端(6)、所述外延层(3)、所述第二P型终端(7)和所述第二P型注入区(8)相接触。
10.根据权利要求1-9任一项所述的电路,其特征在于,所述电路为尖峰吸收电路,所述电路还包括:电容和电阻;所述电容和所述电阻串联,所述电容和所述电阻的串联电路与所述肖特基二极管并联;或,
所述电容和所述电阻并联,所述肖特基二极管的阴极连接于所述电容。
11.一种包括权利要求10所述尖峰吸收电路的稳压输出电路,其特征在于,包括变压器;
所述尖峰吸收电路与所述变压器的初级线圈或次级线圈连接。
12.一种AC-DC电源,其特征在于,包括整流电路和权利要求11所述的稳压输出电路;
所述整流电路与所述稳压输出电路连接。
13.一种如权利要求1-10任一项所述的电路在AC-DC电源中的应用。
CN202110844173.1A 2021-07-26 2021-07-26 包含肖特基二极管的电路及相关应用 Active CN113809071B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110844173.1A CN113809071B (zh) 2021-07-26 2021-07-26 包含肖特基二极管的电路及相关应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110844173.1A CN113809071B (zh) 2021-07-26 2021-07-26 包含肖特基二极管的电路及相关应用

Publications (2)

Publication Number Publication Date
CN113809071A CN113809071A (zh) 2021-12-17
CN113809071B true CN113809071B (zh) 2024-03-29

Family

ID=78893178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110844173.1A Active CN113809071B (zh) 2021-07-26 2021-07-26 包含肖特基二极管的电路及相关应用

Country Status (1)

Country Link
CN (1) CN113809071B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474478A (zh) * 2013-09-17 2013-12-25 西安电子科技大学 一种碳化硅sbd器件
CN108346705A (zh) * 2017-01-23 2018-07-31 全球能源互联网研究院有限公司 一种快速恢复二极管及其制备方法
CN109755292A (zh) * 2017-11-08 2019-05-14 深圳尚阳通科技有限公司 超结器件及其制造方法
CN110571262A (zh) * 2019-09-09 2019-12-13 电子科技大学 一种具有沟槽结构的碳化硅结势垒肖特基二极管
CN111584618A (zh) * 2020-06-05 2020-08-25 苏州凤凰芯电子科技有限公司 具有阶梯环结构的肖特基两级管及其制造方法
CN112038415A (zh) * 2020-09-15 2020-12-04 西安电子科技大学 基于双台阶斜面的肖特基二极管及其制作方法
JP2021097138A (ja) * 2019-12-17 2021-06-24 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5372002B2 (ja) * 2007-11-09 2013-12-18 クリー インコーポレイテッド メサ構造とメサ段差を含むバッファ層とを備えた電力半導体デバイス

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474478A (zh) * 2013-09-17 2013-12-25 西安电子科技大学 一种碳化硅sbd器件
CN108346705A (zh) * 2017-01-23 2018-07-31 全球能源互联网研究院有限公司 一种快速恢复二极管及其制备方法
CN109755292A (zh) * 2017-11-08 2019-05-14 深圳尚阳通科技有限公司 超结器件及其制造方法
CN110571262A (zh) * 2019-09-09 2019-12-13 电子科技大学 一种具有沟槽结构的碳化硅结势垒肖特基二极管
JP2021097138A (ja) * 2019-12-17 2021-06-24 三菱電機株式会社 半導体装置及びその製造方法
CN111584618A (zh) * 2020-06-05 2020-08-25 苏州凤凰芯电子科技有限公司 具有阶梯环结构的肖特基两级管及其制造方法
CN112038415A (zh) * 2020-09-15 2020-12-04 西安电子科技大学 基于双台阶斜面的肖特基二极管及其制作方法

Also Published As

Publication number Publication date
CN113809071A (zh) 2021-12-17

Similar Documents

Publication Publication Date Title
US6040237A (en) Fabrication of a SiC semiconductor device comprising a pn junction with a voltage absorbing edge
EP0965146B1 (en) JUNCTION TERMINATION FOR SiC SCHOTTKY DIODE
US20210305422A1 (en) Sillicon carbide power mosfet with enhanced body diode
EP2710635B1 (en) Sic devices with high blocking voltage terminated by a negative bevel
US20130140584A1 (en) Semiconductor device
WO1997043789A1 (en) Schottky barrier rectifiers and methods of forming same
US7105875B2 (en) Lateral power diodes
CN110890362B (zh) 低导通电压碳化硅整流器
US20020017647A1 (en) Junction termination for SiC schottky diode
US20120228734A1 (en) High breakdown voltage semiconductor rectifier
US11967651B2 (en) Silicon carbide power diode device and fabrication method thereof
WO1998002923A2 (en) DEPLETION REGION STOPPER FOR pn JUNCTION IN SILICON CARBIDE
CN103579375A (zh) 一种SiC肖特基二极管及其制作方法
CN102376777A (zh) 具有低正向压降的结势垒型肖特基
CN113809071B (zh) 包含肖特基二极管的电路及相关应用
CN212725323U (zh) 一种碳化硅mps器件
CN107393952B (zh) 一种具有复合介质层结构的结势垒肖特基二极管
JP2012248736A (ja) 半導体装置
CN113517356B (zh) 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法
US20230178662A1 (en) Silicon carbide junction barrier schottky diode with enhanced ruggedness
CN113809072B (zh) 一种包含肖特基二极管的电路及相关应用
CN113299732A (zh) 半导体器件、芯片、设备和制造方法
CN113646901A (zh) 具有浪涌电流稳定性的肖特基整流器及其制造方法
US20220005959A1 (en) Silicon carbide power diode device and fabrication method thereof
US11955543B2 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant