CN104319244B - 一种芯片失效中心点的定位方法 - Google Patents
一种芯片失效中心点的定位方法 Download PDFInfo
- Publication number
- CN104319244B CN104319244B CN201410397814.3A CN201410397814A CN104319244B CN 104319244 B CN104319244 B CN 104319244B CN 201410397814 A CN201410397814 A CN 201410397814A CN 104319244 B CN104319244 B CN 104319244B
- Authority
- CN
- China
- Prior art keywords
- chip
- image
- dotted line
- marking
- centrage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 230000004807 localization Effects 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 238000007689 inspection Methods 0.000 claims description 10
- 238000002372 labelling Methods 0.000 claims description 7
- 230000003252 repetitive effect Effects 0.000 claims description 3
- 239000011800 void material Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000010884 ion-beam technique Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000011159 matrix material Substances 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 241000208340 Araliaceae Species 0.000 description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 235000008434 ginseng Nutrition 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及一种半导体制造技术领域，尤其涉及一种芯片失效中心点的定位方法，通过将待测的芯片摆正在一平整桌面上，并标记方阵区域中心的附近位置之后将芯片放入近红外热点探测机台中获取第一芯片图像与第一印记图像同时调用测量工具量测对应的相关参数，之后将芯片放入聚焦离子束机台中同样获取第二芯片图像与第二印记图像并同时量测对应的相关参数，并根据参数方程计算出芯片失效中心点位置；因此本发明技术方案可以较快的定位到芯片失效中心点的位置并且非常快捷方便，大大节约了机台、时间和人力成本。
Description
技术领域
本发明涉及一种半导体制造技术领域，尤其涉及一种芯片失效中心点的定位方法。
背景技术
在现有的技术领域中，一颗芯片的制作工艺往往包含几百步的工序，主要的工艺模块可以分为光刻、刻蚀、离子注入、薄膜生长和清洗等几大部分。随着集成电路工艺的发展及特征尺寸的不断缩小，芯片上电路的分布也越来越复杂，任何微小环节的失效都将导致整个芯片的失效，所以对工艺控制的要求就越来越严格。为了可以及时的发现芯片的失效点以及芯片的失效类型，在实际的生产过程中需要对设备工艺性能在测试芯片上进行日常的模拟监控以及时检测出芯片失效的具体类型并进一步的改善某一工艺模块。
在半导体企业中，对于全部结构均为完全重复的方阵集合型芯片来说，通常需要将该芯片中心的方阵单元制备成透射电镜(Transmission Electron Microscopy，简称TEM)样品并进一步的查看芯片的失效类型，另外，重复的方阵集合型芯片中有成千上万的相同的重复单元，因此如何快速而准确的找到该芯片中心的方阵单元成为半导体领域的一个发展趋势。
现有技术中采用的常规方法是将样品放入聚焦离子束(Focused Ion Beam，简称FIB)中后，在电子束下十个一组的将芯片的长边与宽边分别进行计算全部方阵单元的数量(通常需要花费10分钟)，计算出各自中心位置是多少单元；然后重新将芯片的长边数至中点(通常需要花费5分钟)，并纵向将芯片的宽边数至中点(通常需要花费10分钟)，其交叉点即为芯片中心的方阵单元。这种定位方法的过程非常繁琐，同时也要求操作人员注意力高度集中，稍有分神即会出错并导致重新操作，从另一方面来说该定位方法对机台、时间和人力都是较大的浪费。
发明内容
针对上述存在的问题，本发明公开了一种芯片失效中心点的定位方法，以解决现有技术中对芯片失效中心点的定位方法较为繁琐以及花费了大量机台、时间和人力的缺陷。
为达到上述目的，本发明采取如下具体技术方案：
一种芯片失效中心点的定位方法，其中，所述方法包括：
步骤S1、提供一待测的芯片，所述芯片中设有若干重复结构的方阵单元；
步骤S2、标记所述芯片中心附近位置作为印记，所述印记覆盖所述芯片中心点；
步骤S3、调用一探测机台探测所述芯片，获取所述第一芯片图像以及位于第一芯片图像中的第一印记图像；
步骤S4、调用一测量工具量测所述第一芯片图像和第一印记图像；
用所述测量工具对所述第一芯片图像进行处理，选取所述第一芯片图像的其中一侧边作为第一侧边，作出第一芯片图像的中心线作为第一中心线1且所述第一中心线1垂直于所述第一侧边，以及作出垂直于该第一侧边且相切于所述第一印记图像的第一虚线和第二虚线；
获取所述第一侧边的长度L1，第一虚线与第二虚线的间距L2，以及所述第一虚线与垂直于所述第一侧边的另一侧边之间的间距L3，根据L1、L2和L3计算出第一虚线与所述第一中心线的间距a以及第二虚线与所述第一中心线的间距b；
步骤S5、调用一聚焦离子束机台探测所述芯片，获取所述芯片放大后的第二芯片图像和以及位于第二芯片图像中的第二印记图像；
继续用所述测量工具对所述第二芯片图像进行处理，选取第二芯片图像的其中一侧边作为第二侧边，做出垂直于该第二侧边的第二芯片图像的中心线，作为第二中心线，以及作出垂直于所述第二侧边且相切于第二印记图像的第三虚线和第四虚线；
获取第三虚线与第四虚线的间距L4，并根据参数L4、a和b计算出第三虚线与第二中心线的间距c以及第四虚线与第二中心线的间距d；
步骤S6、对所述第二印记图像做出一平行与所述第二侧边的中心线，作为第三中心线，在所述第三中心线上位于所述第二印记图像内且距离所述第三虚线距离为c的点即为失效中心点。
较佳的，上述的芯片失效中心点的定位方法，其中，步骤S4中，参数L1、L2、L3、a和b满足方程：
a+b＝L2；a＝0.5×L1-L3。
较佳的，上述的芯片失效中心点的定位方法，其中，步骤S5中，参数a、b、L4、c和d满足方程：
c：a＝d：b；c+d＝L4。
较佳的，上述的芯片失效中心点的定位方法，其中，在进行标记所述芯片之前，还包括将所述芯片摆正于一平整桌面上。
较佳的，上述的芯片失效中心点的定位方法，其中，所述探测机台为近红外热点探测机台。
较佳的，上述的芯片失效中心点的定位方法，其中，所述测量工具为所述近红外热点探测机台自身的测量系统。
较佳的，上述的芯片失效中心点的定位方法，其中，所述第一芯片图像与所述第二芯片图像均为所述芯片的全貌图像。
较佳的，上述的芯片失效中心点的定位方法，其中，所述第一侧边与所述第二侧边的方向相同。
上述技术方案具有如下优点或有益效果：
本发明公开了一种芯片失效中心点的定位方法，通过将待测的芯片摆正在一平整桌面上，并标记方阵区域中心的附近位置之后将芯片放入近红外热点探测机台中获取第一芯片图像与第一印记图像同时调用一测量工具量测对应的相关参数，之后将芯片放入聚焦离子束机台中同样获取第二芯片图像与第二印记图像并同时量测对应的相关参数，并根据参数方程计算出芯片失效中心点位置；因此本发明技术方案可以较快的定位到芯片失效中心点的位置并且非常快捷方便，大大节约了机台、时间和人力成本。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1是本发明实施例中第一芯片图像与第一印记图像的参数测量示意图；
图2是本发明实施例中第二芯片图像与第二印记图像的参数测量示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
为了解决现有技术中对芯片失效中心点的定位方法较为繁琐以及花费了大量机台、时间和人力的缺陷，本发明公开了一种芯片失效中心点的定位方法，具体的如图1和图2所示。
步骤S1、提供一待测的芯片，该芯片中设有若干方阵单元，该方阵单元完全重复并组成方阵集合型的芯片，通常需要将芯片方阵区域中的中心方阵单元制备成TEM样品并进行后续的芯片失效类型。
步骤S2、用记号笔标记芯片中心附近位置作为一个印记，该印记覆盖芯片中心点，便于为后续计算出芯片失效中心点的位置提供一定点区域，
其中，用该记号笔在进行标记芯片前，还必须将该芯片摆正平放在一平整的桌面上，避免工艺环境的变化对后续芯片失效中心点的定位产生影响。
步骤S3、调用一探测机台探测该芯片，获取第一芯片图像以及位于第一芯片图像中的第一印记图像；如图1所示。
在本发明的实施例中，该第一印记图像必须为芯片的全貌图像，该全貌图像可以反应出完成的芯片方阵区域中任意一方阵单元，避免发生方阵单元的漏洞而影响到后续的芯片参数的标记。
优选的，该探测机台为近红外热点探测机台。
步骤S4、对该第一芯片图像中以及第一印记图像相关数据进行量测，在本发明的实施例中，优选的，测量工具为近红外热点探测机台自身的测量系统，如图1所示。
具体的，用近红外热点探测机台自身的测量系统对第一芯片图像进行处理，在该过程中选取第一芯片图像的其中一侧边作为第一侧边(在本发明的实施例中优选的，选取第一芯片图像的长边作为第一侧边)，作出第一芯片图像的中心线作为第一中心线1且第一中心线1垂直于第一侧边，以及作出垂直于该第一侧边且相切于第一印记图像的第一虚线2和第二虚线3。
进一步的，获取第一侧边的长度L1，第一虚线2与第二虚线3的间距L2，以及第一虚线2与垂直于第一侧边的另一侧边(即第一芯片图像的短边)之间的间距L3，根据L1、L2和L3计算出第一虚线2与第一中心线1的间距a以及第二虚线3与第一中心线1的间距b；根据图1所示，通过参数L1、L2、L3、a和b建立参数方程：a+b＝L2；a＝0.5×L1-L3；b＝L2-a，其中L1、L2、L3可以通过近红外热点探测机台自身的测量系统进行量测，并进一步计算出参数a与参数b的数值,即a＝0.5×L1-L3；b＝L2-a。
步骤S5、调用一聚焦离子束机台探测芯片，获取芯片放大后的第二芯片图像和以及位于第二芯片图像中的第二印记图像，如图2所示。
在本发明的实施例中，该第二芯片图像必须为芯片的全貌图像，该全貌图像可以反应出完成的芯片方阵区域中任意一方阵单元，避免发生方阵单元的漏洞而影响到后续的芯片参数的标记。
进一步的，通过近红外热点探测机台自身的测量系统量测第二芯片图像以及第二印记图像并获取相关参数，具体的：
继续用近红外热点探测机台自身的测量系统对第二芯片图像进行处理，选取第二芯片图像的其中一侧边作为第二侧边(在本发明的实施例中优选的，选取第二芯片图像的长边作为第二侧边，即与第一芯片图像的长边方向一致)，做出垂直于该第二侧边的第二芯片图像的中心线，作为第二中心线4，以及作出垂直于第二侧边且相切于第二印记图像的第三虚线5和第四虚线6。
更进一步的，获取第三虚线5与第四虚线6的间距L4，并根据参数L4、a和b计算出第三虚线5与第二中心线4的间距c以及第四虚线6与第二中心线4的间距d；再根据图2列出参数L4、c和d满足方程：c：a＝d：b；c+d＝L4，其中参数L4可通过近红外热点探测机台自身的测量系统进行量测，参数a和b已知，因此可进行参数c和d的计算，即c＝a×L4/(b+a)＝(0.5×L1-L3)×L4/L2；d＝L4-c。
步骤S6、继续对第二印记图像做出一平行于第二芯片图像的第二侧边的中心线，作为第三中心线7，在第三中心线7上位于第二印记图像内且距离第三虚线5距离为c的点即为失效中心点，及失效中心点距第三虚线5的距离c＝a×L4/(b+a)＝(0.5×L1-L3)×L4/L2。
综上所述，本发明公开了一种芯片失效中心点的定位方法，通过将待测的芯片摆正在一平整桌面上，并标记方阵区域中心的附近位置之后将芯片放入近红外热点探测机台中获取第一芯片图像与第一印记图像同时调用一测量工具量测对应的相关参数，之后将芯片放入聚焦离子束机台中同样获取第二芯片图像与第二印记图像并同时量测对应的相关参数，并根据参数方程计算出芯片失效中心点位置；因此本发明技术方案可以较快的定位到芯片失效中心点的位置并且非常快捷方便，大大节约了机台、时间和人力成本。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明之精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种芯片失效中心点的定位方法，其特征在于，所述方法包括：
步骤S1、提供一待测的芯片，所述芯片中设有重复结构的方阵单元；
步骤S2、标记所述芯片中心附近位置作为印记，所述印记覆盖所述芯片中心点；
步骤S3、调用一探测机台探测所述芯片，获取第一芯片图像以及位于第一芯片图像中的第一印记图像；
步骤S4、调用一测量工具量测所述第一芯片图像和第一印记图像；
用所述测量工具对所述第一芯片图像进行处理，选取所述第一芯片图像的其中一侧边作为第一侧边，作出第一芯片图像的中心线作为第一中心线且所述第一中心线垂直于所述第一侧边，以及作出垂直于该第一侧边且相切于所述第一印记图像的第一虚线和第二虚线；
获取所述第一侧边的长度L1，第一虚线与第二虚线的间距L2，以及所述第一虚线与垂直于所述第一侧边的另一侧边之间的间距L3，根据L1、L2和L3计算出第一虚线与所述第一中心线的间距a以及第二虚线与所述第一中心线的间距b；
步骤S5、调用一聚焦离子束机台探测所述芯片，获取所述芯片放大后的第二芯片图像和以及位于第二芯片图像中的第二印记图像；
继续用所述测量工具对所述第二芯片图像进行处理，选取第二芯片图像的其中一侧边作为第二侧边，做出垂直于该第二侧边的第二芯片图像的中心线，作为第二中心线，以及作出垂直于所述第二侧边且相切于第二印记图像的第三虚线和第四虚线；
获取第三虚线与第四虚线的间距L4，并根据参数L4、a和b计算出第三虚线与第二中心线的间距c以及第四虚线与第二中心线的间距d；
步骤S6、对所述第二印记图像做出一平行与所述第二侧边的中心线，作为第三中心线，在所述第三中心线上位于所述第二印记图像内且距离所述第三虚线距离为c的点即为失效中心点；
其中，所述第一侧边与所述第二侧边的方向相同。
2.如权利要求1所述的芯片失效中心点的定位方法，其特征在于，步骤S4中，参数L1、L2、L3、a和b满足方程：
a+b＝L2；a＝0.5×L1-L3。
3.如权利要求1所述的芯片失效中心点的定位方法，其特征在于，步骤S5中，参数a、b、L4、c和d满足方程：
c：a＝d：b；c+d＝L4。
4.如权利要求1所述的芯片失效中心点的定位方法，其特征在于，在进行标记所述芯片之前，还包括将所述芯片摆正于一平整桌面上。
5.如权利要求1所述的芯片失效中心点的定位方法，其特征在于，所述探测机台为近红外热点探测机台。
6.如权利要求5所述的芯片失效中心点的定位方法，其特征在于，所述测量工具为所述近红外热点探测机台自身的测量系统。
7.如权利要求1所述的芯片失效中心点的定位方法，其特征在于，所述第一芯片图像与所述第二芯片图像均为所述芯片的全貌图像。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410397814.3A CN104319244B (zh) | 2014-08-13 | 2014-08-13 | 一种芯片失效中心点的定位方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410397814.3A CN104319244B (zh) | 2014-08-13 | 2014-08-13 | 一种芯片失效中心点的定位方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104319244A CN104319244A (zh) | 2015-01-28 |
| CN104319244B true CN104319244B (zh) | 2017-02-01 |
Family
ID=52374456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410397814.3A Active CN104319244B (zh) | 2014-08-13 | 2014-08-13 | 一种芯片失效中心点的定位方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104319244B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106019118A (zh) * | 2016-05-18 | 2016-10-12 | 上海华虹宏力半导体制造有限公司 | 功率mos失效位置的判定方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103344660A (zh) * | 2013-06-27 | 2013-10-09 | 上海华力微电子有限公司 | 一种按照电路图形进行缺陷检测的电子显微镜分析方法 |
| CN103604812A (zh) * | 2013-10-23 | 2014-02-26 | 上海华力微电子有限公司 | 一种晶片宏观缺陷多点定位方法 |
| CN103871918A (zh) * | 2012-12-10 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 晶圆中缺陷定位的方法 |
-
2014
- 2014-08-13 CN CN201410397814.3A patent/CN104319244B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103871918A (zh) * | 2012-12-10 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 晶圆中缺陷定位的方法 |
| CN103344660A (zh) * | 2013-06-27 | 2013-10-09 | 上海华力微电子有限公司 | 一种按照电路图形进行缺陷检测的电子显微镜分析方法 |
| CN103604812A (zh) * | 2013-10-23 | 2014-02-26 | 上海华力微电子有限公司 | 一种晶片宏观缺陷多点定位方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104319244A (zh) | 2015-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102612314B (zh) | 检查系统、模拟方法及系统、恰当值的判定及确定方法 | |
| CN104425302B (zh) | 半导体器件的缺陷检测方法和装置 | |
| CN207730893U (zh) | 一种用于测试cis图像传感器类芯片的悬臂式探针卡 | |
| CN102543684A (zh) | 集线宽和套刻精度测量的图形结构设计 | |
| CN101261285A (zh) | 自动管理探针记号偏移的系统和方法 | |
| CN107038697A (zh) | 用于诊断半导体晶圆的方法和系统 | |
| CN106158689B (zh) | 基于多组测试探针的二极管光电测试方法 | |
| CN106206356A (zh) | 提高良率提升缺陷监测效率的方法 | |
| CN103311148B (zh) | 一种检测观察缺陷的方法 | |
| CN102931116B (zh) | 存储器同步缺陷检测方法 | |
| CN104183512B (zh) | 一种晶圆监控方法 | |
| CN104103543B (zh) | 晶圆缺陷尺寸校正方法 | |
| CN107885028A (zh) | Opc建模中次分辨率辅助图形确定的方法 | |
| CN103364660A (zh) | 一种目标芯片中多个晶体管的测试方法 | |
| CN103531498A (zh) | 晶圆缺陷分析系统 | |
| CN104319244B (zh) | 一种芯片失效中心点的定位方法 | |
| CN104977518A (zh) | 一种晶圆出货检验方法 | |
| US20140019927A1 (en) | Waferless measurement recipe | |
| CN103605092B (zh) | Wat测试系统及测试方法 | |
| Perng et al. | Automated bonding position inspection on multi-layered wire IC using machine vision | |
| CN105740540A (zh) | 掩膜版设计中版图的特征图形的查找方法 | |
| CN102749815B (zh) | 套刻精度的检测方法 | |
| CN105845592B (zh) | 用于失效分析的方法 | |
| CN104952750B (zh) | 一种硅片电学测试的早期侦测系统及方法 | |
| CN103135021B (zh) | 超小尺寸芯片的硅片级量产测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |