CN104977518A - 一种晶圆出货检验方法 - Google Patents

Abstract

本发明公开了一种晶圆出货检验的方法，通过基于电性测试的芯片生成晶圆图表，并将该晶圆图表划分为若干个面积相等的区域；于每个所述区域中均设定一目检起始芯片，并以该起始目检芯片图形为起点对位于相应区域中的芯片依次进行编号；在将所述的晶圆图表与待测晶圆叠加，于每个所述区域中，以所述目检起始芯片图形为起点，并按照芯片编号顺序依次对位于该区域中的芯片进行目检工艺，进而实现晶圆的自动均匀分区并设定所需目检的芯片，还可跳过无需目检的芯片，以提高待测晶圆目检的效率和准确性，减少人力浪费，进一步的提高机台的利用率，节约了生产成本。

Description

一种晶圆出货检验方法

技术领域

本发明涉及半导体领域的检验工艺，尤其涉及一种晶圆的出货检验方法。

背景技术

半导体行业现采用晶圆检验方法在制造过程中检验缺陷，以缓解工况偏差和减低总缺陷的密度。在实际生产中，对晶圆进行出货检验时，往往需要对晶圆内所有芯片进行芯片电性测试（Chip Probingtesting，CP testing），而其中如果芯片电性测试不合格则不能出货。

早期晶圆良率的重点是检验可能的最小缺陷，目前，随着对晶圆技术要求的不断提高，如附图1所示，在对晶圆进行出货检验时，一般是将晶圆分成涵盖中心和边缘的5个目检区域，按照需要抽检的芯片（Die）数量在这5个区域内分别手动设定要抽检的芯片（Die）。

现有的分区检验方法在实际操作过程中存在以下问题：

1、目前采用的手动设定目检区，效率低下且容易出错，特别是遇到芯片尺寸很小的晶圆，无法准确均等的划分目检区域，因此无法迅速测定好合理的晶圆目检区域，且无法再目检进行时根据需要调整目检芯片的数量和位置；

2、手动设定的目检区域及芯片是固定的，无法避免对一些无需检验（电性测试不合格）的芯片的抽样，这样既浪费了人力和机台，还无法迅速设定好合理的晶圆目检区域，并在目检进行时需要调整目检芯片的数量和位置，降低了生产效率，且增加了生产成本；

3、现有的检验方法无法满足客户的特殊需求，给检验和质量控制带来了极大的挑战。

上述的问题缺陷，降低了晶圆检验的精度，增加了工艺时间，甚至严重的降低了生产效率。

发明内容

本发明提供了一种晶圆出货检验分区、目检的方法，以解决现有技术中无法实现晶圆区域自动均匀分布以及对无需检验（电性测试不合格）的芯片进行抽样的缺陷问题。

为了解决上述的技术问题，本发明具体提供了一种晶圆出货检验的方法，其步骤包括：

提供一制备有若干芯片的待测晶圆，基于芯片电性测试工艺，生成该待测晶圆的包括有芯片图形的晶圆图表；

将该晶圆图表划分为若干个面积相等的区域；

于每个所述区域中均设定一芯片图形为目检起始芯片图形，且在任一区域中均以该区域中设定的目检起始芯片图形为起点，对位于该区域中剩余的芯片图形依次进行编号；

将编号后的晶圆图表与所述待测晶圆对应叠加后，于每个编号后的区域所对应的待测晶圆上，均以所述目检起始芯片图形所对应的芯片为起点，并按照芯片图形编号顺序依次对相应的芯片进行目检工艺。

上述的晶圆图表为基于待测晶圆上完整的芯片生成芯片图形的晶圆图表，所述的晶圆图表中的芯片图形在进行芯片电性测试后，包括需目检芯片图形与无需目检芯片图形，且于所述待测晶圆上仅对与所述需目检芯片图形对应的芯片进行目检工艺。

优选地，在对所述待测晶圆进行所述电性测试工艺时，基于电性测试不合格的芯片生成所述不需目检芯片图形，基于电性测试合格的芯片生成所述需目检芯片图形。

在本发明一个较为优选的实施例中，所述若干个面积相等的区域包括圆形区域和非圆形区域，且该圆形区域的中心与所述晶圆图表的中心重合；

其中，所述圆形区域的目检起始芯片图形为处于该圆形区域中心位置处的芯片图形；

优选地，当所述的圆形区域的中心位置处位于两个或两个以上的芯片图形之间时，可以选择任一个所述芯片图形中的任一个芯片图形作为目检起始芯片图形；

所述非圆形区域包括若干个扇形区域，且该若干个扇形区域构成环绕所述圆形区域的圆环形状。其中，所述由扇形区域构成的环绕所述圆形区域的圆环形状内包括一个或一个以上的圆环形状；

优选地，所述非圆形区域中的目检起始芯片图形为位于该区域边缘中心处的芯片图形，且该边缘远离所述晶圆图表的中心位置处；

优选地，所述的每个扇形区域的目检起始芯片图形为位于该区域边缘中心处的芯片图形，且该边缘远离所述晶圆图表的中心位置。当所述的扇形区域最外缘一排芯片的中心位于两个或两个以上芯片图形之间时，所述的目检起始芯片图形为所述芯片图形中的任一个。

本发明的一个较为优选的实施例中，所述的对芯片图形进行编号具体为：

在每个区域内，以选择的目检起始芯片图形为起点，按一定编号顺序规则对每个区域内的芯片图形单独进行编号，优选地，上述的编号顺序规则按照顺时针或逆时针顺序规则进行编号。

进一步优选地，于任一所述区域中，均根据所述晶圆图表中芯片图形的总数和位于该区域中芯片图形的总数来设定该区域所对应的待测晶圆上进行目检工艺的芯片图形的数目。

本发明的一个较为优选的实施例中，将晶圆图表的半径定义为R，面积为πR²；将晶圆图表上圆形区域的半径定义为r，即上述圆形区域的面积为πr²，所述的晶圆检测区域包含1个圆形，以及若干个扇形区域。

本发明的一个较为优选的实施例中，同时位于两个或两个以上区域的芯片图形，可以根据芯片图形的中心位置所在区域进行判断，并将该芯片图形划分至芯片图形中心位置所在的区域。

本发明中所述的晶圆图表上需目检芯片图形对应的芯片即为待测晶圆中所需目检的芯片。

本发明的一个较为优选的实施例中，所述的目检工艺具体为在任一区域内，以所述的起始目检芯片为起点，按照编号顺序，对待测晶圆进行目检，目检中如遇到所述的无需目检的芯片图形，则自动跳过，并选择下一编号的芯片图形直至目检芯片图形的个数达到所述目检芯片图形的个数。

本发明所述的方法，对待测晶圆进行芯片电性测试后生成晶圆图表，并将该晶圆图表分成若干面积相等的区域并对所有芯片图形进行编号；本发明所述的方法可以实现晶圆的自动均匀分区，且可以自动跳过无需检验的芯片，从而可以提高晶圆目检的效率和准确性，减少人力浪费，进一步的提高了机台的利用率，节约了生产成本。

附图说明

图1为现有技术中晶圆目检的分区示意图；

图2本发明实施例中所述的晶圆图表分区示意图；

图3为本发明实施例中对每个所述的晶圆图表的各区域以及选择目检起始芯片示意图；

图4为本发明实施例中所述的晶圆图表内需目检芯片的编号示意图；

图5为本发明实施例中所述的晶圆图表编号顺序规则示意图；

图6为本发明实施例中所述的晶圆图表目检芯片图形的X/Y坐标示意图；

图7为本发明实施例中所述的晶圆图表目检内芯片图形中心点的X/Y坐标示意图；

图8为本发明实施例中所述的晶圆图表分区示意图；

图9为本发明实施例中所述的晶圆图表内目检起始芯片图形设定以及芯片编号的示意图；

图10为本发明实施例中所述的抽样目检芯片的示意图；

图11A为本发明实施例中所述的晶圆图表分为9个区域的示意图；

图11B为本发明实施例中所述的晶圆图表分为9个区域的另一个示意图；

附图标识含义：1-晶圆图表；10-目检芯片图形区域；20-无需目检芯片图形区域；101-第一目检芯片图形区域；102-第二目检芯片图形区域；103-第三目检芯片图形区域；104-第四目检芯片图形区域；105-第五目检芯片图形区域；121-需目检的芯片图形；122-无需目检的芯片图形；123-实际抽样目检芯片图形；131-样品芯片图形1坐标；132-样品芯片图形1中心点坐标；141-第一目检芯片图形区域起始目检芯片图形；142-第二目检芯片图形区域起始目检芯片图形；143-第三目检芯片图形区域起始目检芯片图形；144-第四目检芯片图形区域起始目检芯片图形；145-第五目检芯片图形区域起始目检芯片图形；30-区域分割线。

具体实施例

下面结合附图和具体实施例对本发明做进一步说明，但不作为本发明的限定。

一种晶圆出货检验的方法，其具体步骤包括：

提供一待测晶圆，基于芯片电性测试后生成晶圆图表，基于芯片电性测试工艺，生成该待测晶圆的包括有芯片图形的晶圆图表；

采用区域分割线30将所述的晶圆图表分成至少五个面积相等的区域；并将晶圆图表的半径定义为R，面积为πR²；将圆形区域的半径定义为r，即上述圆形区域的面积为πr²，所述的晶圆图表包含1个圆形区域，其中，晶圆图表的半径为R、圆形区域半径为r；

其中，所述的晶圆图表包含n个区域，所述的晶圆图表半径R与半径r的关系为πR²=nπr²。

所述的n个面积相等的区域包括圆形区域和非圆形区域，且该圆形区域的中心与所述晶圆图表的中心重合。

于每个所述区域中均设定一芯片图形为目检起始芯片图形，且在任一区域中均以该区域中设定的目检起始芯片图形为起点，对位于该区域中剩余的芯片图形依次进行编号。

将编号后的晶圆图表与所述待测晶圆对应叠加后，于每个编号后的区域所对应的待测晶圆上，均以所述目检起始芯片图形所对应的芯片为起点，并按照芯片图形编号顺序依次对相应的芯片进行目检工艺。

其中，本实施例中所述圆形区域的目检起始芯片图形具体为处于该圆形区域中心位置处的芯片图形。所述非圆形区域中的目检起始芯片图形为位于该区域边缘中心处的芯片图形，且该边缘远离所述晶圆图表中心。

另外，所述非圆形区域包括若干个扇形区域，且该若干个扇形区域构成环绕所述圆形区域的圆环形状。如图2所示，基于待测晶圆芯片电性测试生成的晶圆图表的中心位置处为中心坐标，即（0，0），将所述晶圆图表分成5个区域，上述5个区域中包含一个圆形区域和四个扇形区域。

具体地，根据上述有关晶圆图表的半径的定义并根据πR²=5πr²，画出第五目检芯片图形区域（即圆形区域）105，再把晶圆图表内非圆形区域分成4个扇形，即得到第一目检芯片图形区域101、第二目检芯片图形区域102、第三目检芯片图形区域103、第四目检芯片图形区域104；从而得到面积相等的5个区域，其中第五目检芯片图形区域105即为圆形区域，第一目检芯片图形区域101、第二目检芯片图形区域102、第三目检芯片图形区域103以及第四目检芯片图形区域104为四个扇形区域。

在每个所述区域内选择的目检起始芯片图形，如图3所示，在第五目检芯片图形区域105为晶圆图表的圆心区域。

于每个所述区域中均设定一目检起始芯片，第五目检芯片图形区域105中所述的目检起始芯片图形位于晶圆图表的中心位置处；所述非圆形区域中的目检起始芯片图形为位于该区域边缘中心处的芯片图形，且该边缘远离所述晶圆图表中心。

其中，所述的第五目检芯片图形区域105（圆形区域）中，如所述的晶圆图表的中心位置处位于两个芯片图形之间时，则选择最靠近晶圆图表中心位置处的芯片图形作为目检起始芯片图形。结合图3、图4中所示，晶圆图表的中心位置处于四个芯片图形的相交处，因此，选择在圆形区域内芯片图形145作为该圆形区域105的目检起始芯片图形。

另外，如结合图3、图4中所示，在剩余的四个扇形区域中，第二目检芯片图形区域102的目检起始芯片图形为扇形区域内芯片图形142，其中，所选取的目检起始芯片142为扇形区域102的边缘中心处的芯片图形。同样结合图3、图4所示，第一目检芯片图形区域101、第三目检芯片图形区域103、以及第四目检芯片图形区域104中，所述的对应目检芯片图形区域的边缘中心处位于两个芯片图形之间，且所述的边缘远离圆形，则在该对应的区域中，选择两个芯片图形中的任一个作为目检起始芯片图形，如图4中所示，第一目检芯片图形区域101的起始目检芯片图形为芯片图形141，第三目检芯片图形区域103的起始目检芯片图形为芯片图形143.第四目检芯片图形区域104的起始目检芯片图形为芯片图形144。

如图3中所示，可以明显得知各个区域所对应的芯片图形的位置：

第一目检芯片图形区域的101起始目检芯片图形141、第二目检芯片图形区域102的起始目检芯片图形142、第三目检芯片图形区域103的起始目检芯片图形143、第四目检芯片图形区域104的起始目检芯片图形144、第五目检芯片图形区域105的起始目检芯片图形145，其中，第五目检芯片图形区域105的起始目检芯片图形145位于所述的晶圆图表的中心位置处。

如图4中所示，在所述的晶圆图表中分出五个相等的区域后，以上述的每个区域中的目检起始芯片图形为起点对位于相应区域中的芯片图形依次进行编号。

具体编号的规则如图5中所示：

第一目检芯片图形区域101为以起始目检芯片图形141为起点顺时针规则编号；

第二目检芯片图形区域102为以起始目检芯片图形142为起点顺时针规则编号；

第三目检芯片图形区域103为以起始目检芯片图形143为起点逆时针规则编号；

第四目检芯片图形区域104为以起始目检芯片图形144为起点逆时针规则编号；

第五目检芯片图形区域105为以起始目检芯片图形145为起点顺时针规则编号。

结合图4与图5可知，于每个所述区域中，以所述目检起始芯片图形为起点，并按照芯片编号顺序依次进行编号，且在任一区域中均以该区域中设定的目检起始芯片图形为起点，对位于该区域中剩余的芯片图形依次进行编号；

将编号后的晶圆图表与所述待测晶圆叠加后，于每个编号区域所对应的待测晶圆上，均以所述目检起始芯片图形所对应的芯片为起点，并按照芯片图形编号顺序依次对相应的芯片进行目检工艺。

其中，所述的编号顺序规则可根据预先和用户商量好的旋转方式一次给每个区域进行编号，如按照顺时针或逆时针顺序规则进行编号。

在实际操作中，当遇到电性不良或者不需要检验的芯片时自动跳过，并自动选择下一编号的芯片直至达到所需抽检的芯片数，即选取第6个或更多的芯片进行检验，直至达到所需的检验数量为止。

为了更精准、更快捷的得到均匀分布的晶圆图表，可以通过下述的步骤方法进行更进一步的解释和说明。

第一，根据晶圆图表面积的等分原则，算出圆形区域的半径，即将所述晶圆图表分成面积相等的5个区域；其中，上述5个区域中包含一个圆形区域；

根据将晶圆图表的半径定义为R，面积为πR²；将圆形区域的半径定义为r，即上述圆形区域的面积为πr²晶圆图表的半径R与圆形区域半径r的关系为πR²=5πr²；

第二，所述的晶圆图表包含4个扇形区域，所述的扇形区域为距离晶圆图表中心距离大于圆形区域半径r的其他区域，还可根据横纵坐标，分为四个面积相等的区域，即四个扇形区域的面积分别为πr²；划分出四个面积相等的扇形区域的横纵坐标要求如下：

1、计算每个芯片的中心点的实际坐标，其计算公式如下：

DieXCoordinate=(DieXGridNumber+0.5)×DieXSize+OriginalX；

DieYCoordinate=(DieYGridNumber+0.5)×DieYSize+OriginalY。

其中，如图6所示，样品芯片图形1坐标131中所述的X坐标表示芯片图形的X坐标（DieXCoordinate），样品芯片图形1坐标131中所述的Y坐标表示芯片图形的Y坐标（DieYCoordinate），如图6所示，样品芯片图形1坐标131的X坐标（DieXCoordinate）的实际坐标应该为芯片图形的中心点X坐标，而样品芯片图形1坐标131的Y坐标（DieYCoordinate）的实际坐标应该为芯片图形的中心点Y坐标。

为了更好的体现芯片图形的实际位置，本实施例中结合每个芯片图形的大小，将每个芯片图形的X轴方向上的长度尺寸定义为DieXSize，而晶圆图表以远离圆心的边缘上第一个芯片图形的矩形角坐标为起点X坐标定义为OriginalX，X轴上芯片图形网格的数量定义为DieXGridNumber。

相同的，将每个芯片图形的Y轴方向上的长度尺寸定义为DieYCoordinate，Y轴上的芯片图形网格数量定义为DieYGridNumber，每个芯片图形的Y轴方向上的长度尺寸定义为DieYSize，芯片图形在Y轴上的起点Y坐标定义为OriginalY。

2、如图7中所示，样品芯片图形1中心点132到晶圆中心点的距离为a，即为：

$a=\sqrt[2]{{\mathrm{DieXCoordinate}}^2+{\mathrm{DieYCoordinate}}^2}$

3、由上述内容可知，每个区域分区的方法为：

区域1的分区为：

$\left\{\begin{array}{c}\left|\mathrm{DieYCoordinate}\right|-\left|\mathrm{DieXCoordinate}\right|>0\\ \mathrm{DieYCoordinate}>0\\ r>R/\sqrt{5}\end{array}\right.$

区域2的分区为：

$\left\{\begin{array}{c}\left|\mathrm{DieXCoordinate}\right|-\left|\mathrm{DieYCoordinate}\right|>0\\ \mathrm{DieXCoordinate}\≤0\\ r>R/\sqrt{5}\end{array}\right.$

区域3的分区为：

$\left\{\begin{array}{c}\left|\mathrm{DieXCoordinate}\right|-\left|\mathrm{DieYCoordinate}\right|\≤0\\ \mathrm{DieYCoordinate}\≤0\\ r>R/\sqrt{5}\end{array}\right.$

区域4的分区为：

$\left\{\begin{array}{c}\left|\mathrm{DieYCoordinate}\right|-\left|\mathrm{DieXCoordinate}\right|\≤0\\ \mathrm{DieXCoordinate}>0\\ r>R/\sqrt{5}\end{array}\right.$

区域5的分区为：

$r<R/\sqrt{5}$

具体分区如图8所示，目检芯片图形区域101-104为面积相等的扇形区域，第五目检芯片图形区域105为圆形区域，其中，第五目检芯片图形区域105位于圆形的中心，半扇形第一目检芯片图形区域101位于第五目检芯片图形区域105的上方，半扇形第二目检芯片图形区域102位于第五目检芯片图形区域105的左方，半扇形第三目检芯片图形区域103位于第五目检芯片图形区域105的下方，半扇形第四目检芯片图形区域104位于第五目检芯片图形区域105的右方。

如图8中所示，进行目检芯片图形区域划分还包括使用区域分割线30，所述的区域分割线30，将晶圆图表分为5个面积相等的区域。其中，所述的区域分割线30经过的芯片图形，被划分于该芯片图形中心位置处所在区域内。

4、获得晶圆图表目检芯片图形区域1-5的目检起始芯片图形坐标的方法：

第一目检芯片图形区域101的目检起始芯片图形的坐标为([MaxX/2],MaxY)；

第二目检芯片图形区域102的目检起始芯片图形的坐标为(MinX,[MaxY/2])；

第三目检芯片图形区域103的目检起始芯片图形的坐标为([MaxX/2],MinY)；

第四目检芯片图形区域104的目检起始芯片图形的坐标为(MaxX,[MaxY/2])；

第五目检芯片图形区域105的目检起始芯片图形的坐标为([MaxX/2],[MaxY/2])；

其中，MaxX为在晶圆图表内X的最大横坐标；

MaxY为在晶圆图表内Y的最大纵坐标；

MinX为在晶圆图表内X的最小横坐标；

MinY为在晶圆图表内Y的最小纵坐标。

如图9所示，还需要从设定的起始芯片图形，开始根据所设定的顺时针或逆时针方向，对每个区域中的芯片逐一进行编号。

5、获得晶圆图表的1-5区域内的目检芯片图形的数目的方法：

根据晶圆出货验收测试（WAT）标准得到表1中所示的获得每个晶圆图表1-5内目检芯片图形的数量对照表：

表1，晶圆芯片图形总片数与每个晶圆图表中的目检芯片图形区域1-5中目检芯片的数目关系对照表

如表1中所示：

目检芯片图形区域141-目检芯片图形区域144中每个区域的目检芯片图形的个数=抽样芯片总数（Sampling Die Count）；

目检芯片区域145中的目检芯片图形个数=实际目检芯片总数-4×抽样芯片总数=Center_sampling-4×SamplingDieCount。

其中，所述的目检芯片图形对应的芯片即为待测晶圆中所需目检的芯片。

根据表1中所述的区域内目检芯片个数的计算方法：

如待测晶圆的芯片总数（Total Die Count）为156，晶圆数量（wafercount）为3，即则由此可以得到：

抽样芯片图形总数 $\left(\mathrm{SamplingDieCount}\right)=\frac{80}{\left[\mathrm{wafercount}\right]\&times;5}=$ $\frac{80}{[3\&times;5]};$

即：目检芯片图形区域101-104的四个扇形区域中，

如表1中所示，以及表示不超过中括号内所得数值的最大整数：

即，目检芯片图形区域101-104中每个区域的目检芯片图形的个数为6；

目检芯片区域145中的目检芯片图形个数为6。

可见，本发明所述的方法所划分的5个区域中，所述的第五目检芯片图形区域105（即圆形区域）的面积与第一-第四目检芯片图形区域101-104（即四个扇形区域）的面积相等；其中，四个扇形区域内所含有的芯片数量也相等，而圆形区域内所含有的芯片数量并不一定等于单个扇形区域内所含有的芯片数量。

根据每个区域中的芯片编号依次选取需要目检的芯片图形芯片（即电性测试合格的芯片对应的芯片图形）与其对应的芯片，遇到无需目检的芯片图形（即电性测试不合格的芯片对应的芯片图形）及其对应的芯片后自动跳过，不再进行重复目检。

如图10中所示，需目检的芯片图形121、无需目检的芯片图形122以及实际抽样目检芯片图形123对应的芯片，图中每一小网格表示一个芯片，依据实施例1中所述的编号方法，选定了所需抽检的芯片数量、抽检的规律、以及起始目检芯片图形的位置，从而确定相应的目检芯片的起始位置。在目检过程中，当遇到无需目检的芯片图形122，则会跳过检验，系统自动选择下一编号的芯片图形进行抽检，由于晶圆图表与待测晶圆对应地叠加在一起，目检工艺中还包括将编号后的芯片图形对应的芯片进行目检，遇到无需目检的芯片时，则跳过检验，选择下一个编号的芯片图形相应的芯片继续进行目检。直到实际目检的芯片总数满足所需抽检的芯片数。

本实施例中，如无需目检的芯片图形与目检起始芯片重合，则选择距离起始目检芯片最近的需目检芯片进行芯片的目检。

通过本实施例中所述的方法，可以实现晶圆的自动均匀分布并设定目检芯片的数量和在晶圆图表中的位置，且可以自动跳过无需检验的芯片，可以提高目检的效率和准确性。

根据本实施例中所述的方法为基于待测晶圆中芯片的电性测试结果对晶圆图表进行区域分区，所述的非圆形区域可以划分为至少两个面积相等的扇形区域，其中优选为2个、4个、8个面积相等的扇形区域，更优选为4个、8个面积相等的扇形区域，最优选为4个面积相等的扇形区域。

本实施例中所述的晶圆出货检验方法可将晶圆分为9个面积相等的区域，具体如图11A或图11B中所示，其分区、编号、目检的方法如上述实施中所述的方法一致。

其中，图11A中，所述圆形区域的目检起始芯片图形为处于该圆形区域中心位置处的芯片图形5；

所述非圆形区域包括8个扇形区域，且该8个扇形区域构成环绕所述圆形区域的圆环形状。其中，所述由扇形区域构成的环绕所述圆形区域的圆环形状内包括2个的圆环形状，具体分区如图11A中所示。

而在图11B中，所述圆形区域的目检起始芯片图形为处于该圆形区域中心位置处的芯片图形9；

所述非圆形区域包括8个扇形区域，且该8个扇形区域构成一环绕所述圆形区域的圆环形状。其中，所述由扇形区域构成的一环绕所述圆形区域的圆环形状内至只含有1个的圆环形状，具体分区如图11B中所示。

在本发明的一个实施例中，待测晶圆经过芯片电性测试后生成晶圆图表，得到的晶圆图表可分成至少五个面积相等的区域，其中至少包括一个圆形区域，以及到晶圆中心距离大于圆形区域半径的若干个面积相等的扇形区域，然后对所述区域内的所有芯片进行编号，根据待测晶圆的芯片总数以及位于该区域中芯片图形的总数来设定该区域所对应的待测晶圆上进行目检工艺的芯片的数目。可以实现晶圆的自动均匀分区，且可以自动跳过无需检验（电性测试不合格）的芯片，从而可以提高晶圆目检的效率和准确性，减少人力浪费，进一步的提高了机台的利用率，节约了生产成本。

以上对本发明的具体实施例进行了详细描述，但其只作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对该实用进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (11)

1.一种晶圆出货检验的方法，其特征在于，其具体步骤包括：

提供一制备有若干芯片的待测晶圆，基于芯片电性测试工艺，生成该待测晶圆的包括有芯片图形的晶圆图表；

将该晶圆图表划分为若干个面积相等的区域；

于每个所述区域中均设定一芯片图形为目检起始芯片图形，且在任一区域中均以该区域中设定的目检起始芯片图形为起点，对位于该区域中剩余的芯片图形依次进行编号；

将编号后的晶圆图表与所述待测晶圆对应叠加后，于每个编号后的区域所对应的待测晶圆上，均以所述目检起始芯片图形所对应的芯片为起点，并按照芯片图形编号顺序依次对相应的芯片进行目检工艺。

2.根据权利要求1所述的方法，其特征在于，基于待测晶圆上完整的芯片生成所述的晶圆图表。

3.根据权利要求2所述的方法，其特征在于，所述的晶圆图表中的芯片图形包括需目检芯片图形与无需目检芯片图形，且于所述待测晶圆上仅对与所述需目检芯片图形对应的芯片进行目检工艺。

4.根据权利要求3所述的方法，其特征在于，在对所述待测晶圆进行所述电性测试工艺时，基于电性测试不合格的芯片生成所述不需目检芯片图形，基于电性测试合格的芯片生成所述需目检芯片图形。

5.根据权利要求1所述的方法，其特征在于，所述若干个面积相等的区域包括圆形区域和非圆形区域，且该圆形区域的中心与所述晶圆图表的中心重合。

6.根据权利要求5所述的方法，其特征在于，所述圆形区域的目检起始芯片图形为处于该圆形区域中心位置处的芯片图形。

7.根据权利要求5所述的方法，其特征在于，所述非圆形区域中的目检起始芯片图形为位于该区域边缘中心处的芯片图形，且该边缘远离所述晶圆图表的中心位置。

8.根据权利要求5所述的方法，其特征在于，所述非圆形区域包括若干个扇形区域，且该若干个扇形区域构成环绕所述圆形区域的圆环形状。

9.根据权利要求1中的所述的方法，其特征在于，所述的芯片编号为按照顺时针或逆时针顺序规则进行编号。

10.根据权利要求1所述的方法，其特征在于，位于两个或两个以上区域的芯片图形，将该芯片图形划分至其中心位置处所在的区域。

11.根据权利要求10所述的方法，其特征在于，于任一所述区域中，均根据所述晶圆图表中芯片图形的总数和位于该区域中芯片图形的总数来设定该区域所对应的待测晶圆上进行目检工艺的芯片的数目。