CN101377530A - 半导体器件测试图形交互式布局的方法 - Google Patents

半导体器件测试图形交互式布局的方法 Download PDF

Info

Publication number
CN101377530A
CN101377530A CN 200710094055 CN200710094055A CN101377530A CN 101377530 A CN101377530 A CN 101377530A CN 200710094055 CN200710094055 CN 200710094055 CN 200710094055 A CN200710094055 A CN 200710094055A CN 101377530 A CN101377530 A CN 101377530A
Authority
CN
China
Prior art keywords
coordinate
rectangle
arranging
rectangular
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200710094055
Other languages
English (en)
Other versions
CN101377530B (zh
Inventor
张兴洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 200710094055 priority Critical patent/CN101377530B/zh
Publication of CN101377530A publication Critical patent/CN101377530A/zh
Application granted granted Critical
Publication of CN101377530B publication Critical patent/CN101377530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Editing Of Facsimile Originals (AREA)

Abstract

本发明公开了一种半导体器件测试图形交互式布局的方法,其包括如下步骤:(1)通过手动版图编辑工具的坐标转换接口,获取待排布的器件测试图形本身各自的矩形坐标信息,后进行矩阵坐标变换和矩形尺寸放大,得新坐标信息;(2)根据步骤(1)获取的坐标,利用排布程序对所有输入矩形进行排布,输出一排布图形的矩形阵列;(3)将排好后的矩形阵列中,将步骤(1)中做过矩阵变换的矩形作逆向矩阵变换,并对将步骤(1)中放大的尺寸减去,输出新的矩形坐标;(4)根据步骤(3)输出的矩形坐标,更新相应的测试图形的矩形坐标。本发明的方法避免原有的测试图形布局时繁琐的手动版图编辑工作,适用于半导体器件开发中测试图形的布局。

Description

半导体器件测试图形交互式布局的方法
技术领域
本发明涉及一种半导体器件测试图形布局的方法。
背景技术
在集成电路制造中,追求成本的节省和对器件质量的高要求等促使制造商不断进行新工艺的开发。在新工艺开发中,版图设计者会设计很多单个器件(cell)的测试图形,设计完毕后需要将它们排布成一整个完整的芯片,由于这些测试图形的最大边界尺寸没有什么规律,所以设计者要花费很多时间来对它们进行手动排布,在此排布的对象是由测试图形的最大边界决定的矩形。排布完之后可以将最终数据导出GDSII数据,用于制作掩模板。
发明内容
本发明要解决的技术问题是提供一种半导体器件测试图形交互式布局的方法,其能对由测试图形的最大边界决定的矩形进行自动排布。
为解决上述技术问题,本发明的半导体器件测试图形交互式布局的方法,包括如下步骤:
(1)通过手动版图编辑工具的坐标转换接口,获取待排布的器件测试图形本身的矩形左下角坐标(x1,y1)和右上角坐标(x2,y2),后根据不同矩形在坐标系中所具有的旋转和镜像的属性进行矩阵坐标变换,并对每个矩形的长宽各放大一设定的尺寸,得到新的左下角坐标(x1′,y1′)和右上角坐标(x2′,y2′);
(2)根据步骤(1)获取的坐标,利用排布程序对所有矩形进行排布,比较各种排布图形的形状和尺寸,输出一形状最接近正方形且尺寸最小的排布图形的矩形阵列;
(3)将排好后的矩形阵列中,将步骤(1)中做过矩阵变换的矩形作逆向矩阵变换,并将步骤(1)中放大的尺寸减去,输出新的矩形坐标;
(4)根据步骤(3)输出的矩形坐标,求出各个矩形的x轴方向的偏移量和y轴方向的偏移量,并更新手动版图编辑工具中相应的测试图形的矩形坐标。
本发明的测试图形布局的方法,通过手动版图编辑工具的坐标转换接口和排布程序,实现对器件测试图形的交互式布局,避免了原有技术中排测试图形时繁琐的手动版图编辑。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1为本发明的方法流程示意图;
图2为本发明的矩阵变化示意图;
图3为本发明的排布原理示意图;
图4为本发明的一个具体排布图形示意图。
具体实施方式
本发明的方法通过一个手动版图编辑工具的坐标转换接口和一个基于C语言的矩形排布程序完成。本发明中要排布的矩形由测试图形的最大边界决定,因测试图形尺寸各不相同,故由此决定的矩形也各不相同。手动版图编辑工具的坐标转换接口的输入为需要进行矩阵变换的矩形的左下角和右上角的坐标,它的输出为矩阵变换后的矩形的左下角和右上角的坐标。而矩形排布程序的输入为矩形阵列的左下角和右上角的坐标,它的输出为排好以后的矩形阵列的左下角和右上角的坐标。如图1所示,本发明的图形排布通过矩形图形的坐标转换来实现。
本发明的方法包括以下步骤:
(1)首先通过手动版图编辑工具的坐标转换接口,获取所有待排布的矩形测试图形的左下角坐标(x1,y1)和右上角的坐标(x2,y2),并进行矩阵变换。进行矩阵变换是为了考虑到测试图形(cellview)在坐标系中所具有的旋转和镜像的属性的因素,需要进行矩阵变换。另外,将变换后的左下角x轴和y轴坐标各减去5um,右上角x轴和y轴坐标各加上5um,以在图形之间空开10um的距离。变换矩阵可以定义为镜像矩阵和旋转矩阵两部分组成,整个坐标变换矩阵=镜像矩阵×旋转矩阵,镜像和旋转形成的组合总共有8种情况(详见表1),图2为8种变换情况的示意图:
 
类型 镜像 旋转(逆时针)
N
FN Y轴
E 270
FE X轴 90
S 180
FS X轴
W 90
FW Y轴 90
    表1
y轴镜像矩阵表示为 - 1 0 0 0 1 0 0 0 1 ; x轴镜像矩阵表示为 1 0 0 0 - 1 0 0 0 1 ; 而旋转矩阵表示为 cos θ - sin θ dx sin θ cos θ dy 0 0 1 , 其中θ为逆时针旋转的角度,dx为沿x轴方向的偏移,dy为沿y轴方向的偏移。
(2)将变换后的矩形的左下角坐标(x1′,y1′)和右上角的坐标(x2′,y2′)输入到矩形排布程序,利用该程序进行排布。排布原理为:假设A1、A2、…、An为n个输入矩形,而Wi和Hi为第i个矩形的宽度和高度。在程序中按照输入矩形的树状关系来排布,以图3为例,设最左下角的矩形位于树的根节点上,图3中为A1,而最接近A1的上方的x值最小的矩形为节点的右子女,图3中为A2,最接近A1的右方的矩形为节点的左子女,图3中为A8,照此循环定义,即可得图3所显示的树状结构(这个定义明确了一个树状关系如何对应一个排布方案,才可以计算整体边界尺寸)。排布过程是:先是利用随机函数对输入矩形测试图形生成一个初始的树状关系(目的是确定一个初始的排布方案,然后在此基础上进行优化,在本实施例中可为图3所示树状关系,其相对应为图4中的排布图形),而后通过随机交换两个矩形在树状关系中的位置,可以得到不同的矩形排布方案,最后比较各个方案之间的总的尺寸和形状,以形状最接近正方形且总尺寸最小的排布图形为最佳方案输出,且最佳方案中由排布图形的最大边界构成的矩形的长宽比控制在0.9~1.1之间。
(3)将排好后的矩形阵列中,将步骤(1)中做过矩阵变换的矩形作逆向矩阵变换,并对将步骤(1)中放大的尺寸相应地减去,输出新的矩形坐标;
(4)根据步骤(3)输出的矩形坐标,求出新的x轴方向偏移,即dx′,新的y轴方向偏移,即dy′。版图编辑工具的坐标转换接口会以此更新相应测试图形的矩形坐标。因为在未排布前版图编辑工具中的测试图形是相互孤立的,对每个图形而言,其原点坐标均为0,而经过排布后图形之间相互建立了关系,故更新版图编辑工具中测试图形的矩形坐标以在这个工具中保持步骤(2)中排布图形。

Claims (3)

1、一种半导体器件测试图形交互式布局的方法,用于将多个尺寸不同的器件的矩形测试图形排布成一整个芯片,其特征在于,该方法包括以下步骤:
(1)通过手动版图编辑工具的坐标转换接口,获取待排布的器件测试图形本身的矩形左下角坐标(x1,y1)和右上角坐标(x2,y2),后根据不同矩形在坐标系中所具有的旋转和镜像的属性进行矩阵坐标变换,并对每个矩形的长宽各放大一设定的尺寸,得到新的左下角坐标(x1′,y1′)和右上角坐标(x2′,y2′);
(2)根据步骤(1)获取的坐标,利用排布程序对所有矩形进行排布,比较各种排布图形的形状和尺寸,输出一形状最接近正方形且尺寸最小的排布图形的矩形阵列;
(3)将排好后的矩形阵列中,将步骤(1)中做过矩阵变换的矩形作逆向矩阵变换,并对将步骤(1)中放大的尺寸减去,输出新的矩形坐标;
(4)根据步骤(3)输出的矩形坐标,求出各个矩形的x轴方向的偏移量和y轴方向的偏移量,并更新手动版图编辑工具中相应的测试图形的矩形坐标。
2、按照权利要求1所述的方法,其特征在于:所述步骤(1)中的矩阵坐标变换为镜像矩阵变换和旋转矩阵变换的乘积,镜像矩阵变换分为X轴镜像变换和Y轴镜像变换,旋转矩阵变换分为逆时针转90°变换,逆时针转180°变换,逆时针转270°变换。
3、按照权利要求1所述的方法,其特征在于:步骤(2)排布的规则为对所述矩形测试图形作各种排布图形,比较每个排布图形之间的尺寸和形状,输出一形状最接近正方形且尺寸最小的排布图形,且由所述排布图形的最大边界构成的矩形的长宽比在0.9~1.1之间。
CN 200710094055 2007-08-31 2007-08-31 半导体器件测试图形交互式布局的方法 Active CN101377530B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710094055 CN101377530B (zh) 2007-08-31 2007-08-31 半导体器件测试图形交互式布局的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710094055 CN101377530B (zh) 2007-08-31 2007-08-31 半导体器件测试图形交互式布局的方法

Publications (2)

Publication Number Publication Date
CN101377530A true CN101377530A (zh) 2009-03-04
CN101377530B CN101377530B (zh) 2011-02-02

Family

ID=40421165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710094055 Active CN101377530B (zh) 2007-08-31 2007-08-31 半导体器件测试图形交互式布局的方法

Country Status (1)

Country Link
CN (1) CN101377530B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847164B (zh) * 2009-03-25 2012-05-30 北京兆易创新科技有限公司 一种sram版图制作方法及装置
CN101847165B (zh) * 2009-03-25 2012-07-04 北京兆易创新科技有限公司 一种存储器器件的版图绘制方法及装置
CN102662143A (zh) * 2012-04-24 2012-09-12 合肥工业大学 一种电路测试中可视化选取待测器件的方法
CN102981114A (zh) * 2012-12-10 2013-03-20 深圳深爱半导体股份有限公司 晶圆中芯片的测试方法
CN104977518A (zh) * 2014-04-09 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种晶圆出货检验方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702656A (zh) * 2005-06-23 2005-11-30 复旦大学 一种基于权重的平面布图规划方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847164B (zh) * 2009-03-25 2012-05-30 北京兆易创新科技有限公司 一种sram版图制作方法及装置
CN101847165B (zh) * 2009-03-25 2012-07-04 北京兆易创新科技有限公司 一种存储器器件的版图绘制方法及装置
CN102662143A (zh) * 2012-04-24 2012-09-12 合肥工业大学 一种电路测试中可视化选取待测器件的方法
CN102981114A (zh) * 2012-12-10 2013-03-20 深圳深爱半导体股份有限公司 晶圆中芯片的测试方法
CN104977518A (zh) * 2014-04-09 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种晶圆出货检验方法
CN104977518B (zh) * 2014-04-09 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种晶圆出货检验方法

Also Published As

Publication number Publication date
CN101377530B (zh) 2011-02-02

Similar Documents

Publication Publication Date Title
CN101377530B (zh) 半导体器件测试图形交互式布局的方法
US9047437B2 (en) Method, system and software for accessing design rules and library of design features while designing semiconductor device layout
US8375348B1 (en) Method, system, and program product to implement colored tiles for detail routing for double pattern lithography
US8671368B1 (en) Method, system, and program product to implement detail routing for double pattern lithography
CN101178744A (zh) 具较少储存空间的自动产生虚拟填充的方法
US20070061771A1 (en) Method for reticle shapes analysis and correction
US10964639B2 (en) Integrated circuits including via array and methods of manufacturing the same
CN105488244A (zh) 用于设计半导体装置的方法和系统
US9874810B2 (en) Layout decomposition methods and systems
US7647569B2 (en) Systems, methods, and computer-readable media for adjusting layout database hierarchies for more efficient database processing and storage
US10002222B2 (en) System and method for perforating redundant metal in self-aligned multiple patterning
Topaloglu Design with FinFETs: Design rules, patterns, and variability
CN104715092B (zh) 一种层次版图验证中快速建立Label与图形连接关系的方法
CN110187611B (zh) 一种晶圆上曝光区域的排布方法
JPH08212241A (ja) 半導体集積回路用マスクパターンまたはウエハ上への直接描画パターンの設計方法,及びそれらのデザインルール確認方法
CN101986427A (zh) 具有预对准图案的半导体晶片和预对准半导体晶片的方法
DE102019125900B4 (de) Metallschnittgebiet-positionierungsverfahren und system
CN104701252B (zh) 一种自动排布芯片版图的方法
CN101201382B (zh) 生成器件测试图形的方法
CN101447000B (zh) 光罩框架的自动布局方法及装置
CN103034644B (zh) Gds文件的扩展方法
CN107958112A (zh) 一种模拟内部版图图形的边缘冗余图形生成方法
US8875063B2 (en) Mask layout formation
JP5337119B2 (ja) 半導体集積回路及びi/oブロック配置方法
CN210776174U (zh) 组合光罩

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206 Jinqiao Road, Pudong New Area Jinqiao Export Processing Zone, Shanghai, 1188

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.