CN101847165B - 一种存储器器件的版图绘制方法及装置 - Google Patents

一种存储器器件的版图绘制方法及装置 Download PDF

Info

Publication number
CN101847165B
CN101847165B CN2009100806731A CN200910080673A CN101847165B CN 101847165 B CN101847165 B CN 101847165B CN 2009100806731 A CN2009100806731 A CN 2009100806731A CN 200910080673 A CN200910080673 A CN 200910080673A CN 101847165 B CN101847165 B CN 101847165B
Authority
CN
China
Prior art keywords
line
pel
coordinate
point
points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100806731A
Other languages
English (en)
Other versions
CN101847165A (zh
Inventor
刘永波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co.,Ltd.
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN2009100806731A priority Critical patent/CN101847165B/zh
Publication of CN101847165A publication Critical patent/CN101847165A/zh
Application granted granted Critical
Publication of CN101847165B publication Critical patent/CN101847165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Processing Or Creating Images (AREA)

Abstract

本发明提供了一种存储器器件的版图绘制方法及装置,以解决现有的存储器单元(Cell)库由于图元数量庞大而影响版图拼接效率的问题。所述方法包括:将现有的内部电路相同但接口连线不同的多个Cell图元用一种不带连线的图元表示,并在这种图元上标识连线点来表示不同的连线接口。这样,Cell库中的每个图元都可代表几种不同连线的Cell,每个图元中可选择的连线个数用连线点表示。当绘制版图时,在需要拼接的Cell图元上分别选择连线点并绘制连线来完成图元拼接,最后形成版图。本发明大大减少了Cell库中的图元数量,使得版图制作时能够快速准确地得到一个版图;尤其是对于大数据量的图元拼接,极大地提高了拼接效率。

Description

一种存储器器件的版图绘制方法及装置
技术领域
本发明涉及集成电路版图设计领域,特别是涉及一种存储器器件的版图绘制方法及装置。 
背景技术
集成电路(简称IC)的版图是对应于电路元器件结构的几何图形组合,这些几何图形是由不同层的图形相互组合而成,各层版图相应于不同的工艺步骤,每一层版图用不同的图案来表示。版图设计就是将电路元器件以及它们之间的连接关系转换成版图的形式来表示,版图设计通常使用专门的设计工具来完成。 
针对IC设计中存储器器件的版图设计,通常在版图设计工具中包含一个存储单元图元库(简称Cell库,Cell是存储器器件中最小的器件单元),Cell库中的每个图元表示一个存储单元(Cell),多个Cell图元的拼接就形成一个版图。在版图设计过程中,设计人员根据应用需求给出拼接后的存储器器件大小(包括长、宽等参数),设计工具会自动调用Cell库中的多个Cell来拼接成符合该器件大小的版图。 
在现有的Cell库中,每个Cell图元上直接带有接口连线,因此两个Cell通过将接口连线相连就可以直接拼接起来。例如,参照图1所示,假设一个Cell库中包含Cell_A、Cell_B、Cell_C、Cell_D和Cell_E五个Cell图元,每个Cell图元上分别带有两条接口连线;其中,Cell_A、Cell_B、Cell_C、Cell_D在内部电路上相同,但接口连线不同。参照图2所示,一种版图拼接方法是将Cell_A、Cell_B、Cell_C、Cell_D分别与Cell_E拼接,拼接时将两个Cell的接口连线相连,形成如图2所示的版图。 
上述图2所示的是一种非常简单的版图,但对于大规模的存储器器件版图设计,需要拼接的Cell数量非常巨大。但是,现有的Cell库中由于存在很多内部电路相同但接口连线不同的Cell图元,造成库中Cell图元的数量大增。因此,对于大规模的存储器器件版图设计,数量庞大的Cell库严重影 响了大数据量Cell的拼接效率。 
发明内容
本发明所要解决的技术问题是提供一种存储器器件的版图绘制方法及装置,以解决现有的Cell库由于图元数量庞大而影响版图拼接效率的问题。 
为了解决上述问题,本发明公开了一种存储器器件的版图绘制方法,包括: 
预置图元库,对图元库中的每个图元设置一个或多个连线点,并设置图元标识信息和连线点标识信息;其中,所述连线点标识信息包括连线宽度或高度、连线层、连线方向、连线点在图元中的坐标信息; 
绘制版图时,在需要拼接的图元中确定进行连线的连线点,完成一条连线的两个连线点构成一组连线点; 
针对每组连线点,提取连线点标识信息,并将每个连线点在图元中的坐标信息与该连线点所在图元在版图中的坐标相加,得到一组连线坐标;其中,图元在版图中的坐标是根据图元标识信息获得; 
根据所述连线坐标及每个连线点的连线宽度或高度、连线层、连线方向,在两个连线点之间绘制连线; 
对每组连线点绘制连线,完成图元拼接,最后形成版图。 
其中,根据所述连线坐标及每个连线点的连线宽度或高度、连线层、连线方向,在两个连线点之间绘制连线,具体包括:所述两个连线点的连线坐标在x轴或y轴方向之差为连线宽度或高度;当两个连线点的连线层为同一层时,以所述两个连线点为对角顶点,根据所述两个连线点的连线坐标及连线方向绘制一个封闭矩形,该封闭矩形即为所述两个连线点之间的连线。 
其中,根据所述连线坐标及每个连线点的连线宽度或高度、连线层、连线方向,在两个连线点之间绘制连线,具体包括:所述两个连线点的连线坐标在x轴或y轴方向之差为连线宽度或高度;当两个连线点的连线层为不同层时,选择其中一个连线点所在的连线层绘制连线,绘制步骤包括:以所述两个连线点为对角顶点,根据所述两个连线点的连线坐标及连线方向,在其中一个连线点所在的连线层绘制一个封闭矩形;根据其中一个连线点所在的连线层选择连线孔,并放置在所述矩形中另一层的连线点所在的一端;其中,所述连线孔是图元库中的一种图元,用于使所述矩形与另一层的连线点获得连接关系;所述封闭矩形及连线孔构成的图形即为两不同层连线点之间的连线。
其中,所述根据其中一个连线点所在的连线层选择连线孔,并放置在所述矩形中另一层的连线点所在的一端,具体包括:根据选择的连线孔大小,确定放置连线孔的区域;根据所述放置区域的大小和连线孔的大小,确定连线孔的放置个数;计算每个连线孔的放置坐标;根据所述放置坐标,在所述矩形中另一个连线点所在的一端放置连线孔。 
其中,所述图元在版图中的坐标是根据图元标识信息获得,具体包括:所述图元标识信息包括图元的宽度和高度信息;根据图元拼接方式,利用图元的宽度和高度信息确定每个图元在版图中的坐标。 
本发明还提供了一种存储器器件的版图绘制装置,包括: 
图元库,用于提供不带连线的图元,每个图元设置一个或多个连线点,并设置图元标识信息和连线点标识信息;其中,所述连线点标识信息包括连线宽度或高度、连线层、连线方向、连线点在图元中的坐标信息; 
连线点选择单元,用于绘制版图时,在需要拼接的图元中确定进行连线的连线点,完成一条连线的两个连线点构成一组连线点; 
连线坐标计算单元,用于针对每组连线点,提取连线点标识信息,并将每个连线点在图元中的坐标信息与该连线点所在图元在版图中的坐标相加,得到一组连线坐标;其中,图元在版图中的坐标是根据图元标识信息获得; 
连线绘制单元,用于根据所述连线坐标及每个连线点的连线宽度或高度、连线层、连线方向,在两个连线点之间绘制连线; 
版图形成单元,用于对每组连线点绘制连线,完成图元拼接,最后形成版图。 
其中,所述连线绘制单元按照以下方式绘制连线:所述两个连线点的连线坐标在x轴或y轴方向之差为连线宽度或高度;当两个连线点的连线层为 同一层时,所述连线绘制单元以所述两个连线点为对角顶点,根据所述两个连线点的连线坐标及连线方向绘制一个封闭矩形,该封闭矩形即为所述两个连线点之间的连线。 
其中,当两个连线点的连线层为不同层时,所述连线绘制单元包括: 
连线层选择子单元,用于选择其中一个连线点所在的连线层绘制连线; 
第一绘制子单元,用于以所述两个连线点为对角顶点,根据所述两个连线点的连线坐标及连线方向,在其中一个连线点所在的连线层绘制一个封闭矩形;其中,所述两个连线点的连线坐标在x轴或y轴方向之差为连线宽度或高度; 
连线孔放置子单元,用于根据其中一个连线点所在的连线层选择连线孔,并放置在所述矩形中另一层的连线点所在的一端;其中,所述连线孔是图元库中的一种图元,用于使所述矩形与另一层的连线点获得连接关系; 
所述封闭矩形及连线孔构成的图形即为两不同层连线点之间的连线。 
其中,所述连线孔放置子单元包括: 
区域确定模块,用于根据选择的连线孔大小,确定放置连线孔的区域; 
孔个数计算模块,用于根据所述放置区域的大小和连线孔的大小,确定连线孔的放置个数; 
孔坐标计算模块,用于计算每个连线孔的放置坐标; 
孔绘制模块,用于根据所述放置坐标,在所述矩形中另一个连线点所在的一端放置连线孔。 
其中,所述连线坐标计算单元按照以下方式获得图元在版图中的坐标:所述图元标识信息包括图元的宽度和高度信息;所述连线坐标计算单元根据图元拼接方式,利用图元的宽度和高度信息确定每个图元在版图中的坐标。 
与现有技术相比,本发明具有以下优点: 
本发明对现有的Cell库中的Cell图元进行了改进,将现有的内部电路相同但接口连线不同的多个Cell图元用一种不带连线的图元表示,并在这种图元上标识连线点来表示不同的连线接口。这样,Cell库中的每个图元都可代表几种不同连线的Cell,每个图元中可选择的连线个数用连线点表示。当绘制版图时,在需要拼接的Cell图元上分别选择连线点并绘制连线来完成图元拼接,最后形成版图。本发明由于将多个带连线的Cell图元用一种不带连线的图元表示,因此大大减少了Cell库中的图元数量,使得版图制作时能够快速准确地得到一个版图;尤其是对于大数据量的图元拼接,极大地提高了拼接效率。 
附图说明
图1是现有技术中Cell库的示意图; 
图2是现有技术中利用图1所示的Cell库产生的版图示意图; 
图3是本发明实施例所述改进后的Cell库示意图; 
图4是本发明实施例中利用图3所示的Cell库产生的版图示意图; 
图5是本发明实施例所述一种存储器器件的版图绘制方法流程图; 
图6是本发明实施例中连线层为同一层的连线示意图; 
图7是本发明实施例所述连线层为不同层的连线绘制流程图; 
图8是本发明实施例中连线层为不同层的连线示意图; 
图9是图7所示实施例中放置连线孔的步骤流程图; 
图10是本发明实施例所述一种存储器器件的版图绘制装置结构图。 
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。 
针对现有的Cell库容量巨大的问题,本发明提供了一种改进的Cell库,使库容量大大减小。参照图3,是实施例所述改进后的Cell库示意图。图中的图元是不带连线的图元,每个图元上标有几个连线点(图中用虚圆圈表示),每个连线点表示进行图元拼接时的连线位置。 
对应于现有技术中图1所示的Cell库,由于带连线的Cell_A、Cell_B、Cell_C、Cell_D具有相同的内部电路,只是接口连线不同,因此本发明图3用一个不带连线的Cell_A替代图l中带连线的Cell_A、Cell_B、Cell_C、 Cell_D,图3中的Cell_A用4个连线点(a-0、a-1、a-2、a-3)表示带连线的4个Cell的所有接口连线。例如,当选择连线点a-2、a-3时,表示带连线的Cell_A;当选择连线点a-1、a-2时,表示带连线的Cell_B;当选择连线点a-0、a-3时,表示带连线的Cell_C;当选择连线点a-0、a-1时,表示带连线的Cell_D。 
同样,图3用不带连线的Cell_E替代图1带连线的Cell_E,并用两个连线点e-0和e-1表示带连线的Cell_E的两条接口连线。这样,库中的每个图元都可代表几种不同连线的Cell,每个图元可选择的连线个数用连线点表示,因此Cell库中的图元数量大大减少。 
如果利用上述改进后的图元库绘制版图,在确定图元的拼接方式并进行图元拼接时,由于图元没有接口连线,图元上的连线点仅表示连线位置,所以拼接时需要在选定的两个连线点之间绘制一条连线,即在需要拼接的Cell图元上分别选择连线点并绘制连线来完成图元拼接,最后形成版图,如图4所示。下面通过实施例进行详细说明。 
参照图5,是实施例所述一种存储器器件的版图绘制方法流程图。在实际应用中,一个存储器器件由许多个单元模块组成,每个单元称为一个Cell,存储器器件的版图即由许多个Cell图元拼接而成,其版图绘制过程如下: 
S501,预置图元库,对图元库中的每个图元设置一个或多个连线点,并设置图元标识信息和连线点标识信息; 
如上所述,建立不带连线的图元库(可参见图3),库中每个图元上的连线点是根据电路结构设计,包括连线点个数、每个连线点在图元中的位置等信息。而且,每个图元的大小也根据电路结构设计好。图元库建立之后,可以提取出每个图元的标识信息以及图元上连线点的标识信息,用于图元拼接时绘制连线。所述图元标识信息包括图元的宽度、高度、原始坐标等信息,所述连线点标识信息包括连线点的名称、序号、连线宽度或高度、连线层、连线方向、连线点在图元中的坐标信息。这些标识信息保存在文件中,当需要时版图设计工具会自动从该文件读取。 
S502,绘制版图时,在需要拼接的图元中确定进行连线的连线点,完成 一条连线的两个连线点构成一组连线点; 
绘制版图的过程是:版图设计工具根据绘制要求,如版图的大小等,从图元库中选择合适的图元并确定拼接方式,即确定哪两个图元进行拼接,以及图元的哪两个连线点之间进行连线;然后在连线点之间绘制连线,完成拼接,最后形成版图。其中,选择合适的图元并确定拼接方式的过程与现有技术相同,不属于本发明范围,因此不作详述。 
以图3所示的图元库为例,如果利用图3的图元库绘制出图4所示的版图,则选择库中的Cell_A和Cell_E进行拼接,拼接方式是4个Cell_A分别与Cell_E进行拼接,每个Cell_A与Cell_E的连线方式如图4所示,Cell_A选择不同的连线点即可实现。为了便于下文描述,将完成一条连线的两个连线点称为一组连线点,如左起第一个Cell_A与Cell_E的拼接,有两连线组点,分别是a-2与e-0、a-3与e-1。图4的版图共有8组连线点。 
S503,计算连线坐标,具体包括:针对每组连线点,提取连线点标识信息,并将每个连线点在图元中的坐标信息与该连线点所在图元在版图中的坐标相加,得到一组连线坐标;其中,图元在版图中的坐标是根据图元标识信息获得; 
首先,提取图元标识信息和连线点标识信息,然后根据图元拼接方式,利用图元的宽度和高度信息确定每个图元在版图中的坐标。以图4所示的版图为例,提取的图元标识信息和连线点标识信息如下: 
对Cell_A可以得到: 
.begin Cell_A 
       Cell_A Width=2.210                //图元宽度; 
       Cell_AHeight=2.220                //图元高度; 
       Cell_A-(0.000,0.000)              //图元的原始坐标; 
       a-0-w-0.24-m2-ru-(0.850,0.950)    //依次为连线点名称-序导-连线宽度-宽度值-连线层- 
                                          //-连线方向-连线点在图元中的坐标; 
       a-1-w-0.24-m2-ru-(1.480,0.950)    // 
       a-2-w-0.24-m2-ru-(0.850,1.770)    // 
       a-3-w-0.24-m2-ru-(1.480,1.770)    // 
.end 
对Cell_E可以得到: 
.begin Cell_E 
Cell_EWidth=2.210 
Cell_EHeight=2.670 
Cell_E-(0.000,0.000) 
e-0-w-0.24-m2-ld-(1.090,0.950) 
e-1-w-0.24-m2-ld-(1.720,0.950) 
.end 
其中,连线宽度用w表示(连线高度用h表示),连线层用m+层号表示,连线方向包括四种,lu、ld、ru、rd分别代表左上、左下、右上、右下方向。 
根据Cell_AWidth=2.210、Cell_AHeight=2.220和Cell_EWidth、Cell_EHeight,Cell_AWidth恰好等于Cell_EWidth,因此按照图4的方式将Cell拼接起来。假设左起第一个Cell_A的左下角为坐标原点(0.000,0.000),四个Cell_A在X轴方向上间隔Cell_AWidth,则这四个Cell_A所处的坐标依次为(0.000,0.000)、(2.210,0.000)、(4.420,0.000)、(6.630,0.000)。四个Cell_E在X轴方向上间隔Cell_EWidth,四个Cell_E在Y轴方向距离坐标原点Cell_AHeight,所以四个Cell_E所处的坐标依次为(0.000,2.220)、(2.210,2.220)、(4.420,2.220)、(6.630,2.220)。 
然后,针对一组连线点,将该组中每个连线点在图元中的坐标信息与该连线点所在图元在版图中的坐标相加,得到一组连线坐标。继续上例,以左起第二个Cell_A与Cell_E的拼接为例进行说明: 
Cell_A的坐标为(2.210,0.000),Cell_E的坐标为(2.210,2.220),这两个Cell在拼接中需要将a-2与e-0、a-1与e-1连在一起。连线点的坐标等于该点在Cell中的坐标加上该Cell被调用的坐标(即在版图中的坐标)。a-2在Cell_A中的坐标为(0.850,1.770),Cell_A的坐标为(2.210,0.000),所以连线点a-2的连线坐标为(0.850+2.210,1.770+0.000),即(3.060,1.770)。e-0在Cell_E中的坐标为(1.090,0.950),Cell_E的坐标为(2.210,2.220),所以连线点e-0的连线坐标为(1.090+2.210,0.950+2.220),即(3.300,3.170)。同理,可以得到a-1与e-1的连线坐标为(3.690,0.950)、(3.930,3.170)。 
S504,绘制连线,具体包括:根据所述连线坐标及每个连线点的连线宽 度或高度、连线层、连线方向,在两个连线点之间绘制连线; 
连线层不同,绘制连线的方法也不同。下面先说明连线层为同一层的绘制方法: 
针对一组连线点,其中两个连线点的连线坐标在x轴(或y轴)方向之差恰好为连线宽度(或高度);所以绘制连线时,以所述两个连线点为对角顶点,根据所述两个连线点的连线坐标及连线方向绘制一个封闭矩形,该封闭矩形即为所述两个连线点之间的连线。即两个连线点之间的连线放大看是一个封闭矩形,连线宽度或高度应分别设置为该矩形的宽度和高度。 
例如,针对连线点a-2和e-0之间的连线,由于标注的连线宽度都是0.24,得到的两个连线点坐标a-2(3.060,1.770)和e-0(3.300,3.170)在X轴方向之差也是0.24(这是根据图元库的设置以及图元的拼接方式确定的),因此可以确定该连线绘制的矩形对角线的坐标为(3.060,1.770)和(3.300,3.170)。而根据所述对角线坐标,可以确定出矩形其他两个对角顶点的坐标。又由于a-2标注的方向是ru,即从该点往右往上绘制,e-0标注的方向是ld,即从该点往左往下绘制,因此正好形成一个封闭的矩形。根据标注的层为m2绘制该矩形,得到a-2和e-0之间的连线,如图6所示。 
S505,对每组连线点绘制连线,完成图元拼接,最后形成版图。 
即对图4中的8组连线点,分别按照S503和S504的方法绘制连线,最后形成图4所示的版图。 
上述S504仅说明了连线层为同一层的绘制过程,对于连线层为不同层的情况,通过下面的实施例进行详细说明。 
参照图7,是实施例所述连线层为不同层的连线绘制流程图。 
S701,计算每组连线点的连线坐标; 
计算方法与S503相同,仍以图4所示的版图为例,但Cell_A和Cell_E为不同连线层,提取的图元标识信息和连线点标识信息如下: 
对Cell_A可以得到: 
.begin Cell_A 
       Cell_AWidth=2.210     //图元宽度; 
       Cell_AHeight=2.220    //图元高度; 
Cell_A-(0.000,0.000)            //图元的原始坐标; 
a-0-w-0.24-m2-ru-(0.850,0.950)  //依次为连线点名称-序号-连线宽度-宽度值-连线层- 
                                 //-连线方向-连线点在图元中的坐标; 
a-1-w-0.24-m2-ru-(1.480,0.950)  // 
a-2-w-0.24-m2-ru-(0.850,1.770)  // 
a-3-w-0.24-m2-ru-(1.480,1.770)  // 
.end 
对Cell_E可以得到: 
.begin Cell_E 
       Cell_EWidth=2.210 
       Cell_EHeight=2.670 
       Cell_E-(0.000,0.000) 
       e-0-w-0.24-m3-ld-(1.090,0.950) 
       e-1-w-0.24-m3-ld-(1.720,0.950) 
.end 
对连接m2和m3的连线孔Cell_via2可以得到: 
.begin Cell_via2 
       Cell_via2Width=0.2 
       Cell_via2Height=0.2 
       Cell_via2-(0.000,0.000) 
       Cell_via2Space=0.1    //连线孔间距 
.end 
其中,Cell_A的连线层是m2,Cell_E的连线层是m3。 
以左起第二个Cell_A与Cell_E的拼接为例,连线点a-2与e-0的连线坐标为(3.060,1.770)、(3.300,3.170),连线点a-1与e-1的连线坐标为(3.690,0.950)、(3.930,3.170)。 
S702,针对每组连线点,选择其中一个连线点所在的连线层绘制连线,具体包括:以两个连线点为对角顶点,根据所述两个连线点的连线坐标及每个连线点的连线宽度或高度、连线方向,在其中一个连线点所在的连线层绘制一个封闭矩形; 
对于不同连线层的连线点,绘制连线时可以选择其中任意一个连线点的连线层进行绘制。例如,绘制连线点a-2与e-0之间的连线,可以选择a-2的连线层m2,也可以选择e-0的连线层m3,并按照S504的绘制方法,首先以a-2与e-0为对角顶点绘制一个矩形,然后继续S703。 
S703,根据其中一个连线点所在的连线层选择连线孔,并放置在所述矩形中另一层的连线点所在的一端;所述封闭矩形及连线孔构成的图形即为所述两不同层的连线点之间的连线。其中,所述连线孔用于使所述连线矩形与另一层的连线点获得连接关系。 
所述连线孔是图元库中的一种图元,但不同于上述带连线点的图元,所述连线孔用于连接不同的连线层,通常放置在连线的一端或不同层但需要连在一起的两条连线交叠的区域。在版图中,连线孔也表示成一个矩形。连线孔的个数和放置的位置需要根据孔的大小和要求的孔间距确定,而孔的大小预先根据版图工艺要求设计。 
例如,连线点a-2与e-0之间若选择m2层绘制连线,则需要在e-0端放置连线孔;若选择m3层绘制,则需要在a-2端放置连线孔。以在m2层绘制连线为例,参照图8所示,放置在e-0端的连线孔为图中的小矩形,图中的大矩形在S702步骤中绘制。图中的大矩形和小矩形共同构成了连线点a-2与e-0之间的连线。即对于不同层的连线点,在版图中通过两个连线点的坐标位置确定的矩形以及放置在矩形中的连线孔,就表示所述不同层连线点之间的连接关系。 
下面详细说明如何在大矩形上放置连线孔。 
参照图9,是实施例所述放置连线孔的步骤流程图。仍以图8所示的连线孔为例,步骤如下: 
S901,根据选择的连线孔大小,确定放置连线孔的区域; 
用m2层绘制连线的坐标为(3.060,1.770)、(3.300,3.170),需要在e-0处放置连线孔Cell_via2,孔的放置区域以e-0点所在的水平线为上边界,放置的宽度为大矩形的左右边界,下边界无法判定,默认值是一个孔的高度或宽度。根据Cell_via2Width=0.2Cell_via2Height=0.2,该孔的宽度和高度均为0.2,则孔的放置区域为(3.060,2.970)、(3.300,3.170)所构成的矩形。 
S902,根据所述放置区域的大小和连线孔的大小,确定连线孔的放置个数; 
所述连线孔放置区域的宽度和高度分别为0.24和0.2,而每个孔宽度和高度均为0.2,则该区域只能放置一个连线孔。如果能够放置多个孔,则孔的个数需要根据孔的大小和要求的孔间距来计算。 
S903,计算每个连线孔的放置坐标; 
所有的连线孔都要按照中心对齐放置在绘制区域中间。图8中放置一个连线孔,则该孔的放置坐标为(3.060+0.240/2-0.200/2,3.170-0.200),即(3.080,2.970)。 
S904,根据所述放置坐标,在所述矩形中另一个连线点所在的一端放置连线孔。 
将Cell_via2放置在坐标点(3.080,2.970),如图8小矩形的左下角点,该矩形即表示版图中的连线孔。 
需要说明的是,图4的例子是以x轴方向为连线宽度进行的说明,但在实际应用中,也可以y轴方向为连线高度,即两个连线点的连线坐标在y轴方向之差恰好为连线高度。而且,上述例子中连线点之间的连线放大后是一个矩形,因此绘制时只需确定出对角线的顶点坐标即可。同样在实际应用中,连线放大后也可能是其它形状的多边形,绘制时可能需要确定多个顶点的连线坐标,但计算的方式与上述实施例相同,因此本发明在此不作详细说明。 
综上所述,本发明由于将多个带连线的图元用一种不带连线的图元表示,因此大大减少了图元库中的图元数量,使得版图制作时能够快速准确地得到一个版图;尤其是对于大数据量的图元拼接,极大地提高了拼接效率。 
针对上述方法实施例的说明,本发明还提供了相应的装置实施例。 
参照图10,是实施例所述一种存储器器件的版图绘制装置结构图。所述装置主要包括: 
图元库U11,用于提供不带连线的图元,每个图元设置一个或多个连线点,并设置图元标识信息和连线点标识信息;其中,所述连线点标识信息包括连线宽度或高度、连线层、连线方向、连线点在图元中的坐标信息; 
连线点选择单元U12,用于绘制版图时,在需要拼接的图元中确定进行 连线的连线点,完成一条连线的两个连线点构成一组连线点; 
连线坐标计算单元U13,用于针对每组连线点,提取连线点标识信息,并将每个连线点在图元中的坐标信息与该连线点所在图元在版图中的坐标相加,得到一组连线坐标;其中,图元在版图中的坐标是根据图元标识信息获得; 
连线绘制单元U14,用于根据所述连线坐标及每个连线点的连线宽度或高度、连线层、连线方向,在两个连线点之间绘制连线; 
版图形成单元U15,用于对每组连线点绘制连线,完成图元拼接,最后形成版图。 
其中,当两个连线点的连线层为同一层时,所述连线绘制单元U14按照以下方式绘制连线:所述两个连线点的连线坐标在x轴或y轴方向之差为连线宽度或高度;所述连线绘制单元以所述两个连线点为对角顶点,根据所述两个连线点的连线坐标及连线方向绘制一个封闭矩形,该封闭矩形即为所述两个连线点之间的连线。 
当两个连线点的连线层为不同层时,所述连线绘制单元U14包括: 
连线层选择子单元,用于选择其中一个连线点所在的连线层绘制连线; 
第一绘制子单元,用于以所述两个连线点为对角顶点,根据所述两个连线点的连线坐标及连线方向,在其中一个连线点所在的连线层绘制一个封闭矩形;其中,所述两个连线点的连线坐标在x轴或y轴方向之差为连线宽度或高度; 
连线孔放置子单元,用于根据其中一个连线点所在的连线层选择连线孔,并放置在所述矩形中另一层的连线点所在的一端;其中,所述连线孔是图元库中的一种图元,用于使所述矩形与另一层的连线点获得连接关系; 
所述封闭矩形及连线孔构成的图形即为所述两不同层连线点之间的连线。 
优选的,所述连线孔放置子单元包括: 
区域确定模块,用于根据选择的连线孔大小,确定放置连线孔的区域; 
孔个数计算模块,用于根据所述放置区域的大小和连线孔的大小,确定 连线孔的放置个数; 
孔坐标计算模块,用于计算每个连线孔的放置坐标; 
孔绘制模块,用于根据所述放置坐标,在所述矩形中另一个连线点所在的一端放置连线孔。 
其中,所述连线坐标计算单元U13按照以下方式获得图元在版图中的坐标:所述图元标识信息包括图元的宽度和高度信息;所述连线坐标计算单元根据图元拼接方式,利用图元的宽度和高度信息确定每个图元在版图中的坐标。 
上述装置中各单元间的数据处理关系如下: 
在绘制版图的过程中,当从图元库U11中选择合适的图元并确定拼接方式之后,连线点选择单元U12在需要拼接的图元中确定进行连线的连线点;然后,针对每组连线点,连线坐标计算单元U13提取连线点标识信息,并将每个连线点在图元中的坐标信息与该连线点所在图元在版图中的坐标相加,得到一组连线坐标;最后,连线绘制单元U14根据所述连线坐标及每个连线点的连线宽度或高度、连线层、连线方向,在两个连线点之间绘制连线表示;当每组连线点都完成连线绘制后,就形成版图。 
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于装置实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。 
以上对本发明所提供的一种存储器器件的版图绘制方法及装置,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。 

Claims (10)

1.一种存储器器件的版图绘制方法,其特征在于,包括:
预置图元库,对图元库中的每个图元设置一个或多个连线点,并设置图元标识信息和连线点标识信息;其中,所述连线点标识信息包括连线宽度或高度、连线层、连线方向、连线点在图元中的坐标信息;
绘制版图时,在需要拼接的图元中确定进行连线的连线点,完成一条连线的两个连线点构成一组连线点;
针对每组连线点,提取连线点标识信息,并将每个连线点在图元中的坐标信息与该连线点所在图元在版图中的坐标相加,得到一组连线坐标;其中,图元在版图中的坐标是根据图元标识信息获得;
根据所述连线坐标及每个连线点的连线宽度或高度、连线层、连线方向,在两个连线点之间绘制连线;
对每组连线点绘制连线,完成图元拼接,最后形成版图。
2.根据权利要求1所述的方法,其特征在于,根据所述连线坐标及每个连线点的连线宽度或高度、连线层、连线方向,在两个连线点之间绘制连线,具体包括:
所述两个连线点的连线坐标在x轴或y轴方向之差为连线宽度或高度;
当两个连线点的连线层为同一层时,以所述两个连线点为对角顶点,根据所述两个连线点的连线坐标及连线方向绘制一个封闭矩形,该封闭矩形即为所述两个连线点之间的连线。
3.根据权利要求1所述的方法,其特征在于,根据所述连线坐标及每个连线点的连线宽度或高度、连线层、连线方向,在两个连线点之间绘制连线,具体包括:
所述两个连线点的连线坐标在x轴或y轴方向之差为连线宽度或高度;
当两个连线点的连线层为不同层时,选择其中一个连线点所在的连线层绘制连线,绘制步骤包括:
以所述两个连线点为对角顶点,根据所述两个连线点的连线坐标及连线方向,在其中一个连线点所在的连线层绘制一个封闭矩形;
根据其中一个连线点所在的连线层选择连线孔,并放置在所述矩形中另 一层的连线点所在的一端;其中,所述连线孔是图元库中的一种图元,用于使所述矩形与另一层的连线点获得连接关系;
所述封闭矩形及连线孔构成的图形即为两不同层连线点之间的连线。
4.根据权利要求3所述的方法,其特征在于,所述根据其中一个连线点所在的连线层选择连线孔,并放置在所述矩形中另一层的连线点所在的一端,具体包括:
根据选择的连线孔大小,确定放置连线孔的区域;
根据所述放置区域的大小和连线孔的大小,确定连线孔的放置个数;
计算每个连线孔的放置坐标;
根据所述放置坐标,在所述矩形中另一个连线点所在的一端放置连线孔。
5.根据权利要求1所述的方法,其特征在于,所述图元在版图中的坐标是根据图元标识信息获得,具体包括:
所述图元标识信息包括图元的宽度和高度信息;
根据图元拼接方式,利用图元的宽度和高度信息确定每个图元在版图中的坐标。
6.一种存储器器件的版图绘制装置,其特征在于,包括:
图元库,用于提供不带连线的图元,每个图元设置一个或多个连线点,并设置图元标识信息和连线点标识信息;其中,所述连线点标识信息包括连线宽度或高度、连线层、连线方向、连线点在图元中的坐标信息;
连线点选择单元,用于绘制版图时,在需要拼接的图元中确定进行连线的连线点,完成一条连线的两个连线点构成一组连线点;
连线坐标计算单元,用于针对每组连线点,提取连线点标识信息,并将每个连线点在图元中的坐标信息与该连线点所在图元在版图中的坐标相加,得到一组连线坐标;其中,图元在版图中的坐标是根据图元标识信息获得;
连线绘制单元,用于根据所述连线坐标及每个连线点的连线宽度或高度、连线层、连线方向,在两个连线点之间绘制连线;
版图形成单元,用于对每组连线点绘制连线,完成图元拼接,最后形成 版图。
7.根据权利要求6所述的装置,其特征在于,所述连线绘制单元按照以下方式绘制连线:
所述两个连线点的连线坐标在x轴或y轴方向之差为连线宽度或高度;
当两个连线点的连线层为同一层时,所述连线绘制单元以所述两个连线点为对角顶点,根据所述两个连线点的连线坐标及连线方向绘制一个封闭矩形,该封闭矩形即为所述两个连线点之间的连线。
8.根据权利要求6所述的装置,其特征在于:
当两个连线点的连线层为不同层时,所述连线绘制单元包括:
连线层选择子单元,用于选择其中一个连线点所在的连线层绘制连线;
第一绘制子单元,用于以所述两个连线点为对角顶点,根据所述两个连线点的连线坐标及连线方向,在其中一个连线点所在的连线层绘制一个封闭矩形;其中,所述两个连线点的连线坐标在x轴或y轴方向之差为连线宽度或高度;
连线孔放置子单元,用于根据其中一个连线点所在的连线层选择连线孔,并放置在所述矩形中另一层的连线点所在的一端;其中,所述连线孔是图元库中的一种图元,用于使所述矩形与另一层的连线点获得连接关系;
所述封闭矩形及连线孔构成的图形即为两不同层连线点之间的连线。
9.根据权利要求8所述的装置,其特征在于,所述连线孔放置子单元包括:
区域确定模块,用于根据选择的连线孔大小,确定放置连线孔的区域;
孔个数计算模块,用于根据所述放置区域的大小和连线孔的大小,确定连线孔的放置个数;
孔坐标计算模块,用于计算每个连线孔的放置坐标;
孔绘制模块,用于根据所述放置坐标,在所述矩形中另一个连线点所在的一端放置连线孔。
10.根据权利要求6所述的装置,其特征在于,所述连线坐标计算单元按照以下方式获得图元在版图中的坐标:
所述图元标识信息包括图元的宽度和高度信息; 
所述连线坐标计算单元根据图元拼接方式,利用图元的宽度和高度信息确定每个图元在版图中的坐标。 
CN2009100806731A 2009-03-25 2009-03-25 一种存储器器件的版图绘制方法及装置 Active CN101847165B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100806731A CN101847165B (zh) 2009-03-25 2009-03-25 一种存储器器件的版图绘制方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100806731A CN101847165B (zh) 2009-03-25 2009-03-25 一种存储器器件的版图绘制方法及装置

Publications (2)

Publication Number Publication Date
CN101847165A CN101847165A (zh) 2010-09-29
CN101847165B true CN101847165B (zh) 2012-07-04

Family

ID=42771784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100806731A Active CN101847165B (zh) 2009-03-25 2009-03-25 一种存储器器件的版图绘制方法及装置

Country Status (1)

Country Link
CN (1) CN101847165B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102043884B (zh) * 2010-12-29 2012-07-04 杭州广立微电子有限公司 一种减小版图文件大小的方法
CN102768689B (zh) * 2011-04-30 2014-11-26 深圳光启高等理工研究院 一种超材料单元结构的绘制方法
CN103136385B (zh) * 2011-11-23 2015-06-03 上海华虹宏力半导体制造有限公司 集成电路版图在缩小实验后自动连线的方法
CN103136394B (zh) * 2011-11-28 2016-04-13 上海华虹宏力半导体制造有限公司 一种模块级版图设计的端口放置方法
CN106844809A (zh) * 2015-12-04 2017-06-13 展讯通信(上海)有限公司 一种获取存储器宏单元尺寸的方法及装置
CN109002587A (zh) * 2018-06-25 2018-12-14 中国电子科技集团公司第四十研究所 一种双面版图设计方法、双面版图及双面版图切割方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101201382A (zh) * 2006-12-11 2008-06-18 上海华虹Nec电子有限公司 生成器件测试图形的方法
CN101377530A (zh) * 2007-08-31 2009-03-04 上海华虹Nec电子有限公司 半导体器件测试图形交互式布局的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101201382A (zh) * 2006-12-11 2008-06-18 上海华虹Nec电子有限公司 生成器件测试图形的方法
CN101377530A (zh) * 2007-08-31 2009-03-04 上海华虹Nec电子有限公司 半导体器件测试图形交互式布局的方法

Also Published As

Publication number Publication date
CN101847165A (zh) 2010-09-29

Similar Documents

Publication Publication Date Title
CN101847165B (zh) 一种存储器器件的版图绘制方法及装置
CN101124815B (zh) 图像拾取设备、图像捕获方法和设计图像拾取设备的方法
CN102568038B (zh) 将二维工程图上的尺寸转移到三维cad模型上的方法
CN104794709B (zh) 一种三维岩心图像孔隙和喉道的分割方法
CN101908060B (zh) 矢量数字地图的制作方法、显示方法及系统
CN104915697B (zh) 一维数形图码信息技术
CN107369205A (zh) 一种移动终端城市二三维联动显示方法
CN102157003A (zh) 数字环境下的地图注释性标注自动配置方法
CN104517092A (zh) 一种qr码校正图形的检测方法及系统
CN110489897A (zh) 一种基于bim和gis的三维施工场布vr全景沙盘制作方法
CN110910359A (zh) 一种基于特征跟踪与骨架特征匹配的fpc线路检测方法
CN106445900A (zh) 一种表格样式处理方法和装置
CN103208226B (zh) 电子地图系统中立交道路的渲染方法和装置
CN108875167A (zh) 一种基于bim技术的施工现场三维布置优化方法
CN112115226A (zh) 地图渲染方法和地图渲染装置
CN102542555A (zh) 一种栅格图像边缝路径及边缝拓扑结构的生成方法及系统
CN103017749B (zh) 狭长水系面要素转化为线要素的方法、装置和导航仪
CN104008565B (zh) 一种利用cocos2d‑x以及HGE引擎播放Flash位图动画的系统和方法
CN107832571A (zh) 集成电路标准单元增量布局中减少单元移动量的方法
CN106874543A (zh) 版图的lef图形处理方法
CN102938230B (zh) 电子地图上二维空间标量场的动态分层渲染表达方法
CN104239590B (zh) 一种集成电路版图验证中的小单元层次结构调整方法
CN116629193A (zh) 集成电路的布线方法、装置、设备及存储介质
CN103344896A (zh) 测试路径选择方法及相应的晶片测试方法
EP2770448A1 (en) Electronic-substrate electrical design device using three-dimensional space, electrical design method, program, and computer-readable recording medium

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing

Applicant after: GIGADEVICE SEMICONDUCTOR Inc.

Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing

Applicant before: GigaDevice Semiconductor Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: BEIJING XINJI JIAYI, MICROELECTRONIC SCIENCE + TECH. CO., LTD. TO: GIGADEVICE SEMICONDUCTOR INC.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: BEIJING GIGADEVICE SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: BEIJING GIGADEVICE SEMICONDUCTOR INC.

CP03 Change of name, title or address

Address after: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A block 12 layer

Patentee after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing

Patentee before: GigaDevice Semiconductor Inc.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.