CN116629193A - 集成电路的布线方法、装置、设备及存储介质 - Google Patents
集成电路的布线方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN116629193A CN116629193A CN202310627056.9A CN202310627056A CN116629193A CN 116629193 A CN116629193 A CN 116629193A CN 202310627056 A CN202310627056 A CN 202310627056A CN 116629193 A CN116629193 A CN 116629193A
- Authority
- CN
- China
- Prior art keywords
- wiring
- wire
- short
- integrated circuit
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000010586 diagram Methods 0.000 claims abstract description 103
- 239000002184 metal Substances 0.000 claims abstract description 97
- 238000004590 computer program Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请提供一种集成电路的布线方法、装置、设备及存储介质,涉及电路技术领域。该方法包括:根据所述待布线集成电路的初始布线图,确定不同类型的金属线之间的交点;其中,所述初始布线图中包括多种类型的金属线;根据多个所述交点,将所述初始布线图拆分为所述多个短线布线图;获取待布线集成电路对应的多个短线布线图;将所述多个短线布线图中的距离小于第一距离阈值的短线布线图分别进行拼接,构成多个子布线组;根据所述多个子布线组和所述多个短线布线图中的目标短线布线图,生成所述待布线集成电路的布局图;其中,所述目标短线布线图为没有构成所述子布线组的短线布线图。相对于现有技术,避免了布线效率低的问题。
Description
技术领域
本申请涉及电路技术领域,具体而言,涉及一种集成电路的布线方法、装置、设备及存储介质。
背景技术
使用电子设计自动化EDA(Electronic Design Automation Tools)自动电子设计软件进行布局布线时会涉及到复杂的布线问题。
通常情况下,电力分配使用的线路网格是水平金属线stripe在一层,垂直金属线在相邻的一层。EDA工具一般会将这些水平金属线和垂直金属线分为多组,每组金属线之间间距相等,且每组金属线采用相同的模式方式来指定组内所有金属线路的位置关系。在实际使用EDA工具时,需要由用户来设置这些模式以及金属线组间距,最终由工具根据这些设置来完成线路电源条电源供电线的布线工作。在布线时,考虑到芯片面积和电压耗损等因素,通常会对电源供电线进行截断,最终生成电源片段式短线,简称segment短线,以节省线路面积占用,提高芯片元件的利用率;同时也可以增加打孔的密度,以减少电阻的方式来降低电压损耗,提升芯片性能。
但是现有技术中需要用户自行计算金属线之间的位置关系来进行布局,若需要重新修改金属线的布线位置,则用户需要重新计算金属线之间的位置关系,导致了布线效率低。
发明内容
本申请的目的在于,针对上述现有技术中的不足,提供一种集成电路的布线方法、装置、设备及存储介质,以解决现有技术中布线效率低的问题。
为实现上述目的,本申请实施例采用的技术方案如下:
第一方面,本申请一实施例提供了一种集成电路的布线方法,所述方法包括:
获取待布线集成电路对应的多个短线布线图;
将所述多个短线布线图中的距离小于第一距离阈值的短线布线图分别进行拼接,构成多个子布线组;
根据所述多个子布线组和所述多个短线布线图中的目标短线布线图,生成所述待布线集成电路的布局图;其中,所述目标短线布线图为没有构成所述子布线组的短线布线图。
可选地,所述获取待布线集成电路对应的多个短线布线图之前,所述方法还包括:
根据所述待布线集成电路的初始布线图,确定不同类型的金属线之间的交点;其中,所述初始布线图中包括多种类型的金属线;
根据多个所述交点,将所述初始布线图拆分为所述多个短线布线图。
可选地,所述将所述多个短线布线图中的距离小于第一距离阈值的短线布线图分别进行拼接,构成多个子布线组,包括:
根据各类型的金属线之间对应的第二距离阈值,将多个短线布线图中各类型的金属线之间的距离小于所述第二距离阈值的短线布线图进行拼接,构成子布线分段组;
将多个子布线分段组中的距离小于所述第一距离阈值的子布线分段组进行拼接,构成子布线组。
可选地,所述根据所述多个子布线组和所述多个短线布线图中的目标短线布线图,生成所述待布线集成电路的布局图之前,所述方法还包括:
确定所述目标短线布线图中的短线金属线是否交叉;
若没有,则在所述目标短线布线图中,确定所述短线金属线对应的待交叉金属线;
根据预设交叉规则,将所述短线金属线与对应的所述待交叉金属线进行交叉,得到交叉后的目标短线布线图。
可选地,所述根据预设交叉规则,将所述短线金属线与对应的所述待交叉金属线进行交叉,得到交叉后的目标短线布线图,包括:
根据所述待交叉金属线上的预设布线位置,将未交叉的短线金属线移动至所述预设布线位置处,得到交叉后的目标短线布线图。
可选地,若所述目标短线布线图为多个,则所述根据预设交叉规则,将所述短线金属线与对应的所述待交叉金属线进行交叉,得到交叉后的目标短线布线图之后,所述方法还包括:
将多个所述交叉后的目标短线布线图中的距离小于所述第一距离阈值的所述交叉后的目标短线布线图进行拼接,构成子布线组。
可选地,所述待布线集成电路图中包括多层的电路布线图;所述根据所述待布线集成电路的初始布线图,确定不同类型的金属线之间的交点之前,所述方法还包括:
获取所述待布线集成电路中待布线层的电路布线图;
在所述电路布线图中获取待布线金属线对应的初始布线图。
第二方面,本申请另一实施例提供了一种集成电路的布线装置,所述装置包括:确定模块、拆分模块、获取模块、拼接模块和生成模块,其中:
所述确定模块,用于根据所述待布线集成电路的初始布线图,确定不同类型的金属线之间的交点;其中,所述初始布线图中包括多种类型的金属线;
所述拆分模块,用于根据多个所述交点,将所述初始布线图拆分为所述多个短线布线图;
所述获取模块,用于获取待布线集成电路对应的多个短线布线图;
所述拼接模块,用于将所述多个短线布线图中的距离小于第一距离阈值的短线布线图分别进行拼接,构成多个子布线组;
所述生成模块,用于根据所述多个子布线组和所述多个短线布线图中的目标短线布线图,生成所述待布线集成电路的布局图;其中,所述目标短线布线图为没有构成所述子布线组的短线布线图。
可选地,所述拼接模块,具体用于根据各类型的金属线之间对应的第二距离阈值,将多个短线布线图中各类型的金属线之间的距离小于所述第二距离阈值的短线布线图进行拼接,构成子布线分段组;将多个子布线分段组中的距离小于所述第一距离阈值的子布线分段组进行拼接,构成子布线组。
可选地,所述确定模块,具体用于确定所述目标短线布线图中的短线金属线是否交叉;若没有,则在所述目标短线布线图中,确定所述短线金属线对应的待交叉金属线;
所述生成模块,具体用于根据预设交叉规则,将所述短线金属线与对应的所述待交叉金属线进行交叉,得到交叉后的目标短线布线图。
所述生成模块,具体用于根据所述待交叉金属线上的预设布线位置,将未交叉的短线金属线移动至所述预设布线位置处,得到交叉后的目标短线布线图。
所述拼接模块,具体用于将多个所述交叉后的目标短线布线图中的距离小于所述第一距离阈值的所述交叉后的目标短线布线图进行拼接,构成子布线组。
所述获取模块,具体用于获取所述待布线集成电路中待布线层的电路布线图;在所述电路布线图中获取待布线金属线对应的初始布线图。
第三方面,本申请另一实施例提供了一种集成电路的布线设备,包括:处理器、存储介质和总线,所述存储介质存储有所述处理器可执行的机器可读指令,当集成电路的布线设备运行时,所述处理器与所述存储介质之间通过总线通信,所述处理器执行所述机器可读指令,以执行如上述第一方面任一所述方法的步骤。
第四方面,本申请另一实施例提供了一种存储介质,所述存储介质上存储有计算机程序,所述计算机程序被处理器运行时执行如上述第一方面任一所述方法的步骤。
本申请的有益效果是:采用本申请提供的集成电路的布线方法,在获取到待布线集成电路对应的多个短线布线图后,根据第一距离阈值对短线布线图进行拼接,使得构成多个子布线组,这样的生成方式对于距离较近(小于第一距离阈值)的短线布线图进行连接,距离较远(大于第一距离阈值)的其他短线布线图进行保留,并根据子布线组和其他短线布线图生成待布线集成电路的布局图,这种集成电路的布线方法可用性高,使用简单且方便管理,并且其布局效率高,实现了高效的短线自动化布线功能。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请一实施例提供的集成电路的布线方法的流程示意图;
图2为本申请另一实施例提供的集成电路的布线方法的流程示意图;
图3为本申请一实施例提供的短线布线图的结构示意图;
图4为本申请另一实施例提供的短线布线图的结构示意图;
图5为本申请另一实施例提供的集成电路的布线方法的流程示意图;
图6为本申请另一实施例提供的短线布线图的结构示意图;
图7为本申请一实施例提供的集成电路的布线装置的结构示意图;
图8为本申请一实施例提供的集成电路的布线设备的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。
通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
另外,本申请中使用的流程图示出了根据本申请的一些实施例实现的操作。应该理解,流程图的操作可以不按顺序实现,没有逻辑的上下文关系的步骤可以反转顺序或者同时实施。此外,本领域技术人员在本申请内容的指引下,可以向流程图添加一个或多个其他操作,也可以从流程图中移除一个或多个操作。
如下结合多个具体的应用示例,对本申请实施例所提供的一种集成电路的布线方法进行解释说明。图1为本申请一实施例提供的一种集成电路的布线方法的流程示意图,如图1所示,该方法包括:
S101:根据待布线集成电路的初始布线图,确定不同类型的金属线之间的交点。
其中,初始布线图中包括多种类型的金属线。
在本申请的实施例中,由于待布线集成电路图中包括多层的电路布线图,以及多种类型的金属线,因此在确定初始布线图时,首先获取待布线集成电路中待布线层的电路布线图,再在电路布线图中获取待布线金属线对应的初始布线图,这样的确定方式可以使得用户每次布线只针对待布线集成电路中的部分初始布线图,也即指定待布线集成电路的哪一层上的哪些该电源线/供电线/电源供电线(金属线)需要基于本申请提供的集成电路的布线方法来完成自动化的布线工作。
S102:根据多个交点,将初始布线图拆分为多个短线布线图。
在一些可能的实施例中,在将初始布线图进行拆分后,还需要获取拆分得到的各短线布线图的位置信息,以明确各短线布线图在待布线集成电路中的位置,位置信息例如可以包括:短线布线图的金属线类型,短线布线图位于待布线集成电路图中的电路布线图的位置;其位置信息例如可以以待布线集成电路图为坐标系,每一层的电路布线图均有自己对应的标号,例如,第一层电路布线图的编号为1、第二层电路布线图的编号为2;以待布线集成电路图第一层的电路布线图的左下角的坐标为坐标系原点,通过短线布线图的左上角/左下角/右上角/右下角的位置点、以及短线布线图的长宽信息来体现;或者,也可以以短线布线图的各顶点位置来体现;或者,也可以以短线布线图中每条金属线的顶点位置的坐标来体现等,应当理解,上述实施例仅为示例性说明,具体短线布线图中每层电路布线图的标识方式、坐标系原点的选择以及各顶点位置的体现方式均可以根据用户需要灵活调整,并不以上述实施例给出的为限。
S103:获取待布线集成电路对应的多个短线布线图。
其中,多个短线图为经过上述步骤对待布线集成电路的初始布线图进行拆分后得到的多个短线布线图。
S104:将多个短线布线图中的距离小于第一距离阈值的短线布线图分别进行拼接,构成多个子布线组。
在一些可能的实施例中,第一距离阈值例如可以称为length值,在本申请的实施例中,例如可以设置为3.0nm,应当理解,上述实施例仅为示例性说明,具体第一距离阈值的设置是根据用户布线需求决定的,也可以为2.5nm、3.5nm、4.0nm等其他任意值,并不以上述实施例给出的为限。
S105:根据多个子布线组和多个短线布线图中的目标短线布线图,生成待布线集成电路的布局图。
其中,目标短线布线图为没有构成子布线组的短线布线图。
在本申请的实施例中,生成待布线集成电路的布局图的方式例如可以为,根据多个子布线组和多个目标短线布线图的位置信息,对多个子布线组和多个目标短线布线图进行拼接,得到拼接后的布局图为待布线集成电路的布局图。
或者,在另一些可能的实施例中,生成待布线集成电路的布局图的方式例如还可以为,根据初始布线图和多个目标短线布线图的位置信息,在初始布线图上多个目标短线布线图的位置信息对应的位置处,用对应的目标短线布线图进行替换,初始布线图上的其他位置处依旧采用初始布线图上的初始布线方式,应当理解,上述实施例仅为示例性说明,具体生成待布线集成电路的布局图的方式可以根据用户需要灵活调整,并不以上述实施例给出的为限。
采用本申请提供的集成电路的布线方法,在获取到待布线集成电路对应的多个短线布线图后,根据第一距离阈值对短线布线图进行拼接,使得构成多个子布线组,这样的生成方式对于距离较近(小于第一距离阈值)的短线布线图进行连接,距离较远(大于第一距离阈值)的其他短线布线图进行保留,并根据子布线组和其他短线布线图生成待布线集成电路的布局图,这种集成电路的布线方法可用性高,使用简单且方便管理,并且其布局效率高,实现了高效的短线自动化布线功能。
在一些可能的实施例中,可以将交叉规则和布局策略规则以配置文件的方式提供给用户,用户可以根据自己的需要对其进行修改,并以自己制定的规则值进行布局或交叉。
可选地,在上述实施例的基础上,本申请实施例还可提供一种集成电路的布线方法,如下结合附图对上述方法中构成多个子布线组的实现过程进行示例说明。图2为本申请另一实施例提供的一种集成电路的布线方法的流程示意图,如图2所示,S104可包括:
S111:根据各类型的金属线之间对应的第二距离阈值,将多个短线布线图中各类型的金属线之间的距离小于第二距离阈值的短线布线图进行拼接,构成子布线分段组。
在本申请的实施例中,第二距离阈值称为space值,其设置例如可任意为0.2,应当理解,上述实施例仅为示例性说明,具体第二距离阈值也可以设置为0.1或0.15、0.25等其他任意数值,只需第二距离阈值的设置小于第一距离阈值的设置即可,在本申请的实施例中,不同类型的金属线对应的第二距离阈值可能相同可能不同,具体可以根据用户需要灵活调整,并不以上述实施例给出的为限。
在分割过程中,例如可以在指定的金属线中确定目标短线,并指定目标交叉位置(交叉起始坐标点)例如目标交叉位置为左上方的第一个短线布线图的位置,也即,在交叉过程,左右相邻的短线布线图之间均为向左交叉,上下相邻的短线布线图之间均为向右交叉,当前指定了金属线1和金属线2作为需要分割的金属线,图3为本申请一实施例提供的短线布线图的结构示意图,如图3(a)所示,垂直设置的两条金属线为目标金属线(金属线1),水平设置的四条金属线为金属线2;其中,在交叉左右相邻的短线布线图时,金属线1为目标金属线,在交叉上下相邻的短线布线图时,金属线2则为目标金属线,也即,目标金属线为垂直于当前交叉方向的金属线;在本申请的下述实施例中,均以交叉左右相邻的短线布线图为例进行说明,也即目标短线为金属线1,则在确定了金属线1和金属线2的交点后,对初始布线图进行拆分,得到多个短线布线图,在确定各短线布线图之间的位置时,例如可以以目标短线,也即,以金属线1为确定距离的参考,确定各短线布线图与相邻的短线布线图之间的距离,并将确定的距离与第二距离阈值进行比较,若相邻的短线布线图的目标金属线之间的距离小于第二距离阈值,则将相邻的短线布线图进行拼接。
如图3(a)所示,对距离小于第二距离阈值的相邻的短线布线图进行的拼接方式例如可以:为将相互平行(垂直坐标)的类型相同的金属线进行连接,也即如图3(b)所示,将相互平行的金属线2之间相互连接,连接后构成子布线分短组。
S112:将多个子布线分段组中的距离小于第一距离阈值的子布线分段组进行拼接,构成子布线组。
图4为本申请另一实施例提供的短线布线图的结构示意图,如图4(a)所示,对于相邻的子布线分段组,确定相邻的子布线分段组之间的距离与第一预设阈值之间的关系(确定相邻的短线布线图之间,最接近的金属线1之间的距离),并将确定的距离与第一距离阈值进行对比,如图4(b)所示,若相邻的子布线分段组之间的距离小于第一预设阈值,则对相邻的子布线分段组进行拼接,构成子布线组。
可选地,在上述实施例的基础上,本申请实施例还可提供一种集成电路的布线方法,如下结合附图对上述方法的实现过程进行示例说明。图5为本申请另一实施例提供的一种集成电路的布线方法的流程示意图,如图5所示,S105之前,该方法还可包括:
S121:确定目标短线布线图中的短线金属线是否交叉。
图6为本申请另一实施例提供的短线布线图的结构示意图,如图6(a)所示,当前短线金属线2未交叉于短线金属线1,此时则需要对短线金属线2进行调整;在本申请的实施例中,交叉操作例如可以设置在对待布线集成电路的初始布线图拆分得到多个短线布线图之后进行的,或者也可以为在生成待布线集成电路的布局图之前进行的,具体交叉操作执行的时机可以根据用户需要灵活调整,并不以上述事实例给出的为限。
若交叉,则说明当前布局无需调整。
若没有,则说明当前短线金属线之间没有交叉,若按照这样的方式进行布局可能后续使用过程中会出现问题,则执行S122。
S122:在目标短线布线图中,确定短线金属线对应的待交叉金属线。
在本申请的实施例中,例如可以确定距离短线金属线最近的金属线为待交叉金属线,或者,在短线布线图中确定与未交叉短线金属线垂直的金属线为待交叉金属线,具体确定待交叉金属线的方式可以根据用户需要灵活调整,并不以上述实施例给出的为限。
S123:根据预设交叉规则,将短线金属线与对应的待交叉金属线进行交叉,得到交叉后的目标短线布线图。
在一些可能的实施例中,例如可以根据待交叉金属线上的预设布线位置,将未交叉的短线金属线移动至预设布线位置处,得到交叉后的目标短线布线图。
其中,待交叉金属线行的预设布线位置为根据用户需要灵活设置的,除此之外,用户还可以设置交叉规则,例如,将未交叉的短线金属线移动至预设布线位置处,并伸长至预设布线位置的左侧第三预设距离,伸长至预设布线位置的右侧第四预设距离,其中,第三预设距离和第四预设距离的初始值均为0,后续用户可以将第三预设距离与第四预设距离设置的相同,也可以将第三距离阈值和第四预设距离设置的不同,其可以设置为0.1、0.2、0.3、0.4或其他任意数值,例如用户可以设置为将未交叉的短线金属线移动至预设布线位置处,并左右延伸出预设布线位置0.2;或者将未交叉的短线金属线移动至预设布线位置处,并向左延伸0.2,向右延伸0.4;具体可以根据用户需要灵活调整,并不以上述实施例给出的为限;交叉后的目标短线布线图如图6(b)所示。
在本申请的实施例中,在得到交叉后的目标短线图之后,还需要进行校验和修复,对交叉后的目标短线图(包括进行了交叉操作的目标短线图,以及没有进行交叉操作的目标短线图)进行校验和修复,将多个交叉后的目标短线布线图中的距离小于第一距离阈值的交叉后的目标短线布线图进行拼接,构成子布线组。
在本申请的实施例中,校验和修复功能可以根据用户的需要选择是否开启,一般例如可以默认为开启,也可以根据用户的需要设置为关闭,具体可以根据用户需要灵活调整,并不以上述实施例给出的为限。
采用本申请提供的集成电路的布线方法,其不但可以根据待布线电路图中的信息,对待布线电路图中指定层的电路图中的制定金属线进行短线布局,并且还可以对短线布局图中的短线金属线是否与待交叉金属线交叉进行校验,这样的布线方法高效可靠,用户可以通过上述规则快速高效的完成复杂的布线工作,并且规则可控,可以根据用户的需要灵活调整,节省了用户大量的时间和精力,提高了用户的工作效率。
下述结合附图对本申请所提供的集成电路的布线装置进行解释说明,该集成电路的布线装置可执行上述图1-图6任一集成电路的布线方法,其具体实现以及有益效果参照上述,如下不再赘述。
图7为本申请一实施例提供的集成电路的布线装置的结构示意图,如图7所示,该装置包括:确定模块201、拆分模块202、获取模块203、拼接模块204和生成模块205,其中:
确定模块201,用于根据待布线集成电路的初始布线图,确定不同类型的金属线之间的交点;其中,初始布线图中包括多种类型的金属线;
拆分模块202,用于根据多个交点,将初始布线图拆分为多个短线布线图。获取模块203,用于获取待布线集成电路对应的多个短线布线图;
拼接模块204,用于将多个短线布线图中的距离小于第一距离阈值的短线布线图分别进行拼接,构成多个子布线组;
生成模块205,用于根据多个子布线组和多个短线布线图中的目标短线布线图,生成待布线集成电路的布局图;其中,目标短线布线图为没有构成子布线组的短线布线图。
可选地,拼接模块204,具体用于根据各类型的金属线之间对应的第二距离阈值,将多个短线布线图中各类型的金属线之间的距离小于第二距离阈值的短线布线图进行拼接,构成子布线分段组;将多个子布线分段组中的距离小于第一距离阈值的子布线分段组进行拼接,构成子布线组。
可选地,确定模块205,具体用于确定目标短线布线图中的短线金属线是否交叉;若没有,则在目标短线布线图中,确定短线金属线对应的待交叉金属线;
生成模块205,具体用于根据预设交叉规则,将短线金属线与对应的待交叉金属线进行交叉,得到交叉后的目标短线布线图。
生成模块205,具体用于根据待交叉金属线上的预设布线位置,将未交叉的短线金属线移动至预设布线位置处,得到交叉后的目标短线布线图。
拼接模块204,具体用于将多个交叉后的目标短线布线图中的距离小于第一距离阈值的交叉后的目标短线布线图进行拼接,构成子布线组。
获取模块203,具体用于获取待布线集成电路中待布线层的电路布线图;在电路布线图中获取待布线金属线对应的初始布线图。
上述装置用于执行前述实施例提供的方法,其实现原理和技术效果类似,在此不再赘述。
以上这些模块可以是被配置成实施以上方法的一个或多个集成电路,例如:一个或多个特定集成电路(Application Specific Integrated Circuit,简称ASIC),或,一个或多个微处理器,或,一个或者多个现场可编程门阵列(Field Programmable Gate Array,简称FPGA)等。再如,当以上某个模块通过处理元件调度程序代码的形式实现时,该处理元件可以是通用处理器,例如中央处理器(Central Processing Unit,简称CPU)或其它可以调用程序代码的处理器。再如,这些模块可以集成在一起,以片上系统(system-on-a-chip,简称SOC)的形式实现。
图8为本申请一实施例提供的集成电路的布线设备的结构示意图,该集成电路的布线设备可以集成于终端设备或者终端设备的芯片。
如图8所示,该集成电路的布线设备包括:处理器501、总线502和存储介质503。
处理器501用于存储程序,处理器501调用存储介质503存储的程序,以执行上述图1-图6对应的方法实施例。具体实现方式和技术效果类似,这里不再赘述。
可选地,本申请还提供一种程序产品,例如存储介质,该存储介质上存储有计算机程序,包括程序,该程序在被处理器运行时执行上述方法对应的实施例。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元,可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器(英文:processor)执行本申请各个实施例所述方法的部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(英文:Read-Only Memory,简称:ROM)、随机存取存储器(英文:Random Access Memory,简称:RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
Claims (10)
1.一种集成电路的布线方法,其特征在于,所述方法包括:
根据所述待布线集成电路的初始布线图,确定不同类型的金属线之间的交点;其中,所述初始布线图中包括多种类型的金属线;
根据多个所述交点,将所述初始布线图拆分为所述多个短线布线图;
获取待布线集成电路对应的多个短线布线图;
将所述多个短线布线图中的距离小于第一距离阈值的短线布线图分别进行拼接,构成多个子布线组;
根据所述多个子布线组和所述多个短线布线图中的目标短线布线图,生成所述待布线集成电路的布局图;其中,所述目标短线布线图为没有构成所述子布线组的短线布线图。
2.如权利要求1所述的方法,其特征在于,所述将所述多个短线布线图中的距离小于第一距离阈值的短线布线图分别进行拼接,构成多个子布线组,包括:
根据各类型的金属线之间对应的第二距离阈值,将多个短线布线图中各类型的金属线之间的距离小于所述第二距离阈值的短线布线图进行拼接,构成子布线分段组;
将多个子布线分段组中的距离小于所述第一距离阈值的子布线分段组进行拼接,构成子布线组。
3.如权利要求1所述的方法,其特征在于,所述根据所述多个子布线组和所述多个短线布线图中的目标短线布线图,生成所述待布线集成电路的布局图之前,所述方法还包括:
确定所述目标短线布线图中的短线金属线是否交叉;
若没有,则在所述目标短线布线图中,确定所述短线金属线对应的待交叉金属线;
根据预设交叉规则,将所述短线金属线与对应的所述待交叉金属线进行交叉,得到交叉后的目标短线布线图。
4.如权利要求3所述的方法,其特征在于,所述根据预设交叉规则,将所述短线金属线与对应的所述待交叉金属线进行交叉,得到交叉后的目标短线布线图,包括:
根据所述待交叉金属线上的预设布线位置,将未交叉的短线金属线移动至所述预设布线位置处,得到交叉后的目标短线布线图。
5.如权利要求3所述的方法,其特征在于,若所述目标短线布线图为多个,则所述根据预设交叉规则,将所述短线金属线与对应的所述待交叉金属线进行交叉,得到交叉后的目标短线布线图之后,所述方法还包括:
将多个所述交叉后的目标短线布线图中的距离小于所述第一距离阈值的所述交叉后的目标短线布线图进行拼接,构成子布线组。
6.如权利要求1所述的方法,其特征在于,所述待布线集成电路中包括多层的电路布线图;所述根据所述待布线集成电路的初始布线图,确定不同类型的金属线之间的交点之前,所述方法还包括:
获取所述待布线集成电路中待布线层的电路布线图;
在所述电路布线图中获取待布线金属线对应的初始布线图。
7.一种集成电路的布线装置,其特征在于,所述装置包括:确定模块、拆分模块、获取模块、拼接模块和生成模块,其中:
所述确定模块,用于根据所述待布线集成电路的初始布线图,确定不同类型的金属线之间的交点;其中,所述初始布线图中包括多种类型的金属线;
所述拆分模块,用于根据多个所述交点,将所述初始布线图拆分为所述多个短线布线图;
所述获取模块,用于获取待布线集成电路对应的多个短线布线图;
所述拼接模块,用于将所述多个短线布线图中的距离小于第一距离阈值的短线布线图分别进行拼接,构成多个子布线组;
所述生成模块,用于根据所述多个子布线组和所述多个短线布线图中的目标短线布线图,生成所述待布线集成电路的布局图。
8.如权利要求7所述的装置,其特征在于,所述拼接模块,具体用于根据各类型的金属线之间对应的第二距离阈值,将多个短线布线图中各类型的金属线之间的距离小于所述第二距离阈值的短线布线图进行拼接,构成子布线分段组;将多个子布线分段组中的距离小于所述第一距离阈值的子布线分段组进行拼接,构成子布线组。
9.一种集成电路的布线设备,其特征在于,所述设备包括:处理器、存储介质和总线,所述存储介质存储有所述处理器可执行的机器可读指令,当所述集成电路的布线设备运行时,所述处理器与所述存储介质之间通过总线通信,所述处理器执行所述机器可读指令,以执行上述权利要求1-6任一项所述的方法。
10.一种存储介质,其特征在于,所述存储介质上存储有计算机程序,所述计算机程序被处理器运行时执行上述权利要求1-6任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310627056.9A CN116629193A (zh) | 2023-05-30 | 2023-05-30 | 集成电路的布线方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310627056.9A CN116629193A (zh) | 2023-05-30 | 2023-05-30 | 集成电路的布线方法、装置、设备及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116629193A true CN116629193A (zh) | 2023-08-22 |
Family
ID=87641469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310627056.9A Pending CN116629193A (zh) | 2023-05-30 | 2023-05-30 | 集成电路的布线方法、装置、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116629193A (zh) |
-
2023
- 2023-05-30 CN CN202310627056.9A patent/CN116629193A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111368493B (zh) | 一种基于稀疏网格的自动版图布线生成方法 | |
Schiele et al. | A gridless router for industrial design rules | |
WO1999039287A1 (en) | Method and system for porting an integrated circuit layout from a reference process to a target process | |
US5361214A (en) | Method for automatically determining wiring routes | |
WO2001024111A1 (en) | Automatic routing system for pc board design | |
CN113312872B (zh) | 一种锣带制作方法、装置、锣带制作设备及存储介质 | |
CN107368612A (zh) | 四叉树索引构建方法及装置 | |
US20080313586A1 (en) | Resistance net generating apparatus for circuit simulation | |
CN114611452A (zh) | 基于电路原理图在版图中自动生成Sub Cell的方法 | |
CN116629193A (zh) | 集成电路的布线方法、装置、设备及存储介质 | |
CN111654046B (zh) | 一种多应用场景的储能电站布置方法、系统及存储介质 | |
CN111241643A (zh) | 多边形柜体的加工方法、装置及电子设备 | |
CN112800547B (zh) | 电动汽车电机控制器的布局优化方法、装置及存储介质 | |
CN111199133B (zh) | 一种自动布线绕线的方法 | |
CN115345957A (zh) | 一种机电管线图纸自动绘制方法、系统、设备和存储介质 | |
CN102867095B (zh) | 一种总线布线方法 | |
CN112560386A (zh) | 一种大规模复杂版图电阻提取加速方法 | |
CN112052641A (zh) | 大规模集成电路版图非结构网格偏心中点生成方法和系统 | |
JPH10198722A (ja) | 対話型配線パターン作成システム | |
CN103365252A (zh) | 数控加工图形建模的实现方法和装置 | |
JPS63181348A (ja) | Lsiのレイアウト設計装置 | |
JP3721304B2 (ja) | めっき引き出し線の配線方法 | |
JP2011170621A (ja) | エレクトロマイグレーション検証装置 | |
CN101281547A (zh) | 信号线调整方法及系统 | |
JP3343047B2 (ja) | フロアプラン方法及びその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |