CN103136385B - 集成电路版图在缩小实验后自动连线的方法 - Google Patents
集成电路版图在缩小实验后自动连线的方法 Download PDFInfo
- Publication number
- CN103136385B CN103136385B CN201110376998.1A CN201110376998A CN103136385B CN 103136385 B CN103136385 B CN 103136385B CN 201110376998 A CN201110376998 A CN 201110376998A CN 103136385 B CN103136385 B CN 103136385B
- Authority
- CN
- China
- Prior art keywords
- node
- array
- axis coordinate
- line
- nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种集成电路版图在缩小实验后自动连线的方法，将总的版图划分为上下左右四个区域。对其中任何一个区域，采用两层金属布线，金属布线或者为横线——由上到下的竖线——横线，或者为横线——由下到上的竖线——横线。本发明能够快速地实现集成电路版图在缩小实验后的自动连线，将原本需要很长时间的手动布线压缩到几分钟，加快了集成电路芯片流片验证的速度。
Description
技术领域
本发明涉及一种集成电路版图的处理方法。
背景技术
为了提高竞争力，集成电路的版图经常需要进行缩小(shrink)实验。例如，IP核(知识产权核)的缩小实验主要是将内部的单元阵列(cell array)进行缩小，以测试功能是否仍然正常，这在短时间内进行流片试验的时候特别有用。
请参阅图1a，这是一个IP核的版图，包括位于中心区域的单元阵列10和周边电路20。请参阅图1b，在进行缩小实验后，缩小后的单元阵列10’与周边电路20之间形成了一个环形的空白区域30。原来单元阵列10和周边电路20之间是有许多连线相连接的。缩小后的单元阵列10’与周边电路20之间的连线全部断开了，需要在空白区域30重新连线。
业界通用的EDA(电子设计自动化)版图布线工具采用迷宫算法进行集成电路版图在缩小实验后的自动连线，其布线效果十分零乱，部分区域无法布线。目前通用的做法是采用人工处理，这需要花费较长时间，并且很容易出错。
发明内容
本发明所要解决的技术问题是提供一种集成电路版图在进行缩小实验后，可以自动将断开的连线重新连接上的方法。
为解决上述技术问题，本发明集成电路版图在缩小实验后自动连线的方法包括如下步骤：
第1步，将缩小后的单元阵列称为缩小阵列；
将周边电路划分为上、下、左、右四个区域，分别称为周边上区、周边下区、周边左区、周边右区；
将缩小阵列和周边电路之间的空白区域也划分为上、下、左、右四个区域，分别称为空白上区、空白下区、空白左区、空白右区；
第2步，将周边左区中的所有节点和缩小阵列的左侧的所有节点按照顺序一一配对；
每一对节点中，位于周边左区中的节点称为周边节点，位于缩小阵列的左侧的节点称为阵列节点；
第3步，对于第一对节点：
当周边节点的y轴坐标＞阵列节点的y轴坐标，则在空白左区中采用横线——由上到下的竖线——横线连接这一对节点；其中竖线与缩小阵列的左侧的距离为d1＝via+2×space；所述via指接触孔的宽度，space指两根金属线之间的最小间距；
当周边节点的y轴坐标＜阵列节点的y轴坐标，则在空白左区中采用横线——由下到上的竖线——横线连接这一对节点；其中竖线与周边左区的距离为d1；
当周边节点的y轴坐标＝阵列节点的y轴坐标，则在空白左区中采用横线连接这一对节点；
第4步，对于下一对节点：
当周边节点的y轴坐标＞阵列节点的y轴坐标，则在空白左区中采用横线——由上到下的竖线——横线连接这一对节点；
当周边节点的y轴坐标＜阵列节点的y轴坐标，则在空白左区中采用横线——由上到下的竖线——横线连接这一组节点；
所述竖线与上一对节点连线中的竖线的距离为d2＝width+space；所述width指金属线的宽度；
当周边节点的y轴坐标＝阵列节点的y轴坐标，则在空白左区中采用横线连接这一对节点；
第5步，重复第4步处理每一对节点；当遇到有无法满足条件的一对或多对节点时，对这一对或多对节点不予连线；
剩余的未连线的一对或多对节点称为剩余节点对；
第6步，对剩余节点对中的第一对节点：
当周边节点的y轴坐标＞阵列节点的y轴坐标，则在空白左区中以两个接触孔电极分别将周边节点、阵列节点引至另一层金属，在该层金属中采用横线——由上到下的竖线——横线连接两个接触孔电极；其中竖线与缩小阵列的左侧的距离为d1；
当周边节点的y轴坐标＜阵列节点的y轴坐标，则在空白左区中以两个接触孔电极分别将周边节点、阵列节点引至另一层金属，在该层金属中采用横线——由下到上的竖线——横线连接两个接触孔电极；其中竖线与周边左区的距离为d1；
当周边节点的y轴坐标＝阵列节点的y轴坐标，则在空白左区中以两个接触孔电极分别将周边节点、阵列节点引至另一层金属，在该层金属中采用横线连接两个接触孔电极；
第7步，对剩余节点对中的下一对节点：
当周边节点的y轴坐标＞阵列节点的y轴坐标，则在空白左区中以两个接触孔电极分别将周边节点、阵列节点引至另一层金属，在该层金属中采用横线——由上到下的竖线——横线连接两个接触孔电极；
当周边节点的y轴坐标＜阵列节点的y轴坐标，则在空白左区中以两个接触孔电极分别将周边节点、阵列节点引至另一层金属，在该层金属中采用横线——由下到上的竖线——横线连接两个接触孔电极；
其中竖线与上一对剩余节点连线中的竖线的距离为d2；
当周边节点的y轴坐标＝阵列节点的y轴坐标，则在空白左区中以两个接触孔电极分别将周边节点、阵列节点引至另一层金属，在该层金属中采用横线连接两个接触孔电极；
第8步，重复第7步处理所有剩余节点对中的每一对节点；
第9步，采用同样方法将周边上区中的所有节点和缩小阵列的上侧的所有节点完成连线，将周边右区中的所有节点和缩小阵列的右侧的所有节点完成连线，将周边下区中的所有节点和缩小阵列的下侧的所有节点完成连线。
本发明可以快速地实现集成电路版图在缩小实验后的自动连线，将原本需要很长时间的手动布线压缩到几分钟，加快了集成电路芯片流片验证的速度。
经实验发现，一般第一层金属可以完成70％以上的节点对之间的连线，采用第二层金属后可以完成所有节点对之间的连线。
附图说明
图1a、图1b、图1c为集成电路版图进行缩小实验的示意图；
图2a、图2b为集成电路版图进行缩小实验前、后的连线示意图；
图3a、图3b为第一次连线节点对的示意图；
图4a、图4b为第二次连线节点对、即连线剩余节点对的示意图。
图中附图标记说明：
10为单元阵列；10’为缩小阵列；20为周边电路；21为周边左区；22为周边上区；23为周边右区；24为周边下区；30为空白区域；31为空白左区；32为空白上区；33为空白右区；34为空白下区；40为接触孔电极。
具体实施方式
本发明集成电路版图在缩小实验后自动连线的方法包括如下步骤：
第1步，将缩小后的单元阵列10’简称为缩小阵列10’。
请参阅图1c，将周边电路20划分为上、下、左、右四个区域，分别称为周边左区21、周边上区22、周边右区23、周边下区24。
将缩小阵列10’和周边电路20之间的空白区域30也划分为上、下、左、右四个区域，分别称为空白左区31、空白上区32、空白右区33、空白下区34。
优选地，缩小阵列10’、周边电路20的内外环、空白区域30的内外环在版图上都呈矩形，这些矩形的四个角落的顶点在同一条直线上，将其连线，即划分出周边电路20和空白区域30的上、下、左、右四个区域。
第2步，将周边左区21中的所有节点和缩小阵列10’的左侧的所有节点按照顺序一一配对。
请参阅图2a，在未进行缩小实验时，周边左区21中的各节点(net)与单元阵列10中的各节点相连。
请参阅图2b，在进行缩小实验后，周边左区21中的各节点与缩小阵列10’中的各节点均断开，但两者的数量是相同的，两者的顺序关系也是相同的。
优选地，按照从上到下(或从下到上)的顺序将周边左区21中的每个节点称为W[0]、W[1]、W[2]、……W[n]，按照相同顺序将缩小阵列10’的左侧的每个节点称为W’[0]、W’[1]、W’[2]、……W’[n]。节点W[0]和W’[0]配对为第一对节点，节点W[1]和W’[1]配对为第二对节点，……，节点W[n]和W’[n]配对为第n对节点。
每一对节点中，位于周边左区21中的节点称为周边节点，位于缩小阵列10’的左侧的节点称为阵列节点。例如第一对节点中，节点W[0]称为周边节点，节点W’[0]称为阵列节点。
第3步，对于第一对节点W[0]和W’[0]：
请参阅图3a，当周边节点W[0]的y轴坐标＞阵列节点W’[0]的y轴坐标，则在空白左区31中采用横线——由上到下的竖线——横线连接这一对节点W[0]和W’[0]。其中竖线与缩小阵列10’的左侧的距离为d1＝via+2×space。所述via指接触孔的宽度，space指两根金属线之间的最小间距。
请参阅图3b，当周边节点W[0]的y轴坐标＜阵列节点W’[0]的y轴坐标，则在空白左区31中采用横线——由下到上的竖线——横线连接这一对节点W[0]和W’[0]。其中竖线与周边左区21的距离为d1。
设置间距d1的目的是在缩小阵列10’的左侧外、以及周边左区21的右侧外留出可容纳接触孔电极的空间。
当周边节点W[0]的y轴坐标＝阵列节点W’[0]的y轴坐标，则在空白左区31中采用横线连接这一对节点W[0]和W’[0]。
第4步，对于下一对节点，例如是第二对节点W[1]和W’[1]：
请参阅图3a，当周边节点W[1]的y轴坐标＞阵列节点W’[1]的y轴坐标，则在空白左区31中采用横线——由上到下的竖线——横线连接这一对节点W[1]和W’[1]。所述竖线与上一对节点连线中的竖线的距离为d2＝width+space。一般情况下，所述竖线的x轴坐标＜上一对节点连线中的竖线的x轴坐标。可是当上一对节点连线中的竖线与周边左区21的间距＜d1+d2即不足以安排一根金属连线时，所述竖线设置在与缩小阵列10’的左侧距离为d1的位置。所述width指金属线的宽度。
当周边节点W[1]的y轴坐标＜阵列节点W’[1]的y轴坐标，则在空白左区31中采用横线——由上到下的竖线——横线连接这一组节点W[1]和W’[1]。所述竖线与上一对节点连线中的竖线的距离为d2。一般情况下，所述竖线的x轴坐标＞上一对节点连线中的竖线的x轴坐标。可是当上一对节点连线中的竖线与缩小阵列10’的左侧的间距＜d1+d2即不足以安排一根金属连线时，所述竖线设置在与周边左区21距离为d1的位置。
当周边节点W[1]的y轴坐标＝阵列节点W’[1]的y轴坐标，则在空白左区31中采用横线连接这一对节点W[1]和W’[1]。
第5步，重复第4步处理每一对节点；当遇到有无法满足条件的一对或多对节点时，对这一对或多对节点不予连线。例如，有节点对W[x]和W’[x]在无法实现满足第4步要求的连线，则对节点对W[x]和W’[x]不予连线。剩余的未连线的一对或多对节点称为剩余节点对。
第6步，对剩余节点对中的第一对节点，例如为W[x]和W’[x]：
请参阅图4a，当周边节点W[x]的y轴坐标＞阵列节点W’[x]的y轴坐标，则在空白左区31中以两个接触孔电极40分别将周边节点W[x]、阵列节点W’[x]引至另一层金属，在该层金属中采用横线——由上到下的竖线——横线连接两个接触孔电极40；其中竖线与缩小阵列10’的左侧的距离为d1；
请参阅图4b，当周边节点W[x]的y轴坐标＜阵列节点W’[x]的y轴坐标，则在空白左区中31以两个接触孔电极40分别将周边节点W[x]、阵列节点W’[x]引至另一层金属，在该层金属中采用横线——由下到上的竖线——横线连接两个接触孔电极40；其中竖线与周边左区21的距离为d1；
当周边节点W[x]的y轴坐标＝阵列节点W’[x]的y轴坐标，则在空白左区31中以两个接触孔电极40分别将周边节点W[x]、阵列节点W’[x]引至另一层金属，在该层金属中采用横线连接两个接触孔电极40。
第7步，对剩余节点对中的下一对节点，例如为W[y]和W’[y]：
请参阅图4a，当周边节点W[y]的y轴坐标＞阵列节点W’[y]的y轴坐标，则在空白左区31中以两个接触孔电极40分别将周边节点W[y]、阵列节点W’[y]引至另一层金属，在该层金属中采用横线——由上到下的竖线——横线连接两个接触孔电极40。其中竖线与上一对剩余节点连线中的竖线的距离为d2。一般情况下，所述竖线的x轴坐标＜上一对剩余节点连线中的竖线的x轴坐标。可是当上一对剩余节点连线中的竖线与周边左区21的间距＜d1+d2即不足以安排一根金属连线时，所述竖线设置在与缩小阵列10’的左侧距离为d1的位置。
请参阅图4b，当周边节点W[y]的y轴坐标＜阵列节点W’[y]的y轴坐标，则在空白左区中31以两个接触孔电极40分别将周边节点W[y]、阵列节点W’[y]引至另一层金属，在该层金属中采用横线——由下到上的竖线——横线连接两个接触孔电极40。其中竖线与上一对剩余节点连线中的竖线的距离为d2。一般情况下，所述竖线的x轴坐标＞上一对剩余节点连线中的竖线的x轴坐标。可是当上一对剩余节点连线中的竖线与缩小阵列10’的左侧的间距＜d1+d2即不足以安排一根金属连线时，所述竖线设置在与周边左区21距离为d1的位置。
当周边节点W[y]的y轴坐标＝阵列节点W’[y]的y轴坐标，则在空白左区31中以两个接触孔电极40分别将周边节点W[y]、阵列节点W’[y]引至另一层金属，在该层金属中采用横线连接两个接触孔电极40。
第8步，重复第7步处理所有剩余节点对中的每一对节点；
第9步，采用同样方法将周边上区中的所有节点和缩小阵列的上侧的所有节点完成连线，将周边右区中的所有节点和缩小阵列的右侧的所有节点完成连线，将周边下区中的所有节点和缩小阵列的下侧的所有节点完成连线。
例如，采用坐标映射的方法，将周边上区中的所有节点映射到周边左区，将缩小阵列的上侧的所有节点映射到缩小阵列的左侧，重复第2步～第8步完成连线，最后将连线坐标反映射回去。假设坐标(x，y)为原始坐标，坐标(x′，y′)为映射后的坐标，则其满足：
x′＝cos(90°)*x-sin(90°)*y；
y′＝sin(90°)*x+cos(90°)*y；
将周边右区中的所有节点映射到周边左区，将缩小阵列的右侧的所有节点映射到缩小阵列的左侧，其原始坐标(x，y)和映射后的坐标(x′，y′)满足：
x′＝cos(180°)*x-sin(180°)*y；
y′＝sin(180°)*x+cos(180°)*y；
将周边下区中的所有节点映射到周边左区，将缩小阵列的下侧的所有节点映射到缩小阵列的左侧，其原始坐标(x，y)和映射后的坐标(x′，y′)满足：
x′＝cos(270°)*x-sin(270°)*y；
y′＝sin(270°)*x+cos(270°)*y。
优选地，所述方法第3～4步中所有节点对的金属连线在同一层上，第6～7步中所有剩余节点对的金属连线在另一层上。这样总共需要两层金属层完成所有节点对之间的连线。
作为一个总的原则，所述方法第4步、第7步中的所有竖线距离缩小阵列10’的左侧的距离≥d1，并且所有竖线距离周边左区21的距离≥d1。这是由于在缩小阵列10’的左侧外、以及周边左区21的右侧外是专门用来设置接触孔电极的，接触孔电极用横向金属线连接，竖线金属线不能进入该区域。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种集成电路版图在缩小实验后自动连线的方法，其特征是，包括如下步骤：
第1步，将缩小后的单元阵列称为缩小阵列；
将周边电路划分为上、下、左、右四个区域，分别称为周边上区、周边下区、周边左区、周边右区；
将缩小阵列和周边电路之间的空白区域也划分为上、下、左、右四个区域，分别称为空白上区、空白下区、空白左区、空白右区；
第2步，将周边左区中的所有节点和缩小阵列的左侧的所有节点按照顺序一一配对；
每一对节点中，位于周边左区中的节点称为周边节点，位于缩小阵列的左侧的节点称为阵列节点；
第3步，对于第一对节点：
当周边节点的y轴坐标＞阵列节点的y轴坐标，则在空白左区中采用横线——由上到下的竖线——横线连接这一对节点；其中竖线与缩小阵列的左侧的距离为d1＝via+2×space；所述via指接触孔的宽度，space指两根金属线之间的最小间距；
当周边节点的y轴坐标＜阵列节点的y轴坐标，则在空白左区中采用横线——由下到上的竖线——横线连接这一对节点；其中竖线与周边左区的距离为d1；
当周边节点的y轴坐标＝阵列节点的y轴坐标，则在空白左区中采用横线连接这一对节点；
第4步，对于下一对节点：
当周边节点的y轴坐标＞阵列节点的y轴坐标，则在空白左区中采用横线——由上到下的竖线——横线连接这一对节点；
当周边节点的y轴坐标＜阵列节点的y轴坐标，则在空白左区中采用横线——由上到下的竖线——横线连接这一对节点；
所述竖线与上一对节点连线中的竖线的距离为d2＝width+space；所述width指金属线的宽度；
当周边节点的y轴坐标＝阵列节点的y轴坐标，则在空白左区中采用横线连接这一对节点；
第5步，重复第4步处理每一对节点；当遇到有无法满足条件的一对或多对节点时，对这一对或多对节点不予连线；
剩余的未连线的一对或多对节点称为剩余节点对；
第6步，对剩余节点对中的第一对节点：
当周边节点的y轴坐标＞阵列节点的y轴坐标，则在空白左区中以两个接触孔电极分别将周边节点、阵列节点引至另一层金属，在该层金属中采用横线——由上到下的竖线——横线连接两个接触孔电极；其中竖线与缩小阵列的左侧的距离为d1；
当周边节点的y轴坐标＜阵列节点的y轴坐标，则在空白左区中以两个接触孔电极分别将周边节点、阵列节点引至另一层金属，在该层金属中采用横线——由下到上的竖线——横线连接两个接触孔电极；其中竖线与周边左区的距离为d1；
当周边节点的y轴坐标＝阵列节点的y轴坐标，则在空白左区中以两个接触孔电极分别将周边节点、阵列节点引至另一层金属，在该层金属中采用横线连接两个接触孔电极；
第7步，对剩余节点对中的下一对节点：
当周边节点的y轴坐标＞阵列节点的y轴坐标，则在空白左区中以两个接触孔电极分别将周边节点、阵列节点引至另一层金属，在该层金属中采用横线——由上到下的竖线——横线连接两个接触孔电极；
当周边节点的y轴坐标＜阵列节点的y轴坐标，则在空白左区中以两个接触孔电极分别将周边节点、阵列节点引至另一层金属，在该层金属中采用横线——由下到上的竖线——横线连接两个接触孔电极；
其中竖线与上一对剩余节点连线中的竖线的距离为d2；
当周边节点的y轴坐标＝阵列节点的y轴坐标，则在空白左区中以两个接触孔电极分别将周边节点、阵列节点引至另一层金属，在该层金属中采用横线连接两个接触孔电极；
第8步，重复第7步处理所有剩余节点对中的每一对节点；
第9步，采用第2步至第8步的同样方法将周边上区中的所有节点和缩小阵列的上侧的所有节点完成连线，将周边右区中的所有节点和缩小阵列的右侧的所有节点完成连线，将周边下区中的所有节点和缩小阵列的下侧的所有节点完成连线。
2.根据权利要求1所述的集成电路版图在缩小实验后自动连线的方法，其特征是，所述方法第4步和第7步中，所述竖线距离缩小阵列的左侧的距离为d1，且所述竖线距离周边左区的距离为d1。
3.根据权利要求1所述的集成电路版图在缩小实验后自动连线的方法，其特征是，所述方法第3～4步中的所有节点对之间的金属连线为同一层，所述方法第6～7步中的所有剩余节点对之间的金属连线为另一层。
4.根据权利要求1所述的集成电路版图在缩小实验后自动连线的方法，其特征是，所述方法第9步中，采用坐标映射的方法将周边上区、周边右区、周边下区全部映射为周边左区；将缩小阵列的上侧、右侧、下侧全部映射为左侧；然后按照所述方法第2～8步进行连线；最后将连线的坐标反映射回去。
5.根据权利要求1所述的集成电路版图在缩小实验后自动连线的方法，其特征是，所述方法第4步和第7步中，
当周边节点的y轴坐标＞阵列节点的y轴坐标时，所述竖线的x轴坐标＜上一对节点连线中的竖线的x轴坐标；
当周边节点的y轴坐标＜阵列节点的y轴坐标时，所述竖线的x轴坐标＞上一对节点连线中的竖线的x轴坐标。
6.根据权利要求5所述的集成电路版图在缩小实验后自动连线的方法，其特征是，所述方法第4步和第7步中，
当周边节点的y轴坐标＞阵列节点的y轴坐标、且上一对节点连线中的竖线与周边左区的间距＜d1+d2，所述竖线设置在与缩小阵列的左侧距离为d1的位置；
当周边节点的y轴坐标＜阵列节点的y轴坐标、且上一对节点连线中的竖线与缩小阵列的左侧的间距＜d1+d2，所述竖线设置在与周边左区距离为d1的位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110376998.1A CN103136385B (zh) | 2011-11-23 | 2011-11-23 | 集成电路版图在缩小实验后自动连线的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110376998.1A CN103136385B (zh) | 2011-11-23 | 2011-11-23 | 集成电路版图在缩小实验后自动连线的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103136385A CN103136385A (zh) | 2013-06-05 |
| CN103136385B true CN103136385B (zh) | 2015-06-03 |
Family
ID=48496209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110376998.1A Active CN103136385B (zh) | 2011-11-23 | 2011-11-23 | 集成电路版图在缩小实验后自动连线的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103136385B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111199133B (zh) * | 2019-12-27 | 2023-09-15 | 成都锐成芯微科技股份有限公司 | 一种自动布线绕线的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1591430A (zh) * | 2003-09-04 | 2005-03-09 | 扬智科技股份有限公司 | 一种可自动布局的集成电路布局设计方法与布局设计软件 |
| CN101847165A (zh) * | 2009-03-25 | 2010-09-29 | 北京芯技佳易微电子科技有限公司 | 一种存储器器件的版图绘制方法及装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8060843B2 (en) * | 2008-06-18 | 2011-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Verification of 3D integrated circuits |
-
2011
- 2011-11-23 CN CN201110376998.1A patent/CN103136385B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1591430A (zh) * | 2003-09-04 | 2005-03-09 | 扬智科技股份有限公司 | 一种可自动布局的集成电路布局设计方法与布局设计软件 |
| CN101847165A (zh) * | 2009-03-25 | 2010-09-29 | 北京芯技佳易微电子科技有限公司 | 一种存储器器件的版图绘制方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103136385A (zh) | 2013-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101561738A (zh) | 电容触摸屏/板的一维触点定位方法及电容触摸屏/板 | |
| US20090132988A1 (en) | Power mesh arrangement method utilized in an integrated circuit having multiple power domains | |
| CN103136385B (zh) | 集成电路版图在缩小实验后自动连线的方法 | |
| JP2010198466A (ja) | 配線基板の配線設計方法 | |
| CN102693041A (zh) | 可实现静电防护的触控面板 | |
| KR20120002761A (ko) | 반도체 장치의 패드 배치 방법, 이를 이용한 반도체 메모리 장치 및 그를 탑재한 프로세싱 시스템 | |
| CN102479272B (zh) | 设置测试点的方法 | |
| CN102810035A (zh) | 一种投射式电容触控面板 | |
| CN106815410A (zh) | 电缆绘制方法及装置 | |
| CN202957761U (zh) | 整流桥模块 | |
| CN106874543A (zh) | 版图的lef图形处理方法 | |
| CN204257633U (zh) | 一种层间金属可靠性测试结构 | |
| CN204423349U (zh) | 单层感应的电容式触控面板 | |
| US11169648B2 (en) | Touch electrode, touch display panel, and touch display device | |
| US8667445B2 (en) | Power mesh management method | |
| EP3844812B1 (en) | Integrated circuit electrostatic discharge bus structure and related method | |
| CN106783775B (zh) | 一种三维集成电路芯片及其电源布线方法 | |
| CN206686230U (zh) | 一种屏蔽盖和移动终端 | |
| CN105608298B (zh) | 一种基于阵列封装的fpga芯片 | |
| CN205863166U (zh) | 半导体测试结构 | |
| CN104682983B (zh) | 无线通讯模块 | |
| CN105789190A (zh) | 一种集成芯片、集成芯片系统和集成芯片的生产方法 | |
| CN203721955U (zh) | 电连接器 | |
| CN116402896B (zh) | 一种基于图形算法检查电源结构的方法和系统 | |
| CN104582308A (zh) | 一种焊接器件引脚连接方法、装置及pcb板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140109 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140109 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |