CN1591430A - 一种可自动布局的集成电路布局设计方法与布局设计软件 - Google Patents
一种可自动布局的集成电路布局设计方法与布局设计软件 Download PDFInfo
- Publication number
- CN1591430A CN1591430A CN 03156339 CN03156339A CN1591430A CN 1591430 A CN1591430 A CN 1591430A CN 03156339 CN03156339 CN 03156339 CN 03156339 A CN03156339 A CN 03156339A CN 1591430 A CN1591430 A CN 1591430A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- layout
- metal level
- substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种可自动布局的集成电路布局设计方法与布局设计软件,是在集成电路设计电路及布局与电路仿真阶段时,由使用者指定集成电路的全部或部分组件端点,藉由自动布局的方式,连通复数个金属层,使得该复数个端点在所连通的金属层中,连接线只需连接到该金属层中该端点的位置即可以达到连接目的,而无需连接到第一金属层。使用者在修改时,可以更加便利的达成目的,节省研发时间与成本。
Description
技术领域
本发明涉及一种可自动布局的集成电路布局设计方法与布局设计软件,特别是一种使用者指定电路组件端点与连通金属层数的的集成电路布局设计方法与布局设计软件。
背景技术
随着科技的发展,人们对通信产品如手机,或是行动产品如个人数字助理(Personal Digital Assistant,PDA)也愈要求其轻薄短小的特性,也因此可以满足这些要求的集成电路(integrated circuit,IC)的应用也就愈来愈广泛。集成电路乃是将电路立体化以减少面积使用的一种方式,经常在各式各样的应用中发现它的存在。
请参阅图1,此为集成电路的设计流程图。就跟软件设计一样,即使完成源代码(source code)的写作,并经编译器(compiler)编译成可以执行(run)的状态,但很少有程序可以第一次执行就能达到设计者的目的。设计者首先需要依照需求设计电路,并且将相关组件布局连接。之后,藉由计算机辅助做电路的仿真,找出连接错误或是设计不当的地方,并加以改正。在反复仿真确认没有问题且符合设计目之后,进行下线(tape out)的步骤。下线是指将设计的电路交由晶圆厂生产。接着将下线后的产品拿回作实际测试,以验证该芯片的电路特性,并依照测试结果是否符合设计目的,来检讨原先的电路设计,如有不合或缺陷就重新回到设计的步骤修改,如果符合就可照生产的设计电路量产。
然而,下线后产品的修正费用是相当惊人的。请参阅图2,此为传统集成电路的电路修改示意图。集成电路包括有一基板(Substrate)1,基板藉由半导体制程长了许多的如FET,CMOS等电路组件,以及复数个金属层(Metal),金属层作为电路组件联机布局(layout)使用,金属层间许多绝缘层(isolationlayer):第一绝缘层31、第二绝缘层32、第三绝缘层33、第四绝缘层34,用以作金属层的电性绝缘,也就是说,金属层间是互不导通的。前述的电路组件端点通常拉到第一金属层(Metal 1,M1)21以供电路布局(layout)使用。由于消费者所要求的功能日多,电路也随的庞大,电路组件的数量动辄以百万为计数单位,因此不太可能由人工一一完成。为了加快设计流程,通常会采用“模块化”的方法,就是常用功能的组件,事前加以组合成一固定形式,设计时就可以直接利用而无须重新设计。这样的组合称之为专用组件(Intellectual Property),也称的为硅智产。要特别要说明的是,IP原意为知识产权,在半导体产业中引伸为经过设计、验证,具备特定功能的集成电路设计。由于集成电路组件数量众多,联机就更错综复杂,所以不可能由人工一条一条连接,通常是由设计软件根据布局算法代劳。因此要修改电路设计时,必须绕过这些盘根错节的连接线。由于新增加联机比切断既有的联机线困难,故说明以讨论新增联机为主。
请继续参阅图2。本实施例的集成电路标准组件共有四层金属层:第一金属层21、第二金属层22、第三金属层23、第四金属层24,通常标准组件的布局只会利用到第一金属层,但可能基于电路除错或是变更设计的要求,需要将X节点11与Y节点12连接,然而第一金属层21及第二金属层22已经被其它连接线41、42所使用,无法以直接连接达成目的,因此必需借道其它金属层,而第三金属层23亦有被连接线43所使用,所以必需就如图所示,上上下下找路来达成连接目的。请注意,本实施连接线阻挡X节点11与Y节点12连接只是示意,实际上连接线在第一金属层21及第二金属层22的连接线是错综复杂,而使X节点11与Y节点12无法直接达到连接目的,合先述明。
因此就必须利用各金属层来连接X节点11与Y节点12的目的。在电路设计时,就需要将联机从第一金属层21的X节点出发,经过第二金属层22、第三金属层23,再往下拉回到第二金属层与在第一金属层的Y节点连接。然而在实际生产时,集成电路要利用变更掩膜(mask)来改变线路,又由于金属层间互相绝缘,所以必需在隔离层打洞,即所谓层间引洞(via)。因此这样的设计,因此需要改变第一金属层21、第一金属层21及第二金属层22间的层间引洞51、第二金属层22、第二金属层22及第三金属层23间的层间引洞52,及第三金属层23共五层的掩膜。而晶圆厂收费的方式就是照变更的掩膜数收费,通常变更一个掩膜收费约50万元,以上述实施例而言,只增加一条这样的连接线,需要改变5个掩膜,就要收费250万元!相当地惊人。而且布局的设计与线路掩膜的重制也需要时间,因此必须寻找一个新的方法来减少研发与时间的成本,以增加竞争力。
发明内容
本发明的主要目的是提供一种可自动布局的集成电路布局设计方法与布局设计软件。
本发明的次要目的是提供一种变更布局时可改变最小的集成电路布局设计方法与布局设计软件。
本发明的又一目的是提供一种可节省研发成本与时间的集成电路布局设计方法与布局设计软件。
本发明的另一目的是提供一种可增加设计弹性的集成电路布局设计方法与布局设计软件。
为达上述目的,本发明提供一种集成电路(integrated circuit,IC)布局设计方法,该集成电路包括有一基板(Substrate),该基板包括有复数个电路组件;m层金属层(Metal)位于基板之上,作为电路组件联机布局(layout)使用,每一金属层更包括一绝缘层(isolation layer),使金属层间电性绝缘;集成电路布局设计方法包括有以下步骤:
选定复数个集成电路组件端点;及
将所选定的复数个集成电路组件端点自动布局,使该复数个集成电路组件端点连通n层金属层,其中n大于1。
以及一种集成电路布局设计软件,该集成电路布局设计软件至少包括有一自动连通复数个金属层功能,该功能是将复数个电路组件端点的每一个,自动布局成连通n个金属层,其中n大于1。
为了便于进一步了解本发明的特征、目的及功能,下面结合附图以具体实例对本发明进行详细说明。
附图说明
图1是集成电路的设计流程图;
图2是传统集成电路的电路修改示意图;
图3是本发明的方法流程图;
图4A、图4B是本发明的一具体实施例。
附图标记说明:1-基板;11、12-节点;21-第一金属层;22-第二金属层;23-第三金属层;24-第四金属层;25-第五金属层;31-第一绝缘层;32-第二绝缘层;33-第三绝缘层;34-第四绝缘层;41、42-连接线;51-第一金属层与第二金属层的层间引洞;52-第二金属层与第三金属层的层间引洞;53-第三金属层与第四金属层的层间引洞。
具体实施方式
本发明原理是在设计电路及布局与电路仿真两阶段时,利用一种可自动布局的集成电路布局设计方法与布局设计软件,让使用者选定的电路组件端点连通复数层的金属层。
请参阅图3,此为本发明的方法流程图。本发明方法利用在一集成电路(integrated circuit,IC)中,该集成电路包括有一基板(Substrate),该基板还包括有复数个电路组件;m层金属层(Metal),位于该基板之上,作为电路组件联机布局(layout)使用,每一金属层还包括一绝缘层(isolation layer),使金属层间电性绝缘;本发明方法包括有以下步骤:
选定复数个集成电路组件端点;使用者选定需要连通的组件,可以是该集成电路全部或部分组件端点,视使用者需要而定;
将所选定的复数个集成电路组件端点自动布局,使该复数个集成电路组件端点连通n层金属层,其中n大于1,其中,该n层金属层自基板起算,也就是连通第1、2层金属层、第1、2、3层金属层、第1、2、3、4层金属层…这样的形式。在一实施例中,n值可由使用者指定,在另一实施例中,n值可由一默认值指定。
本发明的方法可以软件(software)、硬件(hardware)以及固件(firmware)其中的任一形式或其联合方式实施,在软件的应用上,本发明也提供一种集成电路(integrated circuit,IC)布局设计软件,利用在一集成电路布局设计该集成电路有一基板(Substrate),该基板还包括有复数个电路组件;m层金属层(Metal),位于该基板之上,作为电路组件联机布局(layout)使用,每一金属层还包括一绝缘层(isolation layer),使金属层间电性绝缘;该集成电路布局设计软件至少包括有一自动连通复数个金属层功能,该功能系将复数个电路组件端点的每一,自动布局成连通n个金属层,其中n大于1,同样,n可由使用者或一默认值指定。在一实施例中,该软件包括有一自动布局功能,自动布局功能可以自动完成使用者所指定的布局动作,如在两组件增加连接线、更改组件布局位置等(属于已有技术,故省略具体说明)。在一实施例中,可能会发生所选定的电路端点因为某些因素,如要连通的位置已经先被布局使用,而出现无法连通的状况。此时,该端点可放弃连通n个金属层,而以动不作或是尽量连通两种方式取代。
请参阅图4,此为本发明的一具体实施例,将本发明与传统联机技术作一比较。本实施例为一五金属层的集成电路。如图4A所示,本实施例有四个组件端点A、B、C、D,要连接A点与D点,传统技术很可能需要在各金属层间上上下下找路,除了使线路可读性差,也会增加再修改的难度。请参阅图4B,利用本发明就不同了,设计时选取A、B、C、D四个组件端点,再选择四层金属层,就会如图4B所示的架构,此时只要再将A端点与D端点以手动或自动的方式连接(图上未示连接线),就可以达到目的。在另一实施例中,甚至可留一层金属层以专供修改时使用(如第五金属层25),如此除了可在修改容易与改变掩膜数最少间取得一平衡外,下层不用修改的部分还可以先行制造,争取出货的时间。在另一实施例中,B点在第三金属层23的位置可能已被布局使用,因此B点就放弃连通到第四金属层,而只连到第二金属层。
利用本发明的布局设计方法与布局设计软件的第一个好处在于增加布局的弹性,由于所选定的电路组件端点在n个金属层都有点存在,自动布局时连接线只要连到n个金属层中该端点的位置即可达到目的,不必受制于必须连接到第一金属层的限制,使得限制条件变少,增加布局时的弹性。其次,可以增加布局的可读性,由于n个金属层都端点可供连接,因此布局时上上下下绕路连接的情形可以大大减少,线路直接连接使得日后在修改维护方面,会较简便。第三,修改时可以将修改的布局集中在某些金属层,特别是集中在一特定的金属层中,如此,只需要改变该金属层的掩膜即可达到修改的目的,在节约时间并降低成本。
综上所述,本发明在集成电路设计电路及布局与电路仿真阶段时,随时可由由使用者指定集成电路的全部或部分组件端点,藉由自动布局的方式,连通复数个金属层,使得该复数个端点在所连通的金属层中,连接线只需连接到该金属层中该端点的位置即可以达到连接目的,而无需连接到第一金属层。使用者在修改时,可以更加便利的达成目的,节省研发时间与成本。
唯以上所述仅为本发明的较佳实施例,不能以此限制本发明的范围。凡依本发明权利要求所做的均等变化及修饰,仍将不失本发明的要义所在,亦不脱离本发明的精神和范围的,都应视为本发明的进一步实施。
Claims (10)
1、一种集成电路(integrated circuit,IC)布局设计方法,集成电路包括有一基板(Substrate),该基板包括有复数个电路组件;m层金属层(Metal)位于该基板之上,作为电路组件联机布局(layout)使用,每一金属层包括一绝缘层(isolation layer),使金属层间电性绝缘;集成电路布局设计方法包括有以下步骤:
选定数个集成电路组件端点;以及
对所选定的复数个集成电路组件端点进行布局,使该复数个集成电路组件端点连通n层金属层,其中n大于1。
2、如权利要求1所述的集成电路布局设计方法,其中,选定该集成电路全部组件端点。
3、如权利要求1所述的集成电路布局设计方法,其中该n值可由使用者或一默认值指定。
4、如权利要求1所述的集成电路布局设计方法,其中,运用于软件(software)、硬件(hardware)以及固件(firmware)其中之一。
5、一种集成电路(integrated circuit,IC)布局设计软件,利用在一集成电路布局设计该集成电路有一基板(Substrate),该基板包括有复数个电路组件;m层金属层(Metal)位于该基板之上,作为电路组件联机布局(layout)使用,每一金属层包括一绝缘层(isolation layer),使金属层间电性绝缘;该集成电路布局设计软件至少包括有:一自动连通复数个金属层功能,该功能是将复数个电路组件端点的每一个自动布局成连通n个金属层,其中n大于1。
6、如权利要求5所述的集成电路布局设计软件,其中,可选定该集成电路全部组件端点。
7、如权利要求5所述的集成电路布局设计软件,其中该n值可由使用者或一默认值指定。
8、一种集成电路(integrated circuit,IC)布局设计方法,该集成电路包括有一基板(Substrate),该基板包括有复数个电路组件;m层金属层(Metal)位于基板之上,作为电路组件联机布局(layout)使用,每一金属层包括一绝缘层(isolation layer),使金属层间电性绝缘;集成电路布局设计方法包括有以下步骤:
将复数个集成电路组件端点自动布局,使该复数个集成电路组件端点连通n层金属层,其中n大于1。
9、如权利要求8所述的集成电路布局设计方法,其中该n值由使用者或一默认值指定。
10、如权利要求8所述的集成电路布局设计方法,可运用于软件(software)、硬件(hardware)以及韧体(firmware)其中之一。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03156339 CN1591430A (zh) | 2003-09-04 | 2003-09-04 | 一种可自动布局的集成电路布局设计方法与布局设计软件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03156339 CN1591430A (zh) | 2003-09-04 | 2003-09-04 | 一种可自动布局的集成电路布局设计方法与布局设计软件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1591430A true CN1591430A (zh) | 2005-03-09 |
Family
ID=34598388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 03156339 Pending CN1591430A (zh) | 2003-09-04 | 2003-09-04 | 一种可自动布局的集成电路布局设计方法与布局设计软件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1591430A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102629285A (zh) * | 2011-02-07 | 2012-08-08 | 格罗方德半导体公司 | 制作电性正确的集成电路的方法 |
CN103136385A (zh) * | 2011-11-23 | 2013-06-05 | 上海华虹Nec电子有限公司 | 集成电路版图在缩小实验后自动连线的方法 |
CN109033481A (zh) * | 2017-06-08 | 2018-12-18 | 华大半导体有限公司 | 门阵列标准单元库、芯片设计系统及设计方法 |
-
2003
- 2003-09-04 CN CN 03156339 patent/CN1591430A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102629285A (zh) * | 2011-02-07 | 2012-08-08 | 格罗方德半导体公司 | 制作电性正确的集成电路的方法 |
CN102629285B (zh) * | 2011-02-07 | 2014-08-20 | 格罗方德半导体公司 | 制作电性正确的集成电路的方法 |
CN103136385A (zh) * | 2011-11-23 | 2013-06-05 | 上海华虹Nec电子有限公司 | 集成电路版图在缩小实验后自动连线的方法 |
CN103136385B (zh) * | 2011-11-23 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 集成电路版图在缩小实验后自动连线的方法 |
CN109033481A (zh) * | 2017-06-08 | 2018-12-18 | 华大半导体有限公司 | 门阵列标准单元库、芯片设计系统及设计方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7343570B2 (en) | Methods, systems, and media to improve manufacturability of semiconductor devices | |
KR101856437B1 (ko) | 초전도 회로 물리적 레이아웃 시스템 및 방법 | |
US6763511B2 (en) | Semiconductor integrated circuit having macro cells and designing method of the same | |
US6453447B1 (en) | Method for fabricating integrated circuits | |
JP2003516588A (ja) | 集積回路の改良 | |
US6657910B2 (en) | Semiconductor device having internal power terminals including a positive power terminal and a negative power terminal | |
CN1591430A (zh) | 一种可自动布局的集成电路布局设计方法与布局设计软件 | |
CN113947054A (zh) | 适用性高的芯片版图设计方法 | |
US7376921B2 (en) | Methods for tiling integrated circuit designs | |
TWI249842B (en) | Integrated circuit structure and design method | |
JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
EP0926736B1 (en) | Semiconductor integrated circuit having thereon on-chip capacitors | |
CN102103644A (zh) | 具有版本号的芯片及修改芯片版本号的方法 | |
JP3174523B2 (ja) | レイアウト入力装置および方法、ならびにレイアウト検証装置および方法 | |
US6780745B2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
US20050028120A1 (en) | Method and software for automatically designing IC layout | |
JPH02153553A (ja) | 径路レイアウト方法 | |
CN1581485A (zh) | 一种集成电路结构与设计方法 | |
JP2001085528A (ja) | 半導体集積回路の設計方法および半導体集積回路の製造方法 | |
US20040153987A1 (en) | Method and system for connecting computer-generated rectangles | |
JP3541782B2 (ja) | 半導体集積回路の設計方法 | |
KR100698257B1 (ko) | 집적회로 제조 방법 | |
JPH06216249A (ja) | Icチップ自動レイアウト設計システム | |
JP2003282712A (ja) | 半導体集積回路のクロック配線方法及び半導体集積回路 | |
JP3123953B2 (ja) | 半導体集積回路のレイアウト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |