CN113947054A - 适用性高的芯片版图设计方法 - Google Patents

适用性高的芯片版图设计方法 Download PDF

Info

Publication number
CN113947054A
CN113947054A CN202111241927.0A CN202111241927A CN113947054A CN 113947054 A CN113947054 A CN 113947054A CN 202111241927 A CN202111241927 A CN 202111241927A CN 113947054 A CN113947054 A CN 113947054A
Authority
CN
China
Prior art keywords
layout
chip
layout design
circuit
functional modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111241927.0A
Other languages
English (en)
Inventor
程韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202111241927.0A priority Critical patent/CN113947054A/zh
Publication of CN113947054A publication Critical patent/CN113947054A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供适用性高的芯片版图设计方法，涉及半导体集成电路制造技术领域。该适用性高的芯片版图设计方法，包括以下具体步骤：步骤一：规格制定，首先根据客户的要求(包括芯片需要的具体功能和性能方面的要求)进行功能模块的划分；步骤二：布局规划，功能模块划分完成后，在芯片总体上确定各种功能电路的摆放位置，在进行电路摆放位置时需要根据版图设计规则进行规划；步骤三：布线，功能模块在芯片上的位置确定后，开始对各个功能模块中的电路结构进行设计，并对所述电路结构中线体采用对称的方式进行排布。通过采用精确的设计规则，有利于提高芯片的成品率，以及芯片的适用性。

Description

适用性高的芯片版图设计方法
技术领域
本发明涉及半导体集成电路制造技术领域，具体为适用性高的芯片版图设计方法。
背景技术
芯片是半导体元件产品的统称，芯片版图是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，它包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信。
但是芯片在制造时难度大，从而导致芯片的成品率比较的，以及芯片的适用性较低，造成这些问题的原因主要取决于芯片版图的设计。
发明内容
(一)解决的技术问题
针对现有技术的不足，本发明提供了适用性高的芯片版图设计方法，解决了芯片在制造时难度大，从而导致芯片的成品率比较的，以及芯片的适用性较低的问题。
(二)技术方案
为实现以上目的，本发明通过以下技术方案予以实现：适用性高的芯片版图设计方法，包括以下具体步骤：
步骤一：规格制定，首先根据客户的要求(包括芯片需要的具体功能和性能方面的要求)进行功能模块的划分；
步骤二：布局规划，功能模块划分完成后，在芯片总体上确定各种功能电路的摆放位置，在进行电路摆放位置时需要根据版图设计规则进行规划；
步骤三：布线，功能模块在芯片上的位置确定后，开始对各个功能模块中的电路结构进行设计，并对所述电路结构中线体采用对称的方式进行排布；
步骤四：元件布局设计，当上述三个步骤完成后，开始对元件进行布局设计，元件设计的具体步骤为：
S1、运行版图编辑工具，建立版图文件；
S2、在画图窗口内根据几何参数值调元器件和子单元的版图；
S3、在不同的层内进行元器件和子单元之间的连接；
S4、调用DRC(设计规则检查)程序进行设计规则检查，修改错误；
S5、调用电路提取程序提取版图对应的元件参数和电路拓扑；
S6、与分析阶段建立的电路图文件结合进行版图与电路图对照分析，即LVS(Layout-vs-Schemetic)；
S7、存储版图文件，供今后修改和重用。
优选的，所述步骤二中的版图设计规则是版图设计和工艺之间的接口，包括各层的最小宽度、层与层之间的最小间距。
(三)有益效果
本发明提供了适用性高的芯片版图设计方法。具备以下有益效果：
1、本发明，通过采用精确的设计规则，有利于提高芯片的成品率，以及芯片的适用性。
2、本发明，在对芯片中的电路结构进行设计时，采用对称的方式进行线路的排布，有利于提高的芯片电路的性能。
具体实施方式
对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一：
本发明实施例提供适用性高的芯片版图设计方法，包括以下具体步骤：
步骤一：规格制定，首先根据客户的要求(包括芯片需要的具体功能和性能方面的要求)进行功能模块的划分；
步骤二：布局规划，功能模块划分完成后，在芯片总体上确定各种功能电路的摆放位置，在进行电路摆放位置时需要根据版图设计规则进行规划；
步骤三：布线，功能模块在芯片上的位置确定后，开始对各个功能模块中的电路结构进行设计，并对所述电路结构中线体采用对称的方式进行排布，为了讲究对称，有时候需要把一个管子分成两个，比如为差分对管提供电流的管子就可以拆成两个、四个甚至更多，差分形式对称的电路结构，一般地线铺在中间，电源线走上下两边，中间是大片的元件；
步骤四：元件布局设计，当上述三个步骤完成后，开始对元件进行布局设计，元件设计的具体步骤为：
S1、运行版图编辑工具，建立版图文件；
S2、在画图窗口内根据几何参数值调元器件和子单元的版图；
S3、在不同的层内进行元器件和子单元之间的连接；
S4、调用DRC(设计规则检查)程序进行设计规则检查，修改错误；
S5、调用电路提取程序提取版图对应的元件参数和电路拓扑；
S6、与分析阶段建立的电路图文件结合进行版图与电路图对照分析，即LVS(Layout-vs-Schemetic)；
S7、存储版图文件，供今后修改和重用。
步骤二中的版图设计规则是版图设计和工艺之间的接口，包括各层的最小宽度、层与层之间的最小间距，最小宽度指封闭几何图形的内边之间的距离，在利用DRC(设计规则检查)对版图进行几何规则检查时，对于宽度低于规则中指定的最小宽度的几何图形，计算机将给出错误提示。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (2)

1.适用性高的芯片版图设计方法，其特征在于：包括以下具体步骤：
步骤一：规格制定，首先根据客户的要求(包括芯片需要的具体功能和性能方面的要求)进行功能模块的划分；
步骤二：布局规划，功能模块划分完成后，在芯片总体上确定各种功能电路的摆放位置，在进行电路摆放位置时需要根据版图设计规则进行规划；
步骤三：布线，功能模块在芯片上的位置确定后，开始对各个功能模块中的电路结构进行设计，并对所述电路结构中线体采用对称的方式进行排布；
步骤四：元件布局设计，当上述三个步骤完成后，开始对元件进行布局设计，元件设计的具体步骤为：
S1、运行版图编辑工具，建立版图文件；
S2、在画图窗口内根据几何参数值调元器件和子单元的版图；
S3、在不同的层内进行元器件和子单元之间的连接；
S4、调用DRC(设计规则检查)程序进行设计规则检查，修改错误；
S5、调用电路提取程序提取版图对应的元件参数和电路拓扑；
S6、与分析阶段建立的电路图文件结合进行版图与电路图对照分析，即LVS(Layout-vs-Schemetic)；
S7、存储版图文件，供今后修改和重用。
2.根据权利要求1所述的适用性高的芯片版图设计方法，其特征在于：所述步骤二中的版图设计规则是版图设计和工艺之间的接口，包括各层的最小宽度、层与层之间的最小间距。
CN202111241927.0A 2021-10-25 2021-10-25 适用性高的芯片版图设计方法 Withdrawn CN113947054A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111241927.0A CN113947054A (zh) 2021-10-25 2021-10-25 适用性高的芯片版图设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111241927.0A CN113947054A (zh) 2021-10-25 2021-10-25 适用性高的芯片版图设计方法

Publications (1)

Publication Number Publication Date
CN113947054A true CN113947054A (zh) 2022-01-18

Family

ID=79332314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111241927.0A Withdrawn CN113947054A (zh) 2021-10-25 2021-10-25 适用性高的芯片版图设计方法

Country Status (1)

Country Link
CN (1) CN113947054A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114462347A (zh) * 2022-01-21 2022-05-10 深圳市亿道电子科技有限公司 基于altium电路设计软件用辅助画图系统及方法
WO2024021797A1 (zh) * 2022-07-26 2024-02-01 腾讯科技（深圳）有限公司 芯片版图的布线方法、装置、设备、存储介质及芯片版图
CN117787185A (zh) * 2023-12-28 2024-03-29 苏州异格技术有限公司 一种芯片结构图生成方法、装置、计算机设备及存储介质

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114462347A (zh) * 2022-01-21 2022-05-10 深圳市亿道电子科技有限公司 基于altium电路设计软件用辅助画图系统及方法
CN114462347B (zh) * 2022-01-21 2023-02-24 深圳市亿道电子科技有限公司 基于altium电路设计软件用辅助画图系统及方法
WO2024021797A1 (zh) * 2022-07-26 2024-02-01 腾讯科技（深圳）有限公司 芯片版图的布线方法、装置、设备、存储介质及芯片版图
CN117787185A (zh) * 2023-12-28 2024-03-29 苏州异格技术有限公司 一种芯片结构图生成方法、装置、计算机设备及存储介质

Similar Documents

Publication Publication Date Title
CN113947054A (zh) 适用性高的芯片版图设计方法
CN112507648B (zh) 版图设计的方法和集成电路、运算芯片和计算设备
US7343570B2 (en) Methods, systems, and media to improve manufacturability of semiconductor devices
KR100831271B1 (ko) 물리적 레이어의 프로그램적 생성을 통한 물리적 레이아웃 데이터를 변경하는 방법
KR102391696B1 (ko) 반도체 소자 및 이의 제조 방법
CN102663170B (zh) 集成电路版图设计最小通孔数目设计规则的检查方法
US6763511B2 (en) Semiconductor integrated circuit having macro cells and designing method of the same
TWI719090B (zh) 用於修改界定電路組件之標準單元布局之電腦實施系統及方法
CN105488244B (zh) 用于设计半导体装置的方法和系统
US9607123B2 (en) Method for performing deep n-typed well-correlated (DNW-correlated) antenna rule check of integrated circuit and semiconductor structure complying with DNW-correlated antenna rule
CN106407496A (zh) 设计半导体装置的布图的方法和制造半导体装置的方法
US20050172253A1 (en) Automatic placement and routing device, method for placement and routing of semiconductor device, semiconductor device and manufacturing method of the same
CN113723040B (zh) 一种数字模拟混合电路中数字版图布局的方法及其装置
JP2007286691A (ja) 集積回路設計装置
US5681674A (en) Method of designing mask pattern or direct depicting pattern on a wafer for forming a semiconductor integrated circuit and design rule confirmation method
KR100429112B1 (ko) 반도체 장치, 그 설계 방법 및 설계 장치
CN114611452A (zh) 基于电路原理图在版图中自动生成Sub Cell的方法
CN116344441B (zh) 一种芯片封装方法及计算机可读存储介质
CN114077815A (zh) 一种围栅器件的设计方法和装置
US9038010B2 (en) DRC format for stacked CMOS design
US20080209367A1 (en) Reliability design method
US10436841B2 (en) Use of wrapper cells to improve signal routing in integrated circuits
CN112364598B (zh) 三维芯片、三维芯片集成验证方法、验证装置、电子设备
CN115455892B (zh) 一种含低压管模块的版图设计方法
US20110107278A1 (en) Method for Improving Yield Rate Using Redundant Wire Insertion

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220118