CN102103644A - 具有版本号的芯片及修改芯片版本号的方法 - Google Patents

具有版本号的芯片及修改芯片版本号的方法 Download PDF

Info

Publication number
CN102103644A
CN102103644A CN 200910202001 CN200910202001A CN102103644A CN 102103644 A CN102103644 A CN 102103644A CN 200910202001 CN200910202001 CN 200910202001 CN 200910202001 A CN200910202001 A CN 200910202001A CN 102103644 A CN102103644 A CN 102103644A
Authority
CN
China
Prior art keywords
passage
metal
metal level
layer
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200910202001
Other languages
English (en)
Inventor
桂阳
齐亚军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Actions Semiconductor Co Ltd
Original Assignee
Actions Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actions Semiconductor Co Ltd filed Critical Actions Semiconductor Co Ltd
Priority to CN 200910202001 priority Critical patent/CN102103644A/zh
Priority to PCT/CN2010/079364 priority patent/WO2011076056A1/zh
Publication of CN102103644A publication Critical patent/CN102103644A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及芯片设计领域，公开了一种具有版本号的芯片及修改芯片版本号的方法。本发明中，在芯片中设置一对相互独立的通道，从底层贯通到顶层，分别接高、低电平，选择其中一个通道引出作为版本号的一个比特，使得芯片版本号的修改不再依赖于特定的层，在任一金属层都可以实现芯片版本号的修改。为每一个通孔层都设置一个交叉结构，只要修改任意一个通孔层，都可以实现芯片版本号的修改。

Description

具有版本号的芯片及修改芯片版本号的方法
技术领域
本发明涉及芯片设计领域，特别涉及芯片版本号的修改技术。
背景技术
芯片版本号(chip version)用于标识集成电路(Integrated Circuit，简称“IC”)芯片的版本。
在IC设计中，chip version通常用若干位二进制数来表示。以4位为例，将版本1标识为4′b0000，版本2标识为4′b0001，版本3标识为4′b0010......依此类推，版本15标识为4′b1111。本发明中，4′b0000是表示4个比特都为0的标记，其它类似的标记有类似的含义。
IC改版时，芯片版本信息会发生变化，需要修改对应的位。比如，从版本1(4′b0000)到版本2(4′b0001)，需要修改最低位；从版本2(4′b0001)到版本3(4′b0010)需要修改最低位和次低位......其它情况可类推。
现有技术中，通常会用一个只读寄存器来记录芯片版本号，在IC设计时完成。正常的IC设计流程如图1所示。
首先完成寄存器传输级(Register Transfer Level，简称“RTL”)的设计。在RTL设计中，电路的行为被定义成寄存器之间的信号传输，或者对这些信号的逻辑操作，简单地讲，RTL就是用硬件描述语言(如Verilog或VHDL)描述你想达到的功能。
此后进行logic synthesis(逻辑综合)，得到netlist(网表)。
此后用placer(布局器)进行布局，得到placed netlist(经布局的网表)。
此后用router(布线器)进行布线，得到placed & routed netlist(经布局和布线的网表)。
如果由于设计bug(缺陷)或者新的需求而需要修改RTL时，通常会用新的RTL重复整个设计流程，如图2所示，以得到新的完整的经布局和布线的网表。
使用图2所示的修改方法，由于重新逻辑综合并重新布局布线，最终得到的网表和图1中得到的网表有很大的差别。在foundry(代工)厂，需要对所有的metal层(金属层)重新做光罩，fab成本(工厂成本)很高。
为了解决图2中流程所存在问题，出现了一种有别于正常IC设计流程的设计修改方法——工程变更指令(Engineering Change Order，简称“ECO”)。与正常的设计修改方法相比，ECO风险更小，时间更短，成本更低。因此，在IC改版设计中常常采用ECO的方法。
ECO的流程如图3所示。工程师对RTL进行修改，得到新的RTL之后，不再进行logic synthesis、placer和router的步骤(在图3中这些步骤以单线表示删除)，而是直接在经布局和布线的旧网表上修改，得到经布局和布线的ECO网表。
采用图3所示ECO的方法，最终得到的网表和原先的网表相比，只做了必要的修改(修改设计bug或满足新需求)，因此在foundry厂，只需要对其中的一层或几层metal重新做光罩而不是全部，因而大大降低了fab成本。
为了修改设计bug或满足新需求，采用ECO进行IC改版时，可能只需要修改其中的一个或几个metal层，甚至可能只需要改动某个via层(通孔层)，而完全不需要改动metal层。但是，修改芯片版本号涉及的metal层或via层可能并不在其中。这样，为了修改芯片版本号，需要多修改一层或几层metal或via，大大增加了fab成本。
发明内容
本发明的目的在于提供一种具有版本号的芯片及修改芯片版本号的方法，在任一层都可以实现芯片版本号的修改，不再依赖于特定的层。
为解决上述技术问题，本发明的实施方式提供了一种具有版本号的芯片，包括依次层叠的N个金属层，每两个相邻金属层之间有一个通孔层，以及一个器件层，所述N个金属层依次为第一个金属层至第N个金属层，N为大于1的整数，所述器件层与第一个金属层相邻；该芯片中至少存在一组通道，每组通道具有以下特征：
每组通道包括两个相互不连通的独立通道；
每个通道分别从第一个金属层开始，贯穿各金属层和通孔层，一直连通到第N个金属层；每个通道在每个金属层表现为一段金属线，在每个通孔层表现为一个通孔；
一个通道通过第一个金属层与器件层的低电平连接，另一个通道通过第一个金属层与器件层的高电平连接；
在第N个金属层中，两个通道中的一个被引出作为版本号的一个比特。
本发明的实施方式还提供了一种修改上述芯片的版本号的方法，包括以下步骤：
确定要修改的比特所对应的一组通道；
对于该组通道，如果可供修改的指定金属层既不是最上面的第N个金属层，也不是最下面的第一个金属层，则切断该指定金属层中两个通道所对应的两段金属线，形成四个部分，第一部分与该通道组中原先第一个通道的上面各层连接，第二部分与原先第一个通道的下面各层连接，第三部分与该通道组中原先第二个通道的上面各层连接，第四部分与原先第二个通道的下面各层连接；
在该指定金属层中，将第一部分与第四部分以金属线连接，将第二部分与第三部分以金属线连接。
本发明的实施方式还提供了一种修改芯片的版本号的方法，该芯片包括依次层叠的N个金属层，每两个相邻金属层之间有一个通孔层，以及一个器件层，所述N个金属层依次为第一个金属层至第N个金属层，N为大于1的整数，所述器件层与第一个金属层相邻；该芯片中至少存在一组通道，每组通道具有以下特征：
每组通道包括两个相互不连通的独立通道；
每个通道分别从第一个金属层开始，贯穿各金属层和通孔层，一直连通到第N个金属层；每个通道在每个金属层表现为一段金属线，在每个通孔层表现为一个通孔；
一个通道通过第一个金属层与器件层的低电平连接，另一个通道通过第一个金属层与器件层的高电平连接；
在第N个金属层中，两个通道中的一个被引出作为版本号的一个比特；
每组通道中至少存在一个交叉结构；
每个交叉结构包括以一个通孔层为中心的八个节点，其中，
第一至第四节点位于该通孔层上面相邻的金属层，第五至第八节点位于该通孔层下面相邻的金属层；
第一与第二节点间以金属线相连，第三与第四节点间以金属线相连，第五与第六节点间以金属线相连，第七与第八节点间以金属线相连；
第一与第五节点位置对应，第二与第八节点位置对应，第三与第七节点位置对应，第四与第六节点位置对应；
第一与第五节点间有一个通孔，第三与第七节点间有一个通孔；
在该交叉结构所在的那组通道中，第一、第五节点以及它们之间的通孔构成一个通道的一部分，第三、第七节点以及它们之间的通孔构成另一个通道的一部分；
方法包括以下步骤：
确定要修改的比特所对应的一组通道；
对于该组通道，在可供修改的指定通孔层中，断开原第一与第五节点之间的通孔，断开第三与第七节点间的通孔，在第二与第八节点间设置新通孔，在第四与第六节点间设置新通孔。
本发明实施方式与现有技术相比，主要区别及其效果在于：
在芯片中设置一对相互独立的通道，从底层贯通到顶层，分别接高、低电平，选择其中一个通道引出作为版本号的一个比特，使得芯片版本号的修改不再依赖于特定的层，在任一金属层都可以实现芯片版本号的修改。因此，在foundry厂，不会为了修改芯片版本号，而多修改一层或几层metal或via，大大节省了fab成本。
进一步地，在每组通道至少设置一个交叉结构，可以只修改一个通孔层而实现芯片版本号的修改。
进一步地，为每一个通孔层都设置一个交叉结构，只要修改任意一个通孔层，都可以实现芯片版本号的修改。
进一步地，为版本号中的每一个比特都设置一组通道，只要在任意的一个层作修改，就可以实现版本号各比特的任意变化。
附图说明
图1是现有技术中正常IC设计流程示意图；
图2是现有技术中正常IC设计修改流程示意图；
图3是现有技术中ECO修改流程示意图；
图4是本发明第一实施方式中4个金属层的芯片结构示意图；
图5是本发明第一实施方式中修改芯片版本号的方法流程示意图；
图6是本发明第一实施方式中在metal2层对版本号的一个比特进行修改的例子；
图7是本发明第一实施方式中在metal4层对版本号的一个比特进行再次修改的例子；
图8是本发明第二实施方式中修改芯片版本号的方法流程示意图；
图9是本发明第二实施方式中4个金属层的芯片结构示意图；
图10是图9中交叉结构的平面示意图；
图11是本发明第二实施方式中在via层修改芯片版本号的示意图；
图12是本发明第二实施方式中修改后的交叉结构平面示意图；
图13是本发明第三实施方式中4个金属层芯片的第一种走线方式；
图14是本发明第三实施方式中4个金属层芯片的第二种走线方式；
图15是本发明第三实施方式中4个金属层芯片的第三种走线方式。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明第一实施方式涉及一种具有版本号的芯片和一种修改芯片版本号的方法。
先对芯片的结构进行说明。
该芯片包括依次层叠的N个金属层，每两个相邻金属层之间有一个通孔层，以及一个与N个金属层一侧相邻的器件层，所述N个金属层依次为第一个金属层至第N个金属层，N为大于1的整数，所述器件层与第一个金属层相邻。
该芯片中存在一组或多组通道，每组通道具有以下特征：
每组通道包括两个相互不连通的独立通道。
每个通道分别从第一个金属层开始，贯穿各金属层和通孔层，一直连通到第N个金属层。每个通道在每个金属层表现为一段金属线，在每个通孔层表现为一个通孔。
一个通道通过第一个金属层与器件层的低电平连接，另一个通道通过第一个金属层与器件层的高电平连接。可以理解，低电平、高电平是本领域的术语，本发明的实施方式中，低电平就是代表逻辑“0”的电平，而高电平就是代表逻辑“1”的电平。优选地，一个通道与提供稳定低电平的单元(TieLO)连接，另一个通道与提供稳定高电平的单元(TieHl)连接。也可以是一个通道接地(低电平)，另一个通道接电源电压(高电平)。
在第N个金属层中，两个通道中只有一个被引出作为版本号的一个比特。另一个未被引出作为版本号的通道如果也要引出的话，可以作为版本号中相应比特的取反值。
两个通道中哪一个被引出完全取决于设计时的当前版本号，如果当前版本号在指定比特位需要表示逻辑“0”，则引出其中接低电平的通道，如果当前版本号在指定比特位需要表示逻辑“1”，则引出其中接高电平的通道。
在芯片中设置一对相互独立的通道，从底层贯通到顶层，分别接高、低电平，选择其中一个通道引出作为版本号的一个比特，使得芯片版本号的修改不再依赖于特定的层，在任一金属层都可以实现芯片版本号的修改。
在芯片设计时，如果可以预计版本号中只有部分比特可能被修改，则只要为这些可能被修改的比特设置成对的通道即可，其它不可能被修改的比特可以使用传统的方法进行设计。这样既可以有修改的便利，又能够最大限度地简化芯片设计。
如果版本号中所有的比特都可能会被修改，假定版本号由M个比特组成，则需要在芯片中设置M组通道，每组通道分别对应版本号的一个比特。为版本号中的每一个比特都设置一组通道后，只要在任意的一个金属层作修改，就可以实现版本号各比特的任意变化。
下面以4个金属层的芯片为例，对芯版结构进行具体说明。该芯片的结构如图4所示。
该芯片共有4个金属层，分别为metal1、metal2、metal3、和metal4，4个金属层之间夹着3个通孔层，分别为via1、via2、和via3。
两个通道(通道1和通道2)，从metal1开始，贯穿各金属层和通孔层，一直连通到metal4。在metal1，通道1与器件层的TieLO连接，通道2与器件层的TieHl连接。在metal4，通道1可以引出一个只读的逻辑“1”，而通道2可以引出一个只读的逻辑“0”。做为芯片版本号的其中一位，如果该位设计为逻辑“0”，则引出通道1，如果该位设计为逻辑“1”，则引出通道2。
下面说明在上述结构的芯片中修改芯片版本号的方法，该方法的流程如图5所示。
在步骤501中，确定要修改的版本号的比特所对应的一组通道。每次芯片改版时，并不是所有的比特都会变化，有时只会变化1个或几个比特。
此后进入步骤502，判断可供修改的指定金属层是哪一层，如果是顶层则进入步骤503，如果是底层则进入步骤506，其它情况进入步骤504。一般来说，以ECO方式进行修改时，只有部分的金属层会被改动，芯片版本号的修改应当在这些本就要被改动的金属层中进行，这些金属层就是可供修改的金属层。因为只要修改任一个金属层就可以实现版本号的修改，所以如果有可供修改的金属层有多个，需要指定其中的一个金属层实现版本号的修改，这个金属层在本发明的实施方式中被称为可供修改的指定金属层。
在步骤503中，如果可供修改的指定金属层是第N个金属层(顶层)，则确定该组通道中原先被引出作为版本号的那个通道，切断该通道的引出，改将该组通道中另一个通道引出作为版本号的一个比特。此后结束本流程。
在步骤504中，如果可供修改的指定金属层既不是最上面的第N个金属层，也不是最下面的第一个金属层，则切断该指定金属层中两个通道所对应的两段金属线，形成四个部分，第一部分与该通道组中原先第一个通道的上面各层连接，第二部分与原先第一个通道的下面各层连接，第三部分与该通道组中原先第二个通道的上面各层连接，第四部分与原先第二个通道的下面各层连接。
此后进入步骤505，在该指定金属层中，将第一部分与第四部分以金属线连接，将第二部分与第三部分以金属线连接。此后结束本流程。
在步骤506中，如果可供修改的指定金属层是第一个金属层，则将原先接低电平的通道改为接高电平，将原先接高电平的通道改为接低电平。
除了图5中所示的方法之外，也可以不论可供修改的指定金属层是哪一层，都采用类似步骤503和504中方法处理，即，先切断指定金属层中的两段金属线，再将切换后形成的四个部分交叉连接。换句话说，省略步骤502、503和506。
下面以图4中的芯片为例，对上述修改芯片版本号的方法进行具体说明。
假定需要在metal2层进行修改，而需要修改的版本号比特对应通道1和通道2。
如图6所示，将metal2中的两段金属线切断，再将切断后形成的四个部分交叉连接即可。图中×表示在该处将连线断开，曲线表示将相应结点重新连接。
需要说明的是，图6中的两条曲线是在metal2中实现的两条金属线，并没有从相邻的via2和via1中穿过。图6中为了清楚地表示连接关系，将曲线的一部分画在了via2和via1中，并不是非常准确，这里予以澄清。同样地，图7中有四条曲线，其中两条曲线是在metal2中实现的两条金属线，另两条曲线是在metal4中实现的两条金属线，并没有从相邻的通孔层中穿过。
如果在图6的基础上需要再次改版，而版本号的这个比特又一次要改变，并且，假定这次只能在metal4中修改，则可以按图7中所示的方式进行修改，将metal4中的两段金属线切断，再将切断后形成的四个部分交叉连接即可。当然，也可以使用步骤503中的方法，如果原来引出的是通道1，这次改将通道2引出即可。
为了使说明清楚而减少不必要的重复，本发明中各实施方式中举例时都是以4个金属层的芯片为例进行说明的，但容易看出，本发明的技术方案完全可以应用在2个或2个以上金属层的芯片，而不需要任何创造性的劳动。
本发明第二实施方式涉及一种具有版本号的芯片，和一种修改芯片版本号的方法。
第二实施方式在第一实施方式的基础上进行了改进，主要改进之处在于：在每组通道设置一个或多个交叉结构，从而可以只修改一个通孔层而实现芯片版本号的修改，特别适用于在ECO修改时，只有通孔层需要修改的情况。具体地说：
每组通道中至少存在一个交叉结构。
每个交叉结构包括以一个通孔层为中心的八个节点，其中，
第一至第四节点位于该通孔层一面相邻的金属层，第五至第八节点位于该通孔层另一面相邻的金属层。
第一与第二节点间以金属线相连，第三与第四节点间以金属线相连，第五与第六节点间以金属线相连，第七与第八节点间以金属线相连。
第一与第五节点位置对应，第二与第八节点位置对应，第三与第七节点位置对应，第四与第六节点位置对应。
第一与第五节点间有一个通孔，第三与第七节点间有一个通孔。
在该交叉结构所在的那组通道中，第一、第五节点以及它们之间的通孔构成一个通道的一部分，第三、第七节点以及它们之间的通孔构成另一个通道的一部分。
下面说明对第二实施方式中所描述的芯片进行版本号修改的方法，其流程图如图8所示。
在步骤801中，确定要修改的比特所对应的一组通道。
此后进入步骤802，对于该组通道，在可供修改的指定通孔层中，断开原第一与第五节点之间的通孔。
此后进入步骤803，断开第三与第七节点间的通孔。
此后进入步骤804，在第二与第八节点间设置新通孔。
此后进入步骤805，在第四与第六节点间设置新通孔。
步骤802至步骤805四个步骤可以任意互换顺序。
下面以4个金属层的芯片为例，对芯片结构进行具体说明。图9中示出了在通孔层via1设置了一个交叉结构后的芯片结构。
图中的交叉结构中，B2对应第一节点，C2对应第二节点，B2′对应第三节点，C2′对应第四节点，B1对应第五节点，C1对应第六节点，B1′对应第七节点，C1′对应第八节点。
图9是个示意图，各节点在对应关系上的信息没有完全表达出来。图10是图9中交叉结构的平面图，可以较好地表示各个节点的对应关系。
从图10可以看出，在via1的法线方向，B1与B2对应，B1′与B2′对应，C1′与C2对应，C1与C2′对应。图中以B1(B2)表示B1和B2平面坐标相同，B1′(B2′)表示B1′和B2′平面坐标相同，C1(C2′)表示C1和C2′平面坐标相同，C1′(C2)表示C1′和C2平面坐标相同。图中的小圆圈表示此处存在一个通孔，如B1(B2)和B1′(B2′)两个位置。图中的×表示此处不存在实际的通孔，只在通孔层相邻的两个金属层预留了一个通孔的位置，如C1(C2′)和C1′(C2)两个位置。
假定仅修改via1层，将原先B1(B2)和B2(B2′)两个通孔废弃，而通过新的通孔将C1和C2′连通，将C1′和C2连通，则同样可以达到修改芯片版本号的目的。具体的修改可以参见图11，图11中的两根曲线对应两个新的通孔。修改后的交叉结构在平面图中的状态如图12所示。
需要说明的是，图11中的两条曲线只是表示新的连接关系，并没有真的从via2中穿过，图中的画法仅仅是为了能更为清楚地表示连接关系。
本发明第三实施方式涉及一种具有版本号的芯片，和一种修改芯片版本号的方法。
第三实施方式在第二实施方式的基础上进行了改进，主要改进之处在于：为每一个通孔层都设置了一个交叉结构，从而只要修改任意一个通孔层，都可以实现芯片版本号的修改。
而第二实施方式中只在部分通孔层设置交叉结构，较为适合预先知道哪一些通孔层可能会被修改的情况。
第三实施方式中，每组通道中都存在N-1个交叉结构，每个交叉结构分别以一个不同的通孔层为中心。
以4个金属层的芯片为例，可以采用图13的结构，其中不同层的走线用不同用的线型表示，详见图例。如果有通过修改某一特定通孔层修改芯片版本号的需求，则将该通孔层原有的两个通孔废弃，将原先没有连通的位置(在图上用×标识)用新的通孔打通即可。
本领域的技术人员可以知道，具体的layout(版图)走线方式有很多种，即使对于4个金属层的芯片的情况也可以有很多的走线方式，在图14和图15中罗列了其中的两种。
第三实施方式可以实现修改任一金属层或通孔层即可实现修改芯片版本号的目的，使修改更为灵活，且有效地节省了改版成本。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (10)

1.一种具有版本号的芯片，包括依次层叠的N个金属层，每两个相邻金属层之间有一个通孔层，以及一个器件层，所述N个金属层依次为第一个金属层至第N个金属层，N为大于1的整数，所述器件层与第一个金属层相邻；其特征在于，该芯片中至少存在一组通道，每组通道具有以下特征：
每组通道包括两个相互不连通的独立通道；
每个通道分别从第一个金属层开始，贯穿各金属层和通孔层，一直连通到第N个金属层；每个通道在每个金属层表现为一段金属线，在每个通孔层表现为一个通孔；
一个通道通过第一个金属层与器件层的低电平连接，另一个通道通过第一个金属层与器件层的高电平连接；
在第N个金属层中，两个通道中的一个被引出作为版本号的一个比特。
2.根据权利要求1所述的具有版本号的芯片，其特征在于，所述每组通道中至少存在一个交叉结构；
每个所述交叉结构包括以一个通孔层为中心的八个节点，其中，
第一至第四节点位于该通孔层一面相邻的金属层，第五至第八节点位于该通孔层另一面相邻的金属层；
第一与第二节点间以金属线相连，第三与第四节点间以金属线相连，第五与第六节点间以金属线相连，第七与第八节点间以金属线相连；
第一与第五节点位置对应，第二与第八节点位置对应，第三与第七节点位置对应，第四与第六节点位置对应；
第一与第五节点间有一个通孔，第三与第七节点间有一个通孔；
在该交叉结构所在的那组通道中，第一、第五节点以及它们之间的通孔构成一个通道的一部分，第三、第七节点以及它们之间的通孔构成另一个通道的一部分。
3.根据权利要求2所述的具有版本号的芯片，其特征在于，所述每组通道中存在N-1个交叉结构，每个交叉结构分别以一个不同的通孔层为中心。
4.根据权利要求1至3中任一项所述的具有版本号的芯片，其特征在于，该芯片中存在M组通道，每组通道分别对应所述版本号的一个比特，其中M为所述版本号的比特数。
5.根据权利要求4所述的具有版本号的芯片，其特征在于，一个通道通过第一个金属层与器件层中提供稳定低电平的单元TieLO连接，另一个通道通过第一个金属层与器件层中提供稳定高电平的单元TieHI连接。
6.根据权利要求4所述的具有版本号的芯片，其特征在于，所述每组通道中，将未被引出作为版本号的一个通道引出，作为版本号中相应比特取反后的信号。
7.一种修改芯片版本号的方法，其特征在于，该芯片包括依次层叠的N个金属层，每两个相邻金属层之间有一个通孔层，以及一个器件层，所述N个金属层依次为第一个金属层至第N个金属层，N为大于1的整数，所述器件层与第一个金属层相邻；该芯片中至少存在一组通道，每组通道具有以下特征：
每组通道包括两个相互不连通的独立通道；
每个通道分别从第一个金属层开始，贯穿各金属层和通孔层，一直连通到第N个金属层；每个通道在每个金属层表现为一段金属线，在每个通孔层表现为一个通孔；
一个通道通过第一个金属层与器件层的低电平连接，另一个通道通过第一个金属层与器件层的高电平连接；
在第N个金属层中，两个通道中的一个被引出作为版本号的一个比特；
所述方法包括以下步骤：
确定要修改的比特所对应的一组通道；
对于该组通道，如果可供修改的指定金属层既不是最上面的第N个金属层，也不是最下面的第一个金属层，则切断该指定金属层中两个通道所对应的两段金属线，形成四个部分，第一部分与该通道组中原先第一个通道的上面各层连接，第二部分与原先第一个通道的下面各层连接，第三部分与该通道组中原先第二个通道的上面各层连接，第四部分与原先第二个通道的下面各层连接；
在该指定金属层中，将所述第一部分与所述第四部分以金属线连接，将所述第二部分与所述第三部分以金属线连接。
8.根据权利要求7所述的修改芯片版本号的方法，其特征在于，所述确定要修改的比特所对应的一组通道的步骤之后，还包括以下步骤：
如果可供修改的指定金属层是第N个金属层，则确定该组通道中原先被引出作为版本号的那个通道，在第N个金属层中切断该通道的引出，改将该组通道中另一个通道引出作为版本号的一个比特。
9.根据权利要求8所述的修改芯片版本号的方法，其特征在于，所述确定要修改的比特所对应的一组通道的步骤之后，还包括以下步骤：
如果可供修改的指定金属层是第一个金属层，则将原先与器件层中低电平连接的通道改为与器件层中的高电平连接，将原先与器件层中高电平连接的通道改为与器件层中的低电平连接。
10.一种修改芯片版本号的方法，其特征在于，该芯片包括依次层叠的N个金属层，每两个相邻金属层之间有一个通孔层，以及一个器件层，所述N个金属层依次为第一个金属层至第N个金属层，N为大于1的整数，所述器件层与第一个金属层相邻；该芯片中至少存在一组通道，每组通道具有以下特征：
每组通道包括两个相互不连通的独立通道；
每个通道分别从第一个金属层开始，贯穿各金属层和通孔层，一直连通到第N个金属层；每个通道在每个金属层表现为一段金属线，在每个通孔层表现为一个通孔；
一个通道通过第一个金属层与器件层的低电平连接，另一个通道通过第一个金属层与器件层的高电平连接；
在第N个金属层中，两个通道中的一个被引出作为版本号的一个比特；
所述每组通道中至少存在一个交叉结构；
每个所述交叉结构包括以一个通孔层为中心的八个节点，其中，
第一至第四节点位于该通孔层上面相邻的金属层，第五至第八节点位于该通孔层下面相邻的金属层；
第一与第二节点间以金属线相连，第三与第四节点间以金属线相连，第五与第六节点间以金属线相连，第七与第八节点间以金属线相连；
第一与第五节点位置对应，第二与第八节点位置对应，第三与第七节点位置对应，第四与第六节点位置对应；
第一与第五节点间有一个通孔，第三与第七节点间有一个通孔；
在该交叉结构所在的那组通道中，第一、第五节点以及它们之间的通孔构成一个通道的一部分，第三、第七节点以及它们之间的通孔构成另一个通道的一部分；
所述方法包括以下步骤：
确定要修改的比特所对应的一组通道；
对于该组通道，在可供修改的指定通孔层中，断开原第一与第五节点之间的通孔，断开第三与第七节点间的通孔，在第二与第八节点间设置新通孔，在第四与第六节点间设置新通孔。
CN 200910202001 2009-12-21 2009-12-21 具有版本号的芯片及修改芯片版本号的方法 Pending CN102103644A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN 200910202001 CN102103644A (zh) 2009-12-21 2009-12-21 具有版本号的芯片及修改芯片版本号的方法
PCT/CN2010/079364 WO2011076056A1 (zh) 2009-12-21 2010-12-01 具有版本号的芯片及修改芯片版本号的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910202001 CN102103644A (zh) 2009-12-21 2009-12-21 具有版本号的芯片及修改芯片版本号的方法

Publications (1)

Publication Number Publication Date
CN102103644A true CN102103644A (zh) 2011-06-22

Family

ID=44156414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910202001 Pending CN102103644A (zh) 2009-12-21 2009-12-21 具有版本号的芯片及修改芯片版本号的方法

Country Status (2)

Country Link
CN (1) CN102103644A (zh)
WO (1) WO2011076056A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103366046A (zh) * 2013-06-21 2013-10-23 北京昆腾微电子有限公司 在集成电路中实现定制走线的方法
CN104377196A (zh) * 2013-08-13 2015-02-25 台湾积体电路制造股份有限公司 标准单元布局、具有工程更改指令单元的半导体器件及方法
CN106709154A (zh) * 2016-11-30 2017-05-24 厦门理工学院 一种集成电路工程修改时减少改动层数的方法
CN107578788A (zh) * 2017-08-22 2018-01-12 珠海市杰理科技股份有限公司 用于记录芯片版本编号的逻辑电路及写入芯片版本编号的方法
CN109543260A (zh) * 2018-11-09 2019-03-29 珠海格力电器股份有限公司 一种记录芯片版本号的电路、方法及存储介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2338593B (en) * 1998-06-19 2003-06-11 Texas Instruments Ltd Improvements in or relating to integrated circuits
US20040251472A1 (en) * 2003-06-11 2004-12-16 Broadcom Corporation Memory cell for modification of revision identifier in an integrated circuit chip
US20060278987A1 (en) * 2005-06-10 2006-12-14 Yung-Chieh Yu Integrated circuit having a programmable conductive path on each conductive layer and related method of modifying a version number assigned to the integrated circuit
CN101118904A (zh) * 2007-09-05 2008-02-06 华为技术有限公司 一种集成电路及集成电路的布线与版本号修改的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103366046A (zh) * 2013-06-21 2013-10-23 北京昆腾微电子有限公司 在集成电路中实现定制走线的方法
CN103366046B (zh) * 2013-06-21 2016-04-06 昆腾微电子股份有限公司 在集成电路中实现定制走线的方法
CN104377196A (zh) * 2013-08-13 2015-02-25 台湾积体电路制造股份有限公司 标准单元布局、具有工程更改指令单元的半导体器件及方法
CN106709154A (zh) * 2016-11-30 2017-05-24 厦门理工学院 一种集成电路工程修改时减少改动层数的方法
CN107578788A (zh) * 2017-08-22 2018-01-12 珠海市杰理科技股份有限公司 用于记录芯片版本编号的逻辑电路及写入芯片版本编号的方法
CN107578788B (zh) * 2017-08-22 2020-03-31 珠海市杰理科技股份有限公司 用于记录芯片版本编号的逻辑电路及写入芯片版本编号的方法
CN109543260A (zh) * 2018-11-09 2019-03-29 珠海格力电器股份有限公司 一种记录芯片版本号的电路、方法及存储介质
CN109543260B (zh) * 2018-11-09 2021-02-02 珠海格力电器股份有限公司 一种记录芯片版本号的电路、方法及存储介质

Also Published As

Publication number Publication date
WO2011076056A1 (zh) 2011-06-30

Similar Documents

Publication Publication Date Title
US5375069A (en) Wiring routes in a plurality of wiring layers
US6601227B1 (en) Method for making large-scale ASIC using pre-engineered long distance routing structure
CN102103644A (zh) 具有版本号的芯片及修改芯片版本号的方法
US7290234B2 (en) Method for computer aided design of semiconductor integrated circuits
US20080109782A1 (en) Method and system for pin assignment
US20040250230A1 (en) Wiring design method and system for electronic wiring boards
CN105631087A (zh) 用于集成电路布局生成的方法、器件和计算机程序产品
JPS63245940A (ja) ブロック配置処理方式
US6505333B1 (en) Automatic placement and routing of semiconductor integrated circuits
US7612599B2 (en) Semiconductor device
CN104063558A (zh) 基于线性规划的大规模集成电路通道布线方法
US20040237059A1 (en) System and method for reducing design cycle time for designing input/output cells
US7091614B2 (en) Integrated circuit design for routing an electrical connection
JP3102365B2 (ja) 配置配線方法
CN115758980A (zh) 一种基于自动串链脚本的低功耗物理设计布局方法
US6772405B1 (en) Insertable block tile for interconnecting to a device embedded in an integrated circuit
CN103366046B (zh) 在集成电路中实现定制走线的方法
US6327697B1 (en) Method for routing conductive paths in an integrated circuit
US20040153987A1 (en) Method and system for connecting computer-generated rectangles
CN105718646A (zh) 一种版图绘制方法、装置、版图及设备
JP4275722B2 (ja) 配線設計方法
JP2833886B2 (ja) 半導体集積回路の自動レイアウト手法
JP2004153011A (ja) レイアウト設計装置、およびレイアウト設計方法
JP4080051B2 (ja) 記録媒体及びデータ取り出し方法
JP2001257270A (ja) 半導体集積回路の回路修正方法と装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110622