CN101118904A - 一种集成电路及集成电路的布线与版本号修改的方法 - Google Patents
一种集成电路及集成电路的布线与版本号修改的方法 Download PDFInfo
- Publication number
- CN101118904A CN101118904A CNA200710145757XA CN200710145757A CN101118904A CN 101118904 A CN101118904 A CN 101118904A CN A200710145757X A CNA200710145757X A CN A200710145757XA CN 200710145757 A CN200710145757 A CN 200710145757A CN 101118904 A CN101118904 A CN 101118904A
- Authority
- CN
- China
- Prior art keywords
- cabling
- level
- integrated circuit
- version
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种集成电路，包括至少一个版本寄存器，所述版本寄存器的输入端与所述集成电路的所有金属层连接，且通过上拉电路或下拉电路连接到初始电平；设置电平走线，所述设置电平走线与所述集成电路的所有金属层连接，且相邻所述版本寄存器的输入端走线，所述设置电平走线的电平与所述初始电平反向。本发明还公开了一种集成电路的布线方法和集成电路版本号的修改方法。本发明通过版本寄存器的输入端走线和设置电平走线，分别与集成电路的所有金属层连接，实现了在不增加修改层数的情况下，对集成电路的版本号的修改，从而防止了在对集成电路进行修改或升级时，由于修改层数的增加而导致的生产成本与生产出样片时间的增加。
Description
技术领域
本发明涉及电子技术领域，特别是涉及一种集成电路及集成电路的布线与版本号修改的方法。
背景技术
随着电子技术的快速发展，集成电路的规模越来越大，复杂性越来越高，而且这些集成电路往往需要软件驱动。而当集成电路修改设计或升级后，与之对应的软件需要对该集成电路的版本号进行识别。
现在，每个定制的集成电路都有一个内部版本号。该内部版本号集成到芯片的内部电路中，一般会用寄存器的形式实现，并可以由集成电路的驱动软件读取。针对全定制的集成电路，这个内部版本号在芯片生产时已经固定，除非重新设计集成电路的版图，否则一般不可更改。
随着用户对产品的质量和产品功能的多样性等要求的不断提高，经常会遇到对集成电路的修改或升级的情况。现有技术中一般通过两种方式对集成电路进行修改或升级。一种是全部重新设计该集成电路，采用该方式时，按集成电路的设计流程，对整个设计重新进行综合、布线、时序分析、版图设计等，采用该方式可以直接修改该集成电路的内部版本号。另一种方式是部分修改集成电路，当一些设计只需要对第一版的集成电路进行错误修改、少部分功能修改时，没有必要对整个设计重新进行综合、布线、时序分析、版图设计等，而是直接修改该集成电路的某些金属层或过孔层。采用该方式时，修改的层数越少，则成本越低、集成电路生产出样片的时间越快。
在实现本发明过程中，发明人发现现有技术中至少存在如下问题：在采用部分修改集成电路的方式对该集成电路进行修改或升级时，如果该集成电路的版本寄存器与该集成电路需要修改的电路不在同一层中，则需要增加对该版本寄存器所在层的修改，以实现对该集成电路的版本号的修改。但是，由于修改层数的增加，而导致了生产成本与生产出样片时间的增加。
发明内容
本发明实施例要解决的问题是提供一种集成电路及集成电路的布线与版本号修改的方法，以实现在不增加修改层数的情况下，对集成电路的版本号进行修改。
为达到上述目的，本发明实施例的技术方案提供一种集成电路，包括：至少一个版本寄存器，所述版本寄存器的输入端与所述集成电路的所有金属层连接，且通过上拉电路或下拉电路连接到初始电平；设置电平走线，所述设置电平走线与所述集成电路的所有金属层连接，且相邻所述版本寄存器的输入端走线，所述设置电平走线的电平与所述初始电平反向。
本发明实施例的技术方案还提供了一种集成电路的布线方法，包括以下步骤：将版本寄存器的输入端走线连接到所述集成电路的所有金属层，且通过上拉电路或下拉电路连接到初始电平；在每一金属层中相邻所述版本寄存器的输入端走线处，布置设置电平走线，且将所述设置电平走线连接到所述集成电路的所有金属层，所述设置电平走线的电平与所述初始电平反向。
本发明实施例的技术方案还提供了一种集成电路版本号的修改方法，包括以下步骤：从与所述集成电路的所有金属层连接的版本寄存器的输入端走线中，选择待修改的版本寄存器的输入端走线；将选择的版本寄存器的输入端走线与设置电平走线连接。
上述技术方案中的一个实施例具有如下优点：本发明实施例通过版本寄存器的输入端走线和设置电平走线，分别与集成电路的所有金属层连接，实现了在不增加修改层数的情况下，对集成电路的版本号的修改，从而防止了在对集成电路进行修改或升级时，由于修改层数的增加而导致的生产成本与生产出样片时间的增加。
附图说明
图1是本发明实施例的一种集成电路中版本寄存器和设置电平走线的布线结构示意图；
图2是本发明实施例的一种集成电路中修改后的版本寄存器和设置电平走线的布线结构示意图；
图3是本发明实施例的另一种集成电路中修改后的版本寄存器和设置电平走线的布线结构示意图；
图4是本发明实施例的一种集成电路版本号的修改方法流程图；
图5是本发明实施例的另一种集成电路版本号的修改方法流程图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述：
本发明实施例的一种集成电路，包括至少一个版本寄存器和设置电平走线，版本寄存器的输出端连到CPU接口上，用于标识该集成电路的版本；在修改该集成电路的版本时，设置电平走线连接到版本寄存器的输入端，以改变该版本寄存器的值。
在集成电路第一次投版时，版本寄存器的输入端与集成电路的所有金属层连接，且通过上拉电路或下拉电路连接到初始电平，当初始电平为高电平时，版本寄存器的输入端通过上拉电路连接到初始电平，此时该版本寄存器的初始值为1；当初始电平为低电平时，版本寄存器的输入端通过下拉电路连接到初始电平，此时该版本寄存器的初始值为0。设置电平走线与集成电路的所有金属层连接，且与版本寄存器的输入端走线相邻，设置电平走线的电平与初始电平反向，当初始电平为高电平时，设置电平走线的电平为低电平；当初始电平为低电平时，设置电平走线的电平为高电平。当集成电路包含多个金属层时，集成电路的相邻金属层之间的设置电平走线与版本寄存器的输入端走线互相交错。
该集成电路中可以包含多个版本寄存器，本实施例以一个版本寄存器为例。图1所示为集成电路第一次投版时的版本寄存器和设置电平走线的布线结构，本实施例中的集成电路包括4个金属层和3个过孔层，其中，第一金属层中包含设置电平走线11和版本寄存器的输入端走线21，第二金属层中包含设置电平走线12和版本寄存器的输入端走线22，第三金属层中包含设置电平走线13和版本寄存器的输入端走线23，第四金属层中包含设置电平走线14和版本寄存器的输入端走线24。该集成电路的设置电平走线分别通过过孔层的过孔15、过孔16和过孔17与集成电路的所有金属层连接；该集成电路的版本寄存器的输入端走线分别通过过孔层的过孔25、过孔26和过孔27与集成电路的所有金属层连接。该集成电路的相邻金属层之间的设置电平走线与版本寄存器的输入端走线互相交错。
如果集成电路修改设计或升级，且需要对该集成电路的版本进行同步修改，则可以通过连接设置电平走线与版本寄存器的输入端走线，从而改变该版本寄存器的值，实现对该集成电路版本的修改。本发明实施例中根据修改集成电路的实际情况，可以采用两种方式连接设置电平走线与版本寄存器的输入端走线。一种方式为设置电平走线通过走线与同一金属层的版本寄存器的输入端走线连接。以图1所示版本寄存器和设置电平走线的布线结构为例，当集成电路修改设计或升级时，如果需要修改第一金属层中的电路，则通过走线将设置电平走线11和版本寄存器的输入端走线21连接，修改后的版本寄存器和设置电平走线的布线结构如图2所示。
另一种方式为设置电平走线通过过孔与相邻金属层的版本寄存器的输入端走线连接。以图1所示版本寄存器和设置电平走线的布线结构为例，当集成电路修改设计或升级时，如果需要修改第一过孔层中的电路，则通过过孔31将设置电平走线12和版本寄存器的输入端走线21连接，修改后的版本寄存器和设置电平走线的布线结构如图3所示。
本实施例通过版本寄存器的输入端走线和设置电平走线，分别与集成电路的所有金属层连接，实现了在不增加修改层数的情况下，对集成电路的版本号的修改，从而防止了在对集成电路进行修改或升级时，由于修改层数的增加而导致的生产成本与生产出样片时间的增加。
本发明实施例的一种集成电路的布线方法，包括布置版本寄存器的输入端走线和布置设置电平走线。其中布置版本寄存器的输入端走线的过程为：将版本寄存器的输入端走线连接到集成电路的所有金属层，且通过上拉电路或下拉电路连接到初始电平。本实施例中假设该集成电路共包含4个金属层，该版本寄存器的输入端走线通过过孔连接到该集成电路的所有金属层；当初始电平为高电平时，版本寄存器的输入端通过上拉电路连接到初始电平，此时该版本寄存器的初始值为1；当初始电平为低电平时，版本寄存器的输入端通过下拉电路连接到初始电平，此时该版本寄存器的初始值为0。
布置设置电平走线的过程为：在每一金属层中相邻版本寄存器的输入端走线处，布置设置电平走线，且将所述设置电平走线连接到所述集成电路的所有金属层，该设置电平走线的电平与所述初始电平反向。该设置电平走线通过过孔连接到该集成电路的所有金属层，且每一层的设置电平走线与该层的版本寄存器的输入端走线相邻；当初始电平为高电平时，设置电平走线的电平为低电平；当初始电平为低电平时，设置电平走线的电平为高电平。在布置版本寄存器的输入端走线和设置电平走线时，集成电路的相邻金属层之间的设置电平走线与版本寄存器的输入端走线互相交错。
本发明实施例中布置版本寄存器的输入端走线和布置设置电平走线的过程没有先后顺序，也可以先布置设置电平走线，再布置版本寄存器的输入端走线。该集成电路布线完成后，其版本寄存器和设置电平走线的布线结构如图1所示。
在采用图1所示的版本寄存器和设置电平走线的布线结构，进行集成电路的第一次投版时，如果集成电路修改设计或升级，本发明实施例的一种集成电路版本号的修改方法流程如图4所示。本实施例中，假设该集成电路在修改设计或升级时，需要修改第一金属层中的电路。参照图4，本实施例包括以下步骤：
步骤s401，从与集成电路的所有金属层连接的版本寄存器的输入端走线中，选择待修改的版本寄存器的输入端走线。在集成电路修改设计或升级时，选择集成电路的任一需修改的金属层中的版本寄存器的输入端走线，为待修改的版本寄存器的输入端走线。本实施例中，选择第一金属层中的版本寄存器的输入端走线，为待修改的版本寄存器的输入端走线。该待修改的版本寄存器的输入端走线通过上拉电路或下拉电路连接到初始电平，当初始电平为高电平时，该版本寄存器的初始值为1；当初始电平为低电平时，该版本寄存器的初始值为0。
步骤s402，将选择的版本寄存器的输入端走线与设置电平走线连接。将与选择的版本寄存器的输入端走线处于同一金属层的相邻该版本寄存器的输入端走线的设置电平走线，通过走线与该版本寄存器的输入端走线连接。该设置电平走线的电平与初始电平反向，当初始电平为高电平时，设置电平走线的电平为低电平；当初始电平为低电平时，设置电平走线的电平为高电平。在连接后，该版本寄存器的值被改变，当该版本寄存器的初始值为1时，连接后该版本寄存器的值变为0；当该版本寄存器的初始值为0时，连接后该版本寄存器的值变为1。
该集成电路修改完成后，其版本寄存器和设置电平走线的布线结构如图2所示。如果集成电路在修改设计或升级时，需要修改多个金属层的电路，可以选择其中一个金属层中的版本寄存器的输入端走线连接到设置电平走线。
本实施例通过版本寄存器的输入端走线和设置电平走线，分别与集成电路的所有金属层连接，实现了在不增加修改层数的情况下，对集成电路的版本号的修改，从而防止了在对集成电路进行修改或升级时，由于修改层数的增加而导致的生产成本与生产出样片时间的增加。
在采用图1所示的版本寄存器和设置电平走线的布线结构，进行集成电路的第一次投版时，如果集成电路修改设计或升级，本发明实施例的一种集成电路版本号的修改方法流程如图5所示。本实施例中，假设该集成电路在修改设计或升级时，需要修改第一过孔层中的电路。参照图5，本实施例包括以下步骤：
步骤s501，从与集成电路的所有金属层连接的版本寄存器的输入端走线中，选择待修改的版本寄存器的输入端走线。在集成电路修改设计或升级时，选择与该集成电路的任一需修改的过孔层相邻的金属层中的版本寄存器的输入端走线，为待修改的版本寄存器的输入端走线。本实施例中，选择与第一过孔层相邻的第一金属层中的版本寄存器的输入端走线，为待修改的版本寄存器的输入端走线。该待修改的版本寄存器的输入端走线通过上拉电路或下拉电路连接到初始电平，当初始电平为高电平时，该版本寄存器的初始值为1；当初始电平为低电平时，该版本寄存器的初始值为0。
步骤s502，将选择的版本寄存器的输入端走线与设置电平走线连接。在第一过孔层中设置过孔，通过该过孔，将第一金属层中的版本寄存器的输入端走线，与第二金属层中的设置电平走线连接。该设置电平走线的电平与初始电平反向，当初始电平为高电平时，设置电平走线的电平为低电平；当初始电平为低电平时，设置电平走线的电平为高电平。在连接后，该版本寄存器的值被改变，当该版本寄存器的初始值为1时，连接后该版本寄存器的值变为0；当该版本寄存器的初始值为0时，连接后该版本寄存器的值变为1。
该集成电路修改完成后，其版本寄存器和设置电平走线的布线结构如图3所示。如果集成电路在修改设计或升级时，需要修改多个过孔层的电路，可以选择与其中一个过孔层相邻的金属层中的版本寄存器的输入端走线，连接到相邻金属层的设置电平走线。
本实施例通过版本寄存器的输入端走线和设置电平走线，分别与集成电路的所有金属层连接，实现了在不增加修改层数的情况下，对集成电路的版本号的修改，从而防止了在对集成电路进行修改或升级时，由于修改层数的增加而导致的生产成本与生产出样片时间的增加。
以上所述仅是本发明的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (11)
1.一种集成电路，其特征在于，包括：
至少一个版本寄存器，所述版本寄存器的输入端与所述集成电路的所有金属层连接，且通过上拉电路或下拉电路连接到初始电平；
设置电平走线，所述设置电平走线与所述集成电路的所有金属层连接，且相邻所述版本寄存器的输入端走线，所述设置电平走线的电平与所述初始电平反向。
2.如权利要求1所述集成电路，其特征在于，所述集成电路的相邻金属层之间的设置电平走线与版本寄存器的输入端走线互相交错。
3.如权利要求1所述集成电路，其特征在于，所述设置电平走线与所述版本寄存器的输入端走线连接。
4.如权利要求3所述集成电路，其特征在于，所述设置电平走线与版本寄存器的输入端走线连接，具体包括：所述设置电平走线通过走线与同一金属层的版本寄存器的输入端走线连接，或所述设置电平走线通过过孔与相邻金属层的版本寄存器的输入端走线连接。
5.一种集成电路的布线方法，其特征在于，包括以下步骤：
将版本寄存器的输入端走线连接到所述集成电路的所有金属层，且通过上拉电路或下拉电路连接到初始电平；
在每一金属层中相邻所述版本寄存器的输入端走线处，布置设置电平走线，且将所述设置电平走线连接到所述集成电路的所有金属层，所述设置电平走线的电平与所述初始电平反向。
6.如权利要求5所述集成电路的布线方法，其特征在于，布置集成电路的相邻金属层之间的设置电平走线与版本寄存器的输入端走线呈互相交错。
7.一种集成电路版本号的修改方法，其特征在于，包括以下步骤：
从与所述集成电路的所有金属层连接的版本寄存器的输入端走线中，选择待修改的版本寄存器的输入端走线；
将选择的版本寄存器的输入端走线与设置电平走线连接。
8.如权利要求7所述集成电路版本号的修改方法，其特征在于，所述选择待修改的版本寄存器的输入端走线，具体为：选择所述集成电路的任一需修改的金属层中的版本寄存器的输入端走线，为待修改的版本寄存器的输入端走线。
9.如权利要求8所述集成电路版本号的修改方法，其特征在于，所述将选择的版本寄存器的输入端走线与设置电平走线连接，具体为：将与所述选择的版本寄存器的输入端走线处于同一金属层的相邻所述版本寄存器的输入端走线的设置电平走线，通过走线与所述版本寄存器的输入端走线连接。
10.如权利要求7所述集成电路版本号的修改方法，其特征在于，所述选择待修改的版本寄存器的输入端走线，具体为：选择与所述集成电路的任一需修改的过孔层相邻的金属层中的版本寄存器的输入端走线，为待修改的版本寄存器的输入端走线。
11.如权利要求10所述集成电路版本号的修改方法，其特征在于，所述将选择的版本寄存器的输入端走线与设置电平走线连接，具体为：通过所述过孔层中的过孔，将所述选择的版本寄存器的输入端走线与相邻金属层的设置电平走线连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA200710145757XA CN101118904A (zh) | 2007-09-05 | 2007-09-05 | 一种集成电路及集成电路的布线与版本号修改的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA200710145757XA CN101118904A (zh) | 2007-09-05 | 2007-09-05 | 一种集成电路及集成电路的布线与版本号修改的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101118904A true CN101118904A (zh) | 2008-02-06 |
Family
ID=39054924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA200710145757XA Pending CN101118904A (zh) | 2007-09-05 | 2007-09-05 | 一种集成电路及集成电路的布线与版本号修改的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101118904A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011076056A1 (zh) * | 2009-12-21 | 2011-06-30 | 炬力集成电路设计有限公司 | 具有版本号的芯片及修改芯片版本号的方法 |
| CN102543190A (zh) * | 2010-12-28 | 2012-07-04 | 炬力集成电路设计有限公司 | 半导体装置、芯片及修改比特数据的方法 |
| CN102903714A (zh) * | 2011-07-29 | 2013-01-30 | 瑞昱半导体股份有限公司 | 集成电路的布局结构与版本控制电路 |
| CN103366046A (zh) * | 2013-06-21 | 2013-10-23 | 北京昆腾微电子有限公司 | 在集成电路中实现定制走线的方法 |
| CN109543260A (zh) * | 2018-11-09 | 2019-03-29 | 珠海格力电器股份有限公司 | 一种记录芯片版本号的电路、方法及存储介质 |
| CN111785226A (zh) * | 2020-07-08 | 2020-10-16 | Tcl华星光电技术有限公司 | 信号传输线结构及显示面板 |
-
2007
- 2007-09-05 CN CNA200710145757XA patent/CN101118904A/zh active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011076056A1 (zh) * | 2009-12-21 | 2011-06-30 | 炬力集成电路设计有限公司 | 具有版本号的芯片及修改芯片版本号的方法 |
| CN102543190A (zh) * | 2010-12-28 | 2012-07-04 | 炬力集成电路设计有限公司 | 半导体装置、芯片及修改比特数据的方法 |
| CN102543190B (zh) * | 2010-12-28 | 2015-05-27 | 炬芯（珠海）科技有限公司 | 半导体装置、芯片及修改比特数据的方法 |
| CN102903714A (zh) * | 2011-07-29 | 2013-01-30 | 瑞昱半导体股份有限公司 | 集成电路的布局结构与版本控制电路 |
| CN102903714B (zh) * | 2011-07-29 | 2015-10-07 | 瑞昱半导体股份有限公司 | 集成电路的布局结构与版本控制电路 |
| CN103366046A (zh) * | 2013-06-21 | 2013-10-23 | 北京昆腾微电子有限公司 | 在集成电路中实现定制走线的方法 |
| CN103366046B (zh) * | 2013-06-21 | 2016-04-06 | 昆腾微电子股份有限公司 | 在集成电路中实现定制走线的方法 |
| CN109543260A (zh) * | 2018-11-09 | 2019-03-29 | 珠海格力电器股份有限公司 | 一种记录芯片版本号的电路、方法及存储介质 |
| CN109543260B (zh) * | 2018-11-09 | 2021-02-02 | 珠海格力电器股份有限公司 | 一种记录芯片版本号的电路、方法及存储介质 |
| CN111785226A (zh) * | 2020-07-08 | 2020-10-16 | Tcl华星光电技术有限公司 | 信号传输线结构及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6668361B2 (en) | Method and system for use of a field programmable function within a chip to enable configurable I/O signal timing characteristics | |
| CN101118904A (zh) | 一种集成电路及集成电路的布线与版本号修改的方法 | |
| US9003347B2 (en) | System and method for designing cell rows | |
| US8661395B2 (en) | Method for dummy metal and dummy via insertion | |
| US9401717B2 (en) | Flexible, space-efficient I/O circuitry for integrated circuits | |
| US6609241B2 (en) | Method of designing clock wiring | |
| JP2007311500A (ja) | 半導体装置の設計方法及びこれを実行するプログラム | |
| WO2009079244A1 (en) | System and method for routing connections | |
| JP2742735B2 (ja) | 半導体集積回路装置およびそのレイアウト設計方法 | |
| CN114861582A (zh) | 一种基于fpga的多输入lut的布局方法 | |
| US6260181B1 (en) | Integrated circuit and the design method thereof | |
| CN101350037A (zh) | 自动地安排多电压多节距金属线的方法 | |
| CN100547750C (zh) | 半导体装置的封装设计方法及制造方法和布局设计工具 | |
| CN1862968A (zh) | 电路布置以及设计电路布置的方法 | |
| US6779166B2 (en) | Optimal alternating power and ground shield assignment algorithm | |
| US8299618B2 (en) | Metal programmable logic and multiple function pin interface | |
| US20060053405A1 (en) | Integrated circuit design method | |
| US9135389B2 (en) | Clock skew adjusting method and structure | |
| US20080184186A1 (en) | Integrated circuit design for reducing coupling between wires of an electronic circuit | |
| CN112989742B (zh) | 借助于额外导线来进行电网优化的方法与设备 | |
| US7086015B2 (en) | Method of optimizing RTL code for multiplex structures | |
| JPH10283378A (ja) | 部品自動配置方法 | |
| US8436645B2 (en) | Information generating apparatus and operation method thereof | |
| CN113408229A (zh) | 基于观测硬件电路对比观测fpga内部信号的方法 | |
| JP2008172143A (ja) | マクロモジュール、セルライブラリ、およびそれを用いた自動配置配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |