CN102543190B - 半导体装置、芯片及修改比特数据的方法 - Google Patents

半导体装置、芯片及修改比特数据的方法 Download PDF

Info

Publication number
CN102543190B
CN102543190B CN201010609607.1A CN201010609607A CN102543190B CN 102543190 B CN102543190 B CN 102543190B CN 201010609607 A CN201010609607 A CN 201010609607A CN 102543190 B CN102543190 B CN 102543190B
Authority
CN
China
Prior art keywords
metal level
layer
row
articulamentum
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010609607.1A
Other languages
English (en)
Other versions
CN102543190A (zh
Inventor
王小乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yi (Zhuhai) core Microelectronics Research Institute Co. Ltd.
Original Assignee
Juxin (zhuhai) Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Juxin (zhuhai) Science & Technology Co Ltd filed Critical Juxin (zhuhai) Science & Technology Co Ltd
Priority to CN201010609607.1A priority Critical patent/CN102543190B/zh
Priority to PCT/CN2011/083911 priority patent/WO2012089011A1/zh
Publication of CN102543190A publication Critical patent/CN102543190A/zh
Application granted granted Critical
Publication of CN102543190B publication Critical patent/CN102543190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例公开了一种半导体装置、芯片及修改比特数据的方法，涉及芯片设计技术领域，用于增加对芯片中记录的比特数据进行修改的修改方式。本发明中的记录比特数据的芯片包括N列金属层，每一列包括M层金属层，N和M为不小于2的整数；用于记录所述比特数据的NMOS管的位线固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；处于同一层并且相邻的金属层处于连接或断开状态，处于同一列并且相邻的金属层之间设置有或未设置有连接层，使得所述位线与所述漏端之间存在通路或不存在通路。采用本发明，能够增加对芯片中记录的比特数据进行修改的修改方式。

Description

半导体装置、芯片及修改比特数据的方法
技术领域
本发明涉及芯片设计技术领域，尤其涉及一种半导体装置、芯片及修改比特数据的方法。
背景技术
在实际芯片项目中，经常会遇到实现记录芯片版本号(chip version)的要求。
为了实现上述记录芯片版本号要求，需要在芯片内单独做一个模块，用于记录芯片版本号。这样做的缺点是用于记录芯片版本号的模块需要占用芯片面积，同时也会占用额外的走线资源。
考虑到嵌入式只读存储器(embedded ROM)的特点，可以将记录芯片版本号的功能收入到只读存储器(ROM)中去，即利用ROM中的任意地址来记录芯片版本号。
如图1所示，为ROM中的部分电路示意图，在此电路中，NMOS被预先布置在ROM中，每一个代码(code)表现为NMOS的漏端(drain)与位线(bitline)之间的连线存在与否。例如，在NMOS的漏端与位线通过连接层(via)相连时，在该地址存储的数据为“1”；在NMOS的漏端与位线不存在连接层，漏端与位线处于断开状态时，在该地址存储的数据为“0”。
图1为芯片版本号为1比特(bit)数据时的电路示意图，在芯片版本号为n bit的数据时，需要画出n个下拉NMOS及n个NMOS的漏端与各自对应位线之间的连线。如图2所示，以芯片版本号为一个4bit的数据为例，需要画出4个下拉NMOS及4个NMOS的漏端与各自对应位线之间的连线。
在图1和图2中，不同的字线(wordline)以及位线通过地址信号的译码来控制，一次只可能有一个字线有效和一个位线被选通。根据ROM中的电路结构，利用ROM中已有的一个上拉和下拉电路，实现输出芯片版本号的功能。
假设芯片版本号为“0”时，芯片版本号对应存储地址处的位线与NMOS的漏端断开，当ROM处于读出状态时，根据ROM读出数据的原理，位线都先会被预充电到VDD，芯片版本号对应地址被选通时，N管打开，漏端为接地(GND)，由于漏端与位线之间不存在通路，位线上仍为预充电的VDD，经过读出电路后，ROM输出“0”。假设芯片版本号为“1”时，芯片版本号对应存储地址处的位线与NMOS的漏端通过via相连，当ROM处于读出状态时，NMOS会将位线上预充电的VDD下拉至GND，位线的电平经过读出电路后，ROM输出“1”。
目前，每一个NMOS的漏端与对应位线之间的连线的版图(layout)如图3所示，位线被固化在金属层(Metal)1中，漏端被固化在金属层2中，若漏端与位线之间需要存在通路，则在金属层1与金属层2之间设置连接层，否则不在金属层1与金属层2之间设置连接层。
在实现本发明的过程中，发明人发现现有技术中存在以下技术问题：
按照上述方式布署NMOS的漏端与对应位线之间的连线的版图时，若需要修改漏端与位线之间的连接状态，则只能修改连接层来实现，例如，若需要将漏端与位线之间的连接状态由连接改为断开，则需要删除金属层1与金属层2之间已有的连接层，若需要将漏端与位线之间的连接状态由断开改为连接，则需要在金属层1与金属层2之间增加连接层，修改方式比较单一。
发明内容
本发明实施例提供一种半导体装置、芯片及修改比特数据的方法，用于增加对芯片中记录的比特数据进行修改的修改方式。
一种半导体装置，该装置具有能够实现两个节点之间多次切换连接与断开状态的结构，通过在两个节点之间多次切换连接与断开的状态，实现更改连接状态所需要更改的版图层的数目最小。
一种包括版本号的芯片，具有能够实现两个节点之间多次切换连接与断开状态的结构，通过在两个节点之间多次切换连接与断开的状态，实现更改连接状态所需要更改的版图层的数目最小。
一种记录比特数据的芯片，该芯片包括：
N列金属层，每一列包括M层金属层，N和M为不小于2的整数；
用于记录所述比特数据的NMOS管的位线固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；
N列M层金属层中存在K1对位于同一层并且处于连接状态的两个相邻的金属层，K1为大于0并且不大于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间存在通路；或者，
N列M层金属层中存在K2对位于同一层并且处于连接状态的两个相邻的金属层，K2为不小于0并且小于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间不存在通路，L为不小于0并且不大于(M-1)*N的整数。
一种修改芯片中记录的比特数据的方法，该芯片中包括N列金属层，每一列包括M层金属层，N和M为不小于2的整数；用于记录所述比特数据的NMOS管的位线固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；N列M层金属层中存在K2对位于同一层并且处于连接状态的两个相邻的金属层，K2为不小于0并且小于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间不存在通路，L为不小于0并且不大于(M-1)*N的整数；
所述方法包括：
选取处于同一层并且相邻的两个处于断开状态的金属层，将该两个处于断开状态的金属层进行连接，使得所述位线与所述漏端之间存在通路；或者，
选取处于同一列并且相邻的两个金属层，该两个金属层之间未设置有连接层，在该两个金属层之间设置连接层，使得所述位线与所述漏端之间存在通路。
一种修改芯片中记录的比特数据的方法，该芯片中包括N列金属层，每一列包括M层金属层，N和M为不小于2的整数；用于记录所述比特数据的NMOS管的位线固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；N列M层金属层中存在K2对位于同一层并且处于连接状态的两个相邻的金属层，K2为不小于0并且小于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间不存在通路，L为不小于0并且不大于(M-1)*N的整数；在N列金属层中存在满足以下条件并且相邻的第S列金属层和第T列金属层：
第S列金属层中的第i层金属层，与第T列金属层中的第i-1层和第i+1层金属层存在相互重叠的部分，该相互重叠的部分之间设置有或未设置有连接层；其中i在大于0并且小于M的偶数中取值；第S列金属层中的第M层金属层，与第T列金属层中的第M-1层金属层存在相互重叠的部分，该相互重叠的部分之间设置有或未设置有连接层；
所述方法包括：
选取处于同一层并且相邻的两个处于断开状态的金属层，将该两个处于断开状态的金属层进行连接，使得所述位线与所述漏端之间存在通路；或者，
选取处于同一列并且相邻的两个金属层，该两个金属层之间未设置有连接层，在该两个金属层之间设置连接层，使得所述位线与所述漏端之间存在通路或者，
选取处于相邻列并且相邻层的两个金属层，该两个金属层之间未设置有连接层，在该两个金属层的重叠部分之间设置连接层，使得所述位线与所述漏端之间存在通路。
一种修改芯片中记录的比特数据的方法，该芯片中包括N列金属层，每一列包括M层金属层，N和M为不小于2的整数；用于记录所述比特数据的NMOS管的位线固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；N列M层金属层中存在K1对位于同一层并且处于连接状态的两个相邻的金属层，K1为大于0并且不大于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间存在通路，L为不小于0并且不大于(M-1)*N的整数；
所述方法包括：
选取处于同一层并且相邻的两个处于连接状态的金属层，将该两个处于连接状态的金属层断开，使得所述位线与所述漏端之间不存在通路；或者，
选取一个金属层，将该金属层断开，使得所述位线与所述漏端之间不存在通路；或者，
选取处于同一列并且相邻的两个金属层，该两个金属层之间设置有连接层，去除该连接层，使得所述位线与所述漏端之间不存在通路。
一种修改芯片中记录的比特数据的方法，该芯片中包括N列金属层，每一列包括M层金属层，N和M为不小于2的整数；用于记录所述比特数据的NMOS管的位线固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；N列M层金属层中存在K1对位于同一层并且处于连接状态的两个相邻的金属层，K1为大于0并且不大于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间存在通路，L为不小于0并且不大于(M-1)*N的整数；在N列金属层中存在满足以下条件并且相邻的第S列金属层和第T列金属层：
第S列金属层中的第i层金属层，与第T列金属层中的第i-1层和第i+1层金属层存在相互重叠的部分，该相互重叠的部分之间设置有或未设置有连接层，其中i在大于0并且小于M的偶数中取值；第S列金属层中的第M层金属层，与第T列金属层中的第M-1层金属层存在相互重叠的部分，该相互重叠的部分之间设置有或未设置有连接层；
所述方法包括：
选取处于同一层并且相邻的两个处于连接状态的金属层，将该两个处于连接状态的金属层断开，使得所述位线与所述漏端之间不存在通路；或者，
选取处于同一列并且相邻的两个金属层，该两个金属层之间设置有连接层，去除该连接层，使得所述位线与所述漏端之间不存在通路；或者，
选取一个金属层，将该金属层断开，使得所述位线与所述漏端之间不存在通路；或者，
选取处于相邻列并且相邻层的两个金属层，该两个金属层之间设置有连接层，去除该连接层，使得所述位线与所述漏端之间不存在通路。
本发明中，NMOS管的位线与漏端之间设置有N列M层金属层，由于N和M为不小于2的整数，因此本发明与如图3所示的现有技术中位线与漏端之间的金属层结构相比，能够通过修改N列M层金属层中任何两个金属层的连接状态来修改对应的比特数据，即：可以通过将原本处于连接状态的两个处于同一层并且相邻的金属层断开、或者将原本处于断开状态的两个处于同一层并且相邻的金属层连接，来改变这两个金属层的连接状态，进而使得NMOS管的位线与漏端之间是否存在通路的情况发生变化；还可以通过在处于同一列并且相邻的金属层之间增加设置连接层或去除已有的连接层，来改变这两个金属层的连接状态，进而使得NMOS管的位线与漏端之间是否存在通路的情况发生变化。可见，采用本发明能够增加对比特数据的修改方式的选择性，解决了现有技术中对芯片中记录的比特数据进行修改的修改方式比较单一的问题。
附图说明
图1为现有技术中的1bit版本号信息的ROM版图示意图；
图2为现有技术中的4bit版本号信息的ROM版图示意图；
图3为现有技术中的NMOS管的位线与漏端的连接示意图；
图4为本发明实施例提供的芯片内位线与漏端的连接示意图；
图5为本发明实施例提供的另一芯片内位线与漏端的连接示意图；
图6为本发明实施例提供的修改金属层连接状态的示意图；
图7为本发明实施例提供的另一修改金属层连接状态的示意图；
图8为本发明实施例提供的另一修改金属层连接状态的示意图；
图9为本发明实施例提供的另一修改金属层连接状态的示意图；
图10为本发明实施例提供的方法流程示意图；
图11为本发明实施例中多次修改比特数据的示意图。
具体实施方式
为了增加对芯片中记录的比特数据进行修改的修改方式，以解决对芯片中记录的比特数据进行修改的修改方式比较单一的问题，本发明实施例提供一种记录比特数据的芯片，本芯片包括N列金属层，每一列包括M层金属层；用于记录比特数据的NMOS管的位线固化在N列金属层中边缘列的底层或顶层金属层中，NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；处于同一层并且相邻的金属层处于连接或断开状态，处于同一列并且相邻的金属层之间设置有或未设置有连接层，使得NMOS管的位线与漏端之间存在通路或不存在通路。N和M为不小于2的整数。
NMOS管的位线与漏端之间不存在通路时，N列M层金属层的连接情况具体如下：
N列M层金属层中存在K2对位于同一层并且处于连接状态的两个相邻的金属层，K2为不小于0并且小于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间不存在通路，L为不小于0并且不大于(M-1)*N的整数。
NMOS管的位线与漏端之间存在通路时，N列M层金属层的连接情况具体如下：
N列M层金属层中存在K1对位于同一层并且处于连接状态的两个相邻的金属层，K1为大于0并且不大于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间存在通路，L为不小于0并且不大于(M-1)*N的整数。
若NMOS管的位线与漏端之间存在通路，则可表示相应的比特数据为1，若NMOS管的位线与漏端之间不存在通路，则可表示相应的比特数据为0。当然，也可以是在NMOS管的位线与漏端之间存在通路时表示相应的比特数据为0，在NMOS管的位线与漏端之间不存在通路时表示相应的比特数据为1。
采用上述结构，可以通过将原本处于连接状态的两个处于同一层并且相邻的金属层断开、或者将原本处于断开状态的两个处于同一层并且相邻的金属层连接，来改变这两个金属层的连接状态，进而使得NMOS管的位线与漏端之间是否存在通路的情况发生变化；
采用上述结构，还可以通过在处于同一列并且相邻的金属层之间增加设置连接层或去除已有的连接层，来改变这两个金属层的连接状态，进而使得NMOS管的位线与漏端之间是否存在通路的情况发生变化。
举例说明：
如图4所示，在N为3，M为6，并且所述位线固化在第一列的底层金属层中，所述漏端固化在最后一列的底层金属层中时，处于同一列并且相邻的金属层之间均设置有连接层；最后一列的顶层金属层与中间一列的顶层金属层处于连接状态，其他处于同一层并且相邻的金属层处于断开状态，所述位线与所述漏端之间不存在通路。
较佳的，N列金属层中的两列相邻金属层可以呈锯齿状，也即在N列金属层中存在满足以下条件并且相邻的第S列金属层和第T列金属层：
第S列金属层中的第i层金属层，与第T列金属层中的第i-1层和第i+1层金属层存在相互重叠的部分，该相互重叠的部分之间设置有或未设置有连接层；其中i在大于0并且小于M的偶数中取值；
第S列金属层中的第M层金属层，与第T列金属层中的第M-1层金属层存在相互重叠的部分，该相互重叠的部分之间设置有或未设置有连接层。
这样，还可以通过在相互重叠的部分之间增加设置连接层或去除已有的连接层，来改变具有相互重叠部分的两个金属层的连接状态，进而使得NMOS管的位线与漏端之间是否存在通路的情况发生变化，从而进一步提高了修改比特数据的选择性。
本发明中的比特数据可以是芯片版本号，当然也可以是其它任何需要记录在芯片中的数据。
举例说明：
如图5所示，在N为3，M为6，并且所述位线固化在第一列的底层金属层中，所述漏端固化在最后一列的底层金属层中时：
处于同一列并且相邻的金属层之间均设置有连接层；
第S列金属层中的第i层金属层与第T列金属层中的第i-1层金属层的相互重叠的部分之间未设置有连接层；第S列金属层中的第i层金属层与第T列金属层中的第i+1层金属层的相互重叠的部分之间未设置有连接层；第S列金属层中的第M层金属层与第T列金属层中的第M-1层金属层的相互重叠的部分之间未设置有连接层；S的取值为1，T的取值为2，i在大于0并且小于M的偶数中取值；
最后一列的顶层金属层与中间一列的顶层金属层处于连接状态，其他处于同一层并且相邻的金属层处于断开状态，所述位线与所述漏端之间不存在通路。
下面给出修改具有上述结构的芯片中记录的比特数据的方法，具体如下：
本发明实施例提供第一种修改芯片中记录的比特数据的方法，本方法通过修改金属层的连接状态，将NMOS管的位线与漏端之间原本不存在通路的状态，改变为存在通路的状态，本方法应用的芯片具有如下结构：
该芯片中包括N列金属层，每一列包括M层金属层；用于记录所述比特数据的NMOS管的位线固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；N列M层金属层中部分处于同一层并且相邻的金属层处于连接状态或者全部处于同一层并且相邻的金属层处于断开状态；N列M层金属层中全部或部分处于同一列并且相邻的金属层之间设置有连接层，或者全部处于同一列并且相邻的金属层之间未设置有连接层，使得所述位线与所述漏端之间不存在通路；
具体修改该芯片中记录的比特数据时，可以采用如下两种方法：
第一种，选取处于同一层并且相邻的两个处于断开状态的金属层，将该两个处于断开状态的金属层进行连接，使得所述位线与所述漏端之间存在通路；
第二种，选取处于同一列并且相邻的两个金属层，该两个金属层之间未设置有连接层，在该两个金属层之间设置连接层，使得所述位线与所述漏端之间存在通路。
本发明实施例提供第二种修改芯片中记录的比特数据的方法，本方法通过修改金属层的连接状态，将NMOS管的位线与漏端之间原本不存在通路的状态，改变为存在通路的状态，本方法应用的芯片具有如下结构：
该芯片中包括N列金属层，每一列包括M层金属层；用于记录所述比特数据的NMOS管的位线固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；N列M层金属层中部分处于同一层并且相邻的金属层处于连接状态或者全部处于同一层并且相邻的金属层处于断开状态；N列M层金属层中全部或部分处于同一列并且相邻的金属层之间设置有连接层，或者全部处于同一列并且相邻的金属层之间未设置有连接层，使得所述位线与所述漏端之间不存在通路；并且，在N列金属层中存在满足以下条件并且相邻的第S列金属层和第T列金属层：
第S列金属层中的第i层金属层，与第T列金属层中的第i-1层和第i+1层金属层存在相互重叠的部分，该相互重叠的部分之间设置有或未设置有连接层；其中i在大于0并且小于M的偶数中取值；第S列金属层中的第M层金属层，与第T列金属层中的第M-1层金属层存在相互重叠的部分，该相互重叠的部分之间设置有或未设置有连接层；
具体修改该芯片中记录的比特数据时，可以采用如下三种方法：
第一种，选取处于同一层并且相邻的两个处于断开状态的金属层，将该两个处于断开状态的金属层进行连接，使得所述位线与所述漏端之间存在通路；
第二种，选取处于同一列并且相邻的两个金属层，该两个金属层之间未设置有连接层，在该两个金属层之间设置连接层，使得所述位线与所述漏端之间存在通路；
第三种，选取处于相邻列并且相邻层的两个金属层，该两个金属层之间未设置有连接层，在该两个金属层的重叠部分之间设置连接层，使得所述位线与所述漏端之间存在通路。
下面举例对上述第二种方法进行说明：
如图6所示，N为3，M为6，S为1，T为2，所述位线固化在第一列的底层金属层中，所述漏端固化在最后一列的底层金属层中，并且处于同一列并且相邻的金属层之间均设置有连接层，每对相互重叠的部分之间未设置有连接层，最后一列的顶层金属层与中间一列的顶层金属层处于连接状态，其他处于同一层并且相邻的金属层处于断开状态；此时，所述位线与所述漏端之间不存在通路，可以采用如下修改方式，使得所述位线与所述漏端之间存在通路：
选取第一列的第三层金属层与第二列的第三层金属层，将选取的两个金属层连接。
下面举例对上述第三种方法进行说明：
如图8所示，N为3，M为6，S为1，T为2，所述位线固化在第一列的底层金属层中，所述漏端固化在最后一列的底层金属层中，并且处于同一列并且相邻的金属层之间均设置有连接层，每对相互重叠的部分之间未设置有连接层，最后一列的顶层金属层与中间一列的顶层金属层处于连接状态，其他处于同一层并且相邻的金属层处于断开状态；此时，所述位线与所述漏端之间不存在通路，可以采用如下修改方式，使得所述位线与所述漏端之间存在通路：
选取第一列的第三层金属层与第二列的第二层金属层，在选取的两个金属层的重叠部分之间设置连接层。
本发明实施例提供第三种修改芯片中记录的比特数据的方法，本方法通过修改金属层的连接状态，将NMOS管的位线与漏端之间原本存在通路的状态，改变为不存在通路的状态，本方法应用的芯片具有如下结构：
该芯片中包括N列金属层，每一列包括M层金属层；用于记录所述比特数据的NMOS管的位线固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；N列M层金属层中全部或部分处于同一层并且相邻的金属层处于连接状态；N列M层金属层中全部或部分处于同一列并且相邻的金属层之间设置有连接层或者全部处于同一列并且相邻的金属层之间未设置有连接层，使得所述位线与所述漏端之间存在通路；
具体修改该芯片中记录的比特数据时，可以采用如下三种方法：
第一种，选取处于同一层并且相邻的两个处于连接状态的金属层，将该两个处于连接状态的金属层断开，使得所述位线与所述漏端之间不存在通路；
第二种，选取一个金属层，将该金属层断开，使得所述位线与所述漏端之间不存在通路；
第三种，选取处于同一列并且相邻的两个金属层，该两个金属层之间设置有连接层，去除该连接层，使得所述位线与所述漏端之间不存在通路。
本发明实施例提供第四种修改芯片中记录的比特数据的方法，本方法通过修改金属层的连接状态，将NMOS管的位线与漏端之间原本存在通路的状态，改变为不存在通路的状态，本方法应用的芯片具有如下结构：
该芯片中包括N列金属层，每一列包括M层金属层；用于记录所述比特数据的NMOS管的位线固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；N列M层金属层中全部或部分处于同一层并且相邻的金属层处于连接状态；N列M层金属层中全部或部分处于同一列并且相邻的金属层之间设置有连接层或者全部处于同一列并且相邻的金属层之间未设置有连接层，使得所述位线与所述漏端之间存在通路；并且，在N列金属层中存在满足以下条件并且相邻的第S列金属层和第T列金属层：
第S列金属层中的第i层金属层，与第T列金属层中的第i-1层和第i+1层金属层存在相互重叠的部分，该相互重叠的部分之间设置有或未设置有连接层，其中i在大于0并且小于M的偶数中取值；第S列金属层中的第M层金属层，与第T列金属层中的第M-1层金属层存在相互重叠的部分，该相互重叠的部分之间设置有或未设置有连接层；
具体修改该芯片中记录的比特数据时，可以采用如下四种方法：
第一种，选取处于同一层并且相邻的两个处于连接状态的金属层，将该两个处于连接状态的金属层断开，使得所述位线与所述漏端之间不存在通路；
第二种，选取处于同一列并且相邻的两个金属层，该两个金属层之间设置有连接层，去除该连接层，使得所述位线与所述漏端之间不存在通路；
第三种，选取一个金属层，将该金属层断开，使得所述位线与所述漏端之间不存在通路；
第四种，选取处于相邻列并且相邻层的两个金属层，该两个金属层之间设置有连接层，去除该连接层，使得所述位线与所述漏端之间不存在通路。
下面举例对上述第三种方法进行说明：
如图7所示，N为3，M为6，S为1，T为2，所述位线固化在第一列的底层金属层中，所述漏端固化在最后一列的底层金属层中；并且处于同一列并且相邻的金属层之间均设置有连接层，第一列的第三层金属层与第二列的第二层金属层的重叠部分之间设置有连接层，其它重叠部分之间未设置有连接层；最后一列的顶层金属层与中间一列的顶层金属层处于连接状态，第一列的第三层金属层与第二列的第三层金属层处于连接状态，其他处于同一层并且相邻的金属层处于断开状态；此时，所述位线与所述漏端之间存在通路，可以采用如下修改方式，使得所述位线与所述漏端之间不存在通路：
选取第二列的第四层金属层，将该金属层断开，断开后的左半部分金属层通过连接层与第二列的第五层金属层相连，右半部分金属层通过连接层与第二列的第三层金属层相连。
下面举例对上述第二种方法进行说明：
如图9所示，N为3，M为6，S为1，T为2，所述位线固化在第一列的底层金属层中，所述漏端固化在最后一列的底层金属层中；并且处于同一列并且相邻的金属层之间均设置有连接层，第一列的第三层金属层与第二列的第二层金属层的重叠部分之间设置有连接层，其它重叠部分之间未设置有连接层；最后一列的顶层金属层与中间一列的顶层金属层处于连接状态，第一列的第三层金属层与第二列的第三层金属层处于连接状态，其他处于同一层并且相邻的金属层处于断开状态；此时，所述位线与所述漏端之间存在通路，可以采用如下修改方式，使得所述位线与所述漏端之间不存在通路：
选取第二列的第三层金属层与第二列的第四层金属层，去除选取的两个金属层之间的连接层。
本发明实施例还提供一种半导体装置，该装置具有能够实现两个节点之间多次切换连接与断开状态的结构，通过在两个节点之间多次切换连接与断开的状态，实现更改连接状态所需要更改的版图层的数目最小。
所述半导体装置包括N列金属层，每一列包括M层金属层，N和M为不小于2的整数；同一列中的金属层通过连接层连接；通过连接相邻列之间的同层金属层，来实现两个节点之间连接状态的更改。所述同一列中的金属层之间的连接层，采用交错连接方式。所述不同列的相邻层的金属层之间设置成交叠形式。
本发明实施例还提供一种包括版本号的芯片，具有能够实现两个节点之间多次切换连接与断开状态的结构，通过在两个节点之间多次切换连接与断开的状态，实现更改连接状态所需要更改的版图层的数目最小。
如图10所示，本发明实施例还提供一种信息存储方法，具体包括以下步骤：
步骤101：确定只读存储器ROM中的逻辑地址；
步骤102：根据物理地址与逻辑地址的对应图，找出逻辑地址在版图上的物理地址；
步骤103：根据ROM电路的逻辑关系以及所要存储的信息，确定NMOS管的漏端与位线之间的连接状态；
步骤104：根据所确定的连接状态，在所确定的版图上的物理地址上存储所要存储的信息。
步骤104的一种实施方式如下：
在步骤103中确定NMOS管的漏端与位线处于连接状态时，在所确定的版图上的物理地址上设置具有如下结构的版图层：
该结构包括N列金属层，每一列包括M层金属层，N和M为不小于2的整数；用于记录所述比特数据的NMOS管的位线，固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；并且，
N列M层金属层中存在K1对位于同一层并且处于连接状态的两个相邻的金属层，K1为大于0并且不大于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间存在通路，L为不小于0并且不大于(M-1)*N的整数。
步骤104的另一种实施方式如下：
在步骤103中确定NMOS管的漏端与位线处于断开状态时，在所确定的版图上的物理地址上设置具有如下结构的版图层：
该结构包括N列金属层，每一列包括M层金属层，N和M为不小于2的整数；用于记录所述比特数据的NMOS管的位线，固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；并且，
N列M层金属层中存在K2对位于同一层并且处于连接状态的两个相邻的金属层，K2为不小于0并且小于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间不存在通路，L为不小于0并且不大于(M-1)*N的整数。
下面对本发明进行具体说明：
根据ROM中的电路结构，利用ROM中已有的一个上拉和下拉电路(ROM利用0、1来存储信息)，实现输出特定芯片版本号(chip version)的功能，并通过版图(layout)的特定画法，达到修改特定一层版图层(layer)，即可实现芯片版本号(chip version)更改的功能。
在此电路中，NMOS为预先做好，每一个代码(code)表现为NMOS的漏端(drain)与位线(bitline)之间的连线存在与否。在本例中，ROM的输出‘1’体现为NMOS的漏端(drain)与位线(bitline)通过连接层(via)相连，ROM的输出‘0’体现为NMOS的漏端(drain)与位线(bitline)之间不存在连接层(via)，属于断开状态。不同的字线(wordline)以及位线(bitline)通过地址信号的译码来控制，一次只可能有一个字线(wordline)有效和一个位线(bitline)被选通。为了得到想要的芯片版本号(chip version)，就需要在约定的地址上填上特定的代码(code)。同时控制好漏端(drain)与位线(bitline)之间的连线的版图(layout)，达到易于修改的目的。
如果芯片版本号(chip version)为一个n bit的数据，即画出n个下拉NMOS及n个NMOS的漏端(drain)与各自对应位线(bitline)之间的连线。以芯片版本号(chip version)为一个4bit的数据为例，即画出4个下拉NMOS及4个NMOS的漏端(drain)与各自对应位线(bitline)之间的连线。
此种画法可以通过多次修改任意一层版图层次(layer，包括连接层，扩散层，金属层等)，在每一个bit上实现多次‘0’-‘1’-‘0’-‘1’的转换。
如图5所示，默认状态芯片版本号(chip version)为‘0’时，特定芯片版本号(chip version)代码code的位线(bitline)与NMOS的漏端(drain)断开。当ROM处于读出状态，根据ROM读出数据的原理，位线(bitline)都先会被预充电到VDD。芯片版本号(chip version)对应地址被选通时，N管打开，漏端(drain)为接地(GND)时，但漏端(drain)与位线(bitline)之间不存在通路，位线(bitline)上仍为预充电的VDD，经过读出电路后，ROM输出‘0’。此为连接只读存储器(via ROM)的工作原理。
如图6所示，举metal3为例。只将metal3修改，连接在一起，实现位线(bitline)到NMOS的漏端(drain)的通路，当ROM读操作时，NMOS会将位线(bitline)上预充电的VDD下拉至GND，位线(bitline)的电平经过读出电路后，ROM输出‘1’。
如果再通过任意一层将ROM读出的‘1’再改为‘0’，则通过修改任意一层就可以实现，举metal4(第4层金属)为例，如图7所示，将‘X’位置的metal4从中间断开，即实现了位线(bitline)与NMOS的漏端(drain)的分离，这样ROM读出的数据又将变为‘0’。
同理，通过连接层(via)的修改方法如图8所示，以第2第3金属连接层(via2)为例，相对于图5，增加了一个第2第3金属连接层(via2)实现了位线(bitline)与NMOS的漏端(drain)的连接；
要断开该连接，可如图9所示，在‘X’位置拿掉一个第3第4金属连接层(via3)，即可断开位线(bitline)与NMOS的漏端(drain)：
最终，再用参数抽取工具抽取出版图的参数，同时用仿真工具来保证此种版图改法不会对电路造成影响，保证仿真结果的正确性。
相对于现有技术，本专利提供的layout方法增加了修改的选择机会，如图11所示。
本例是以常见的6层metal工艺为例，更据此原理，可类推至多晶硅(poly)，扩散层(diffusion)以及各种层次的metal上去。这种layout结构不仅可以用于各种mask ROM的code实现，也可用于普通电路的layout option。
综上，本发明的有益效果包括：
本发明实施例提供的方案中，记录比特数据的芯片包括N列M层金属层，用于记录所述比特数据的NMOS管的位线固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；处于同一层并且相邻的金属层处于连接或断开状态，处于同一列并且相邻的金属层之间设置有或未设置有连接层，使得所述位线与所述漏端之间存在通路或不存在通路。
本发明中NMOS管的位线与漏端之间设置有N列M层金属层，由于N和M为不小于2的整数，因此本发明与如图3所示的现有技术中位线与漏端之间的金属层结构相比，能够通过修改N列M层金属层中任何两个金属层的连接状态来修改对应的比特数据，即：可以通过将原本处于连接状态的两个处于同一层并且相邻的金属层断开、或者将原本处于断开状态的两个处于同一层并且相邻的金属层连接，来改变这两个金属层的连接状态，进而使得NMOS管的位线与漏端之间是否存在通路的情况发生变化；还可以通过在处于同一列并且相邻的金属层之间增加设置连接层或去除已有的连接层，来改变这两个金属层的连接状态，进而使得NMOS管的位线与漏端之间是否存在通路的情况发生变化。
通过上述分析，采用本发明能够增加对比特数据的修改方式的选择性。同时，采用本发明能够对比特数据进行多次修改，增加了对比特数据的修改机会。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种半导体装置，其特征在于，该装置具有能够实现两个节点之间多次切换连接与断开状态的结构，通过在两个节点之间多次切换连接与断开的状态，实现更改连接状态所需要更改的版图层的数目最小；该装置具体包括：
N列金属层，每一列包括M层金属层，同一列中的金属层通过连接层连接；所述同一列中的金属层之间的连接层，采用交错连接方式；其中，N和M为大于2的整数；
通过连接相邻列之间的同层金属层，来实现两个节点之间连接状态的更改。
2.如权利要求1所述的装置，其特征在于，不同列的相邻层的金属层之间设置成交叠形式。
3.一种包括版本号的芯片，其特征在于，具有能够实现两个节点之间多次切换连接与断开状态的结构，通过在两个节点之间多次切换连接与断开的状态，实现更改连接状态所需要更改的版图层的数目最小；具体包括：
N列金属层，每一列包括M层金属层，同一列中的金属层通过连接层连接；所述同一列中的金属层之间的连接层，采用交错连接方式；其中，N和M为大于2的整数；
通过连接相邻列之间的同层金属层，来实现两个节点之间连接状态的更改。
4.一种记录比特数据的芯片，其特征在于，该芯片包括：
N列金属层，每一列包括M层金属层，同一列中的金属层通过连接层连接；所述同一列中的金属层之间的连接层，采用交错连接方式；其中，N和M为大于2的整数；
用于记录所述比特数据的NMOS管的位线，固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；
N列M层金属层中存在K1对位于同一层并且处于连接状态的两个相邻的金属层，K1为大于0并且不大于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间存在通路；或者，
N列M层金属层中存在K2对位于同一层并且处于连接状态的两个相邻的金属层，K2为不小于0并且小于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间不存在通路，L为不小于0并且不大于(M-1)*N的整数。
5.如权利要求4所述的芯片，其特征在于，在N列金属层中存在满足以下条件并且相邻的第S列金属层和第T列金属层：
第S列金属层中的第i层金属层，与第T列金属层中的第i-1层和第i+1层金属层存在相互重叠的部分，该相互重叠的部分之间设置有或未设置有连接层；其中i在大于0并且小于M的偶数中取值；
第S列金属层中的第M层金属层，与第T列金属层中的第M-1层金属层存在相互重叠的部分，该相互重叠的部分之间设置有或未设置有连接层。
6.如权利要求4所述的芯片，其特征在于，在N为3，M为6，并且所述位线固化在第一列的底层金属层中，所述漏端固化在最后一列的底层金属层中时：
处于同一列并且相邻的金属层之间均设置有连接层；
最后一列的顶层金属层与中间一列的顶层金属层处于连接状态，其他处于同一层并且相邻的金属层处于断开状态，所述位线与所述漏端之间不存在通路。
7.如权利要求5所述的芯片，其特征在于，在N为3，M为6，并且所述位线固化在第一列的底层金属层中，所述漏端固化在最后一列的底层金属层中时：
处于同一列并且相邻的金属层之间均设置有连接层；
第S列金属层中的第i层金属层与第T列金属层中的第i-1层金属层的相互重叠的部分之间未设置有连接层；第S列金属层中的第i层金属层与第T列金属层中的第i+1层金属层的相互重叠的部分之间未设置有连接层；第S列金属层中的第M层金属层与第T列金属层中的第M-1层金属层的相互重叠的部分之间未设置有连接层；S的取值为1，T的取值为2；
最后一列的顶层金属层与中间一列的顶层金属层处于连接状态，其他处于同一层并且相邻的金属层处于断开状态，所述位线与所述漏端之间不存在通路。
8.一种修改芯片中记录的比特数据的方法，其特征在于，该芯片中包括N列金属层，每一列包括M层金属层，同一列中的金属层通过连接层连接；所述同一列中的金属层之间的连接层，采用交错连接方式，其中，N和M为大于2的整数；用于记录所述比特数据的NMOS管的位线固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；N列M层金属层中存在K2对位于同一层并且处于连接状态的两个相邻的金属层，K2为不小于0并且小于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间不存在通路，L为不小于0并且不大于(M-1)*N的整数；
所述方法包括：
选取处于同一层并且相邻的两个处于断开状态的金属层，将该两个处于断开状态的金属层进行连接，使得所述位线与所述漏端之间存在通路；或者，
选取处于同一列并且相邻的两个金属层，该两个金属层之间未设置有连接层，在该两个金属层之间设置连接层，使得所述位线与所述漏端之间存在通路。
9.一种修改芯片中记录的比特数据的方法，其特征在于，该芯片中包括N列金属层，每一列包括M层金属层，同一列中的金属层通过连接层连接；所述同一列中的金属层之间的连接层，采用交错连接方式，其中，N和M为大于2的整数；用于记录所述比特数据的NMOS管的位线固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；N列M层金属层中存在K2对位于同一层并且处于连接状态的两个相邻的金属层，K2为不小于0并且小于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间不存在通路，L为不小于0并且不大于(M-1)*N的整数；在N列金属层中存在满足以下条件并且相邻的第S列金属层和第T列金属层：
第S列金属层中的第i层金属层，与第T列金属层中的第i-1层和第i+1层金属层存在相互重叠的部分，该相互重叠的部分之间设置有或未设置有连接层；其中i在大于0并且小于M的偶数中取值；第S列金属层中的第M层金属层，与第T列金属层中的第M-1层金属层存在相互重叠的部分，该相互重叠的部分之间设置有或未设置有连接层；
所述方法包括：
选取处于同一层并且相邻的两个处于断开状态的金属层，将该两个处于断开状态的金属层进行连接，使得所述位线与所述漏端之间存在通路；或者，
选取处于同一列并且相邻的两个金属层，该两个金属层之间未设置有连接层，在该两个金属层之间设置连接层，使得所述位线与所述漏端之间存在通路或者，
选取处于相邻列并且相邻层的两个金属层，该两个金属层之间未设置有连接层，在该两个金属层的重叠部分之间设置连接层，使得所述位线与所述漏端之间存在通路。
10.如权利要求9所述的方法，其特征在于，在N为3，M为6，S为1，T为2，所述位线固化在第一列的底层金属层中，所述漏端固化在最后一列的底层金属层中，并且处于同一列并且相邻的金属层之间均设置有连接层，每对相互重叠的部分之间未设置有连接层，最后一列的顶层金属层与中间一列的顶层金属层处于连接状态，其他处于同一层并且相邻的金属层处于断开状态时，所述选取处于同一列并且相邻的两个金属层，该两个金属层之间未设置有连接层，在该两个金属层之间设置连接层包括：
选取第一列的第三层金属层与第二列的第三层金属层，将选取的两个金属层连接。
11.如权利要求9所述的方法，其特征在于，在N为3，M为6，S为1，T为2，所述位线固化在第一列的底层金属层中，所述漏端固化在最后一列的底层金属层中，并且处于同一列并且相邻的金属层之间均设置有连接层，每对相互重叠的部分之间未设置有连接层，最后一列的顶层金属层与中间一列的顶层金属层处于连接状态，其他处于同一层并且相邻的金属层处于断开状态时，所述选取处于相邻列并且相邻层的两个金属层，该两个金属层之间未设置有连接层，在该两个金属层的重叠部分之间设置连接层包括：
选取第一列的第三层金属层与第二列的第二层金属层，在选取的两个金属层的重叠部分之间设置连接层。
12.一种修改芯片中记录的比特数据的方法，其特征在于，该芯片中包括N列金属层，每一列包括M层金属层，同一列中的金属层通过连接层连接；所述同一列中的金属层之间的连接层，采用交错连接方式，其中，N和M为大于2的整数；用于记录所述比特数据的NMOS管的位线固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；N列M层金属层中存在K1对位于同一层并且处于连接状态的两个相邻的金属层，K1为大于0并且不大于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间存在通路，L为不小于0并且不大于(M-1)*N的整数；
所述方法包括：
选取处于同一层并且相邻的两个处于连接状态的金属层，将该两个处于连接状态的金属层断开，使得所述位线与所述漏端之间不存在通路；或者，
选取一个金属层，将该金属层断开，使得所述位线与所述漏端之间不存在通路；或者，
选取处于同一列并且相邻的两个金属层，该两个金属层之间设置有连接层，去除该连接层，使得所述位线与所述漏端之间不存在通路。
13.一种修改芯片中记录的比特数据的方法，其特征在于，该芯片中包括N列金属层，每一列包括M层金属层，同一列中的金属层通过连接层连接；所述同一列中的金属层之间的连接层，采用交错连接方式，其中，N和M为大于2的整数；用于记录所述比特数据的NMOS管的位线固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；N列M层金属层中存在K1对位于同一层并且处于连接状态的两个相邻的金属层，K1为大于0并且不大于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间存在通路，L为不小于0并且不大于(M-1)*N的整数；在N列金属层中存在满足以下条件并且相邻的第S列金属层和第T列金属层：
第S列金属层中的第i层金属层，与第T列金属层中的第i-1层和第i+1层金属层存在相互重叠的部分，该相互重叠的部分之间设置有或未设置有连接层，其中i在大于0并且小于M的偶数中取值；第S列金属层中的第M层金属层，与第T列金属层中的第M-1层金属层存在相互重叠的部分，该相互重叠的部分之间设置有或未设置有连接层；
所述方法包括：
选取处于同一层并且相邻的两个处于连接状态的金属层，将该两个处于连接状态的金属层断开，使得所述位线与所述漏端之间不存在通路；或者，
选取处于同一列并且相邻的两个金属层，该两个金属层之间设置有连接层，去除该连接层，使得所述位线与所述漏端之间不存在通路；或者，
选取一个金属层，将该金属层断开，使得所述位线与所述漏端之间不存在通路；或者，
选取处于相邻列并且相邻层的两个金属层，该两个金属层之间设置有连接层，去除该连接层，使得所述位线与所述漏端之间不存在通路。
14.如权利要求13所述的方法，其特征在于，在N为3，M为6，S为1，T为2，所述位线固化在第一列的底层金属层中，所述漏端固化在最后一列的底层金属层中；并且处于同一列并且相邻的金属层之间均设置有连接层，第一列的第三层金属层与第二列的第二层金属层的重叠部分之间设置有连接层，其它重叠部分之间未设置有连接层；最后一列的顶层金属层与中间一列的顶层金属层处于连接状态，第一列的第三层金属层与第二列的第三层金属层处于连接状态，其他处于同一层并且相邻的金属层处于断开状态时，所述选取一个金属层，将该金属层断开包括：
选取第二列的第四层金属层，将该金属层断开，断开后的左半部分金属层通过连接层与第二列的第五层金属层相连，右半部分金属层通过连接层与第二列的第三层金属层相连。
15.如权利要求13所述的方法，其特征在于，在N为3，M为6，S为1，T为2，所述位线固化在第一列的底层金属层中，所述漏端固化在最后一列的底层金属层中；并且处于同一列并且相邻的金属层之间均设置有连接层，第一列的第三层金属层与第二列的第二层金属层的重叠部分之间设置有连接层，其它重叠部分之间未设置有连接层；最后一列的顶层金属层与中间一列的顶层金属层处于连接状态，第一列的第三层金属层与第二列的第三层金属层处于连接状态，其他处于同一层并且相邻的金属层处于断开状态时，所述选取处于同一列并且相邻的两个金属层，该两个金属层之间设置有连接层，去除该连接层包括：
选取第二列的第三层金属层与第二列的第四层金属层，去除选取的两个金属层之间的连接层。
16.一种信息存储方法，其特征在于，该方法包括：
确定只读存储器ROM中的逻辑地址；
根据物理地址与逻辑地址的对应图，找出逻辑地址在版图上的物理地址；
根据ROM电路的逻辑关系以及所要存储的信息，确定NMOS管的漏端与位线之间的连接状态；
根据所确定的连接状态，在所确定的版图上的物理地址上存储所要存储的信息；
其中，所述根据所确定的连接状态，在所确定的版图上的物理地址上存储所要存储的信息包括：
在NMOS管的漏端与位线处于连接状态时，在所确定的版图上的物理地址上设置具有如下结构的版图层：该结构包括N列金属层，每一列包括M层金属层，同一列中的金属层通过连接层连接；所述同一列中的金属层之间的连接层，采用交错连接方式，其中，N和M为大于2的整数；用于记录所述比特数据的NMOS管的位线，固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；并且，N列M层金属层中存在K1对位于同一层并且处于连接状态的两个相邻的金属层，K1为大于0并且不大于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间存在通路，L为不小于0并且不大于(M-1)*N的整数；
在NMOS管的漏端与位线处于断开状态时，在所确定的版图上的物理地址上设置具有如下结构的版图层：该结构包括N列金属层，每一列包括M层金属层，同一列中的金属层通过连接层连接；所述同一列中的金属层之间的连接层，采用交错连接方式，其中，N和M为大于2的整数；用于记录所述比特数据的NMOS管的位线，固化在N列金属层中边缘列的底层或顶层金属层中，所述NMOS管的漏端固化在另一边缘列的底层或顶层金属层中；并且，N列M层金属层中存在K2对位于同一层并且处于连接状态的两个相邻的金属层，K2为不小于0并且小于(N-1)*M的整数；N列M层金属层中存在L对位于同一列并且其间设置有连接层的两个相邻的金属层，使得所述位线与所述漏端之间不存在通路，L为不小于0并且不大于(M-1)*N的整数。
CN201010609607.1A 2010-12-28 2010-12-28 半导体装置、芯片及修改比特数据的方法 Active CN102543190B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010609607.1A CN102543190B (zh) 2010-12-28 2010-12-28 半导体装置、芯片及修改比特数据的方法
PCT/CN2011/083911 WO2012089011A1 (zh) 2010-12-28 2011-12-14 半导体装置、芯片及修改比特数据的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010609607.1A CN102543190B (zh) 2010-12-28 2010-12-28 半导体装置、芯片及修改比特数据的方法

Publications (2)

Publication Number Publication Date
CN102543190A CN102543190A (zh) 2012-07-04
CN102543190B true CN102543190B (zh) 2015-05-27

Family

ID=46349882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010609607.1A Active CN102543190B (zh) 2010-12-28 2010-12-28 半导体装置、芯片及修改比特数据的方法

Country Status (2)

Country Link
CN (1) CN102543190B (zh)
WO (1) WO2012089011A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109543260B (zh) * 2018-11-09 2021-02-02 珠海格力电器股份有限公司 一种记录芯片版本号的电路、方法及存储介质
CN113380767B (zh) * 2021-05-13 2024-01-12 裕太微电子股份有限公司 一种芯片版本号控制结构及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2338593A (en) * 1998-06-19 1999-12-22 Texas Instruments Ltd Integrated circuits provided with self-information
CN1635638A (zh) * 2003-12-30 2005-07-06 中芯国际集成电路制造(上海)有限公司 用做测试装置的多金属层sram存储器
CN1877836A (zh) * 2005-06-10 2006-12-13 联发科技股份有限公司 一种集成电路及修正该集成电路的版本号码的相关方法
CN101118904A (zh) * 2007-09-05 2008-02-06 华为技术有限公司 一种集成电路及集成电路的布线与版本号修改的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1521622A (zh) * 2003-01-29 2004-08-18 上海芯华微电子有限公司 集成电路的版图识别方法
US20040251472A1 (en) * 2003-06-11 2004-12-16 Broadcom Corporation Memory cell for modification of revision identifier in an integrated circuit chip
US7265448B2 (en) * 2004-01-26 2007-09-04 Marvell World Trade Ltd. Interconnect structure for power transistors
US7349264B2 (en) * 2005-12-28 2008-03-25 Sandisk Corporation Alternate sensing techniques for non-volatile memories
US7736965B2 (en) * 2007-12-06 2010-06-15 International Business Machines Corporation Method of making a FinFET device structure having dual metal and high-k gates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2338593A (en) * 1998-06-19 1999-12-22 Texas Instruments Ltd Integrated circuits provided with self-information
CN1635638A (zh) * 2003-12-30 2005-07-06 中芯国际集成电路制造(上海)有限公司 用做测试装置的多金属层sram存储器
CN1877836A (zh) * 2005-06-10 2006-12-13 联发科技股份有限公司 一种集成电路及修正该集成电路的版本号码的相关方法
CN101118904A (zh) * 2007-09-05 2008-02-06 华为技术有限公司 一种集成电路及集成电路的布线与版本号修改的方法

Also Published As

Publication number Publication date
WO2012089011A1 (zh) 2012-07-05
CN102543190A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN104821182A (zh) 半导体存储器件及包括其的系统
TWI740198B (zh) 用於決定電路單元中缺陷的方法、設備及電腦可讀媒體
US9740815B2 (en) Electromigration-aware integrated circuit design methods and systems
CN103366028A (zh) 一种现场可编程门阵列芯片布局方法
CN106373614A (zh) 半导体存储器件及其操作方法
CN106981310A (zh) 半导体存储器装置及其操作方法
WO2012010934A1 (en) Method for optimising cell variant selection within a design process for an integrated circuit device
US7062740B2 (en) System and method for reducing design cycle time for designing input/output cells
CN108028067A (zh) 存储器中的分割擦除
CN105574270B (zh) 一种抗单粒子加固电路单元布局布线方法
CN102543190B (zh) 半导体装置、芯片及修改比特数据的方法
CN103870617B (zh) 低频芯片自动布局布线方法
US6442740B1 (en) Clock signal analysis device and clock signal analysis method
US20100275168A1 (en) Design method of semiconductor integrated circuit device and program
GB2529221A (en) Content addressable memory cell and array
US9508414B2 (en) Memory cell supply voltage reduction prior to write cycle
US9940422B2 (en) Methods for reducing congestion region in layout area of IC
US9298875B2 (en) Semiconductor circuit design method, memory compiler and computer program product
CN104851453A (zh) 用于低功率sram的写入辅助方案
CN103426452A (zh) 一种存储器级联以及封装方法及其装置
US7325217B2 (en) Automatic wiring method for the crosstalk reduction
CN102754208A (zh) 旁路电容器电路以及提供用于集成电路管芯的旁路电容的方法
US20030159121A1 (en) Variable stage ratio buffer insertion for noise optimization in a logic network
US11017138B2 (en) Timing analysis for parallel multi-state driver circuits
US11023650B2 (en) Apparatus and method for circuit timing fixing using extension metal sections and alternate vias

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JUXIN(ZHUHAI) TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: JULI INTEGRATED CIRCUIT DESIGN CO., LTD.

Effective date: 20141212

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20141212

Address after: 519085, C, No. 1, No. four, 1 hi tech Zone, Tang Wan Town, Guangdong, Zhuhai

Applicant after: ACTIONS (ZHUHAI) TECHNOLOGY CO., LTD.

Address before: 519085 No. 1, unit 15, building 1, 1 Da Ha Road, Tang Wan Town, Guangdong, Zhuhai

Applicant before: Juli Integrated Circuit Design Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161202

Address after: 519000 Guangdong city of Zhuhai province Hengqin Baohua Road No. 6, room 105 -20527

Patentee after: Yi (Zhuhai) core Microelectronics Research Institute Co. Ltd.

Address before: 519085 C District, 1# workshop, No. 1, science and technology No. four road, hi tech Zone, Zhuhai, Guangdong, China

Patentee before: ACTIONS (ZHUHAI) TECHNOLOGY CO., LTD.