CN1877836A - 一种集成电路及修正该集成电路的版本号码的相关方法 - Google Patents

一种集成电路及修正该集成电路的版本号码的相关方法 Download PDF

Info

Publication number
CN1877836A
CN1877836A CN200610087954.6A CN200610087954A CN1877836A CN 1877836 A CN1877836 A CN 1877836A CN 200610087954 A CN200610087954 A CN 200610087954A CN 1877836 A CN1877836 A CN 1877836A
Authority
CN
China
Prior art keywords
integrated circuit
programmable structure
phase output
logical value
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200610087954.6A
Other languages
English (en)
Inventor
游永杰
王柏森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN1877836A publication Critical patent/CN1877836A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

一种集成电路及修正该集成电路的版本号码的相关方法，包含一辨识电路提供一只读逻辑值以辨识集成电路。辨识电路包含多级可程序化结构以决定只读逻辑值，每一可程序化结构包含一逻辑单元及一传导路径。逻辑单元具有连接至可程序化结构的输入端口的输入端、反相输出端及同相输出端，同相输出端的逻辑值与输入端的逻辑值相同，反相输出端的逻辑值与输入端的逻辑值不同。传导路径位于多个导电层之一，经由程序化选择性连接逻辑单元中反相输出端或同相输出端至可程序化结构的输出端口。依据本发明，对于多个导电层，电路布局可被修正以改变只读逻辑值，已对应的改变用以辨识集成电路的特性，例如集成电路的版本号码，这将大大减少制造集成电路的花费。

Description

一种集成电路及修正该集成电路的版本号码的相关方法
技术领域
本发明提供一种用于集成电路的版本辨识方法，尤指一种在每一导电层都具有可变更传导路径的集成电路及修正集成电路的版本号码的相关方法。
背景技术
随着半导体制造技术的进步，集成电路设计的复杂度日益提高，因而集成电路的电路布局的修改机率也随之增加，一般而言，修改集成电路是通过改变集成电路中的导电层(例如金属层(metal layer)或是过孔层(via layer))的掩膜来修改电路布局的设计，这种对于电路布局设计上的改变将造成接下来的集成电路与之前的不同，而为了区别不同版本的集成电路，便使用版本号码以提供辨识信息来区分不同的集成电路，其中该版本号码通常是储存于集成电路内部的存储器的一组只读逻辑值，更明确地说，在相关技术中储存版本号码是通过在多组外部接脚中的每一接脚提供一电压电平，该电压电平是用来代表版本号码中的某个位，其一般经由硬件连接线连接至电压源以提供电压电平，而此硬件连接线的线路通常位于至少一层的金属层或是过孔层上。
然而，电路设计者所改变的导电层通常不同于具有定义集成电路的版本号码的硬件连接线的导电层，也即，一般对于修改电路布局而言，当改变版本号码时，已知集成电路上需要额外增加导电层，举例来说，修改第一导电层的电路布局而改变集成电路设计时，若使用不同于第一导电层的第二导电层来定义版本号码，由于集成电路设计上的改变使得该第二导电层的电路布局必须改变，因此，必须重新设计，制造两个新掩膜以用于修改第一、第二导电层的电路布局，但因为掩膜费用相当昂贵，所以修改版本号码而增加额外导电层的电路改变将造成集成电路制造时增加相当大的花费。
发明内容
因此，本发明的目的之一是提供于每一导电层上具有一可变更传导路径的集成电路，以及提供修改一用以辨识该集成电路的特性，例如该集成电路的版本号码的相关方法，以大幅减少制造集成电路的花费。
依据本发明，其是揭露一种集成电路，其包含有多个导电层以及一辨识电路。每一导电层具有一已定义的电路布局。该辨识电路是用来提供一只读逻辑值(read-only logic value)，其中该只读逻辑值为“0”及“1”其中之一，用于辨识该集成电路的一特性。该辨识电路包含有多级可程序化结构，其两两耦接成串接形式，用来在该多级可程序化结构中的第一个可程序化结构的一输入端口接收一预定逻辑值时，在该多级可程序化结构中的最后一个可程序化结构的一输出端口产生该只读逻辑值；另外，该多级可程序化结构中的每一可程序化结构包含有一逻辑单元(logic cell)以及一传导路径。该逻辑单元具有一输入端、一反相输出端以及一同相输出端，其中该输入端连接至该可程序化结构的一输入端口，该同相输出端的一逻辑值相同于该输入端的一逻辑值，以及该反相输出端的一逻辑值不同于该输入端的该逻辑值。该传导路径位于该多个导电层的其中之一，其经由程序化来选择性连接该逻辑单元中的该反相输出端与该同相输出端的其中之一至该可程序化结构的一输出端口。
其中，所述集成电路的版本号码为一K位数值，而且K为一整数。而，所述集成电路包含有K个辨识电路，其中该K个辨识电路中的每一辨识电路用来产生该K位数值中一位。
依据本发明，对于每一导电层，该集成电路提供一种可程序化结构，因此，导电层的电路布局可被修正以改变该集成电路的特性与版本号码，此将大大减少制造集成电路时的花费。
附图说明
图1为本发明集成电路的一实施例的剖面示意图。
图2是本发明位于集成电路内部用来辨识集成电路的版本号码的辨识电路的一实施例的示意图。
图3是本发明实现图2所示的逻辑单元的一实施例的示意图。
主要组件符号说明：
100             集成电路        110             晶片
112             导电层          120、140        导通孔
130、150        金属层
160a、160b、160c二氧化硅绝缘材料层
170、180        过孔层          200             辨识电路
210、220、230、240              可程序化结构
212、222、232、242              逻辑单元
214、224、234、244              传导路径
具体实施方式
请参照图1，图1是本发明集成电路100的一实施例的剖面示意图。如图1所示，晶片110位于集成电路100中的最底层，并且晶片110是一层硅材料，其内部含有经由P型与N型掺杂的扩散区所产生的多个晶体管装置，该多个晶体管装置的结构与操作是熟习此项技术者所熟知的，故在此不另赘述。请注意到，晶片110包含有部分的扩散材料以产生导电层112，其可依据特定的掩膜处理而允许在晶片110内部中定义不同的传导路径，另外，二氧化硅绝缘材料层160a沉积于晶片110的上方，并请注意到，本发明的二氧化硅绝缘材料层160a、160b与160c沉积于两个相邻的金属层之间，用来提供绝缘保护功能子集成电路100。在二氧化硅绝缘材料层160a沉积之后，放置一蚀刻掩膜(etching mask)于二氧化硅绝缘材料层160a之上，并激活蚀刻处理以产生至少一穿过二氧化硅绝缘材料层160a的沟道，然后金属材料将沉积在二氧化硅绝缘材料层160a的上方以形成连接至晶片110的扩散部分(也即导电层112)以及金属层130的一导通孔(via)120，而金属层130是经由二氧化硅绝缘材料层160a上方的掩膜来进行沉积，并且金属层130具有该掩膜所定义的连接路径。
同样地，在二氧化硅绝缘材料层160b沉积之后，放置另一蚀刻掩膜于二氧化硅绝缘材料层160b的上方，并激活蚀刻处理以产生至少一穿过二氧化硅绝缘材料层160b的沟道，然后金属材料沉积在二氧化硅绝缘材料层160b的上方以形成一导通孔140，而金属层150是经由二氧化硅绝缘材料层160b上方的掩膜来进行沉积，并且金属层150也具有该掩膜所定义的连接路径。如图1所示，导通孔140连接金属层130至金属层150，此外，一般而言，具有导通孔120与140的二氧化硅绝缘材料层160a与160b分别被称为过孔层170与180。
请注意到，每一导电层具有一已定义的电路布局并且形成于集成电路100中的导电层的数目取决于电路设计，而图1只显示两个金属层130、150与两个过孔层170、180以作为说明，此非本发明的限制，另外，如图1所示的结构也只作为说明之用，非本发明的限制；此外，导电层并非限制于只能使用金属层或过孔层来加以命名或是限制需由金属材料形成，其它特定材料及其相关名称(例如多晶层(poly layer)、扩散层(diffusion layer)或是接触层(contact layer))也可用来形成并被命名为导电层，而其用于传导的基本功能是相同的。
请同时参照图2与图1，图2是本发明位于集成电路100内部以辨识集成电路100版本号码的辨识电路200的一实施例的示意图该辨识电路200可用以提供一版本号码，例如：N位的数值(N为一整数)。请注意到，为了简化说明，图2只显示辨识电路200中的一小部分，也即，所显示的部分包含有用来提供集成电路100的版本号码中单一位的电路系统，而图2所示的电路系统也可以被修改成符合表示N(也即，N是一大于1的整数或是等于1的整数)位的版本号码的需求，例如使用N个图2中的电路，即可提供N位的数值，这是熟习此项技术者所熟知的。另外，辨识电路200包含有两两耦接形成串接的多级可程序化结构210、220、230与240，在本实施例中，图2所示的每一可程序化结构是经由图1所示的一特定导电层来进行程序化，举例来说，假设集成电路100只包含有四个导电层(也即，金属层130、150与过孔层170、180)，则可程序化结构210、220、230与240分别经由金属层150、过孔层180、金属层130与过孔层170来进行程序化，如图2所示，每一个可程序化结构210、220、230与240都有一逻辑单元(logic cell)212、222、232与242以及都有一传导路径214、224、234与244，其中传导路径214可被程序化为路径P1或是P1’，传导路径224可被程序化为路径P2或是P2’，传导路径234可被程序化为路径P3或是P3’，以及传导路径244可被程序化为路径P4或是P4’；另外，可程序化结构210、220、230与240有相同的结构与功能，在此仅以可程序化结构210作为说明，其它则不赘述，举例来说，可程序化结构210中的逻辑单元212使反相输出端(-)所输出的逻辑值不同于输入端N1的逻辑值，并且使同相输出端(+)所输出的逻辑值相同于输入端N1的逻辑值，换句话说，依据逻辑单元212的输入信号，逻辑单元212将提供一反相输出以及一同相输出，在此请注意到，上述的路径P1、P2、P3以及P4分别表示用来连接至可程序化结构210、220、230与240中的同相输出端(+)的路径，而上述的路径P1’、P2’、P3’以及P4’分别表示用来连接至可程序化结构210、220、230与240中的反相输出端(-)的路径，因此，在可程序化结构210中的传导路径214被程序化来选择性连接逻辑单元212中的反相输出端(-)与同相输出端(+)的其中之一至可程序化结构210的输出端N2。本发明的主要技术特征为：传导路径214、224、234与244分别设置于集成电路100中的导电层150、过孔层140、导电层130与过孔层120，对于逻辑单元212、222、232与242而言，其被制造于集成电路100内部，且其输入端与输出端经由电路布局而连结至相对应的导电层，举例来说，逻辑单元222的输入端连接至金属层150，而其两个输出端则都连接至过孔层180，另外，辨识电路200中的逻辑单元212的形成以及经由导电层来布局所要的连接路径是熟习此项技术者所熟知的，故在此省略而不赘述，而辨识电路200的操作方式则详述于后。
若提供输入电压Vin，则可程序化结构210、220、230与240开始运作以决定最后集成电路100所产生的只读逻辑值OUT，请注意到，输入电压Vin可设定成两种不同电压电平(例如0伏特与5伏特)以表示位“0”与位“1”，然而，根据不同的电路设计，输入电压Vin所设定的用于版本辨识的电压电平可能会改变，举例来说，假设对于目前集成电路100的电路设计来说，在提供对应于“1”的输入电压Vin下，辨识电路200所辨识出的版本号码中某一位设定为“1”，在这种情况下，可程序化结构210、220、230与240被程序化来造成路径P1’、P2’、P3与P4布局于相对应的导电层上，也即金属层150、过孔层180、金属层130以及过孔层170。因此，若对应于“1”的输入电压Vin已提供给逻辑单元212，则逻辑单元212令其反相输出端的输出为“0”，而其同相输出端的输出为“1”，如上所述，这两种输出端都连结至金属层150，而因为传导路径214被程序化为金属层150上的路径P1’，因此由反相输出端所输出的“0”将通过传导路径214与逻辑单元222之间的连接而传递至下一级的可程序化结构220，然后，逻辑单元222则根据输入端所输入的“0”，令其反相输出端的输出为“1”，而其同相输出端的输出为“0”，此外，此两个输出端都连结至过孔层180，因为传导路径224被程序化为过孔层180上的路径P2’，因此由反相输出端所输出的“1”将通过传导路径224而传递至下一级可程序化结构230。
逻辑单元232则根据输入端所输入的“1”，令其反相输出端的输出为“0”而其同相输出端的输出为“1”，如上所述，此两个输出端都连结至金属层130，因为传导路径234被程序化为金属层130上的路径P3，因此由同相输出端所输出的“1”将通过传导路径234而传递至下一级可程序化结构240。最后，逻辑单元242根据输入端所输入的“1”，令其反相输出端的输出为“0”，而其同相输出端的输出为“1”，如上所述，此两种输出端都连结至过孔层170，而因为传导路径244被程序化为过孔层170上的路径P4，则由辨识电路200所产生的只读逻辑值OUT最后将成为对应版本号码中某一位所需要的值“1”。
在此请注意到，最后的只读逻辑值OUT是由存在于信号传送路径上的反相输出端的个数所决定，而依据上述的情形，输入电压Vin通过如图2所示的导电层，并且其所通过的路径上存在两个反相输出端，因此，由于所通过的反相输出端是偶数个，最后的只读逻辑值OUT与输入电压Vin有相同的逻辑值；反之，若所通过的反相输出端是奇数个，则最后的只读逻辑值OUT必定与输入电压Vin有不同的逻辑值，依据此项法则，通过设计可程序化结构内部的传导路径，便可正确地定义版本号码中的每一位，举例来说，若集成电路100的改变会造成电路布局需要修正多个导电层(例如金属层150、130与过孔层180)，则传导路径214、224、234便可一并经由适当地程序化来调整信号传送路径上的反相输出端的个数以正确地改变只读逻辑值OUT，使其成为所需要的逻辑值。
明显地，传导路径214、224、234与244有能力控制只读逻辑值OUT，举例来说，若传导路径214、224、234与244的其中之一改变其路径设计，则只读逻辑值OUT将被由“1”反转变成“0”，因此，若电路设计者需要改变金属层150的电路布局以修正集成电路100的某个设计错误时，可通过重新设计金属层150上的可程序化结构的传导路径来改变集成电路100的版本号码，更明确地说，若图2所示的只读逻辑值OUT所定义的版本号码的某一位需要修正时，金属层150上的传导路径214将被重新设计成另一路径P1’，造成对应于“1”的输入电压Vin将使只读逻辑值OUT为“0”，因此，考虑目前昂贵的掩膜费用以及制造集成电路时的昂贵花费，可经由最小程度的修正来制造出具有新版本号码的新集成电路，因而可大大地降低集成电路的成本。
在本发明中，逻辑单元212、222、232与242是用来提供一反相输出与一同相输出，然而，任何能够达成上述信号处理的电路系统都可以作为逻辑单元212、222、232与242。请参照图3，图3是本发明实现图2所示的逻辑单元212的一实施例的示意图，其中该信号处理的电路系统可通过一反相器而得以实现，也即，使用一反相器以作为具有反相输出端(-)与同相输出端(+)的逻辑单元212，在此请注意，该反相器只作为一实施例以用来说明，并非本发明的限制；另外，在本发明的其它实施例中，也揭露可使用不同的反相功能组件，例如与非门(NAND gate)、或非门(NOR gate)、与或非门(AND-OR-NOT(AOI)gate)、或与非门(OR-AND-NOT(OAI)gate)或是具有反相输出的多路器等等。如图3所示，依据设计需要，可变更路径P1或P1’来正确地经由金属层150控制并选择反相输出端(-)与同相输出端(+)其中之一。
相对于已知集成电路的版本辨识，本发明的集成电路对于每一个导电层都提供一种可程序化结构，因此，每一导电层的电路布局都可以修正以改变集成电路的特性与版本号码，并大幅降低制造成本。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (21)

1.一种集成电路，其特征在于包含有：
多个导电层，每一导电层具有一已定义的电路布局；以及
一辨识电路，用来提供一只读逻辑值，其中该只读逻辑值为“0”及“1”其中之一，并用于辨识该集成电路的一特性，该辨识电路包含有：
多级可程序化结构，其两两耦接成串接形式，用来于该多级可程序化结构中的第一个可程序化结构的一输入端口接收一预设逻辑值时，在该多级可程序化结构中的最后一个可程序化结构的一输出端口产生该只读逻辑值，该多级可程序化结构中的每一可程序化结构包含有：
一逻辑单元，其具有一输入端、一反相输出端以及一同相输出端，其中该输入端连接至所述可程序化结构的一输入端口，该同相输出端的一逻辑值相同于该输入端的一逻辑值，以及该反相输出端的一逻辑值不同于该输入端的该逻辑值；以及
一传导路径，位于该多个导电层的其中之一，该传导路径经由程序化来选择性连接所述逻辑单元中的该反相输出端与该同相输出端的其中之一至该可程序化结构的一输出端口。
2.如权利要求1所述的集成电路，其特征在于，所述逻辑单元的同相输出端连接至所述逻辑单元的输入端。
3.如权利要求1所述的集成电路，其特征在于，所述逻辑单元为一反相器。
4.如权利要求1所述的集成电路，其特征在于，所述多个导电层的其中之一为一金属层。
5.如权利要求1所述的集成电路，其特征在于，所述多个导电层的其中之一为一过孔层。
6.如权利要求1所述的集成电路，其特征在于，所述多个导电层的其中之一为一多晶层。
7.如权利要求1所述的集成电路，其特征在于，所述多个导电层的其中之一为一扩散层。
8.如权利要求1所述的集成电路，其特征在于，所述多个导电层的其中之一为一接触层。
9.如权利要求1所述的集成电路，其特征在于，所述集成电路的特性为该集成电路的一版本号码。
10.如权利要求1所述的集成电路，其特征在于，所述集成电路的特性为一K位数值，而且K为一整数。
11.如权利要求10所述的集成电路，其特征在于，所述集成电路包含有K个辨识电路，其中该K个辨识电路中的每一辨识电路用来产生该K位数值中一位。
12.一种修改一只读逻辑值的方法，该只读逻辑值为“0”及“1”其中之一，用来辨识一集成电路的一特性，该方法包含有：
在所述集成电路中提供多级可程序化结构，其两两耦接成串接形式，用来在该多级可程序化结构中的第一个可程序化结构的一输入端口接收一预定逻辑值时，决定输出至该多级可程序化结构中的最后一个可程序化结构的一输出端口的只读逻辑值；
在所述多级可程序化结构中的每一可程序化结构形成：
一逻辑单元，其具有一输入端、一反相输出端以及一同相输出端，其中该输入端连接至该可程序化结构的一输入端口，该同相输出端的一逻辑值相同于该输入端的一逻辑值，以及该反相输出端的一逻辑值不同于该输入端的该逻辑值；以及
一传导路径，位于该集成电路中多个导电层的其中之一，该传导路径是经由程序化来选择性连接该逻辑单元中的该反相输出端与该同相输出端的其中之一至该可程序化结构的一输出端口；以及重新设计一特定可程序化结构的一传导路径来修改该只读逻辑值。
13.如权利要求12所述的方法，其特征在于，所述特定可程序化结构的传导路径位于该集成电路中一电路布局改变的特定导电层。
14.如权利要求12所述的方法，其特征在于，形成该逻辑单元的步骤包含有提供一反相器。
15.如权利要求12所述的方法，其特征在于，所述多个导电层的其中之一为一金属层。
16.如权利要求12所述的方法，其特征在于，所述多个导电层分其中之一为一过孔层。
17.如权利要求12所述的方法，其特征在于，所述多个导电层的其中之一为一多晶层。
18.如权利要求12所述的方法，其特征在于，所述多个导电层的其中之一为一扩散层。
19.如权利要求12所述的方法，其特征在于，所述多个导电层的其中之一为一接触层。
20.如权利要求12所述的方法，其特征在于，所述集成电路的特性为该集成电路的一版本号码。
21.如权利要求12所述的方法，其特征在于，所述集成电路的特性为一K位数值，而且K为一整数。
CN200610087954.6A 2005-06-10 2006-06-08 一种集成电路及修正该集成电路的版本号码的相关方法 Pending CN1877836A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/160,136 US20060278987A1 (en) 2005-06-10 2005-06-10 Integrated circuit having a programmable conductive path on each conductive layer and related method of modifying a version number assigned to the integrated circuit
US11/160,136 2005-06-10

Publications (1)

Publication Number Publication Date
CN1877836A true CN1877836A (zh) 2006-12-13

Family

ID=37510212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610087954.6A Pending CN1877836A (zh) 2005-06-10 2006-06-08 一种集成电路及修正该集成电路的版本号码的相关方法

Country Status (3)

Country Link
US (1) US20060278987A1 (zh)
CN (1) CN1877836A (zh)
TW (1) TW200644208A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011076056A1 (zh) * 2009-12-21 2011-06-30 炬力集成电路设计有限公司 具有版本号的芯片及修改芯片版本号的方法
CN102543190A (zh) * 2010-12-28 2012-07-04 炬力集成电路设计有限公司 半导体装置、芯片及修改比特数据的方法
CN103049611A (zh) * 2012-12-21 2013-04-17 西安华芯半导体有限公司 一种可识别芯片及其添加图形的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201140786A (en) * 2010-05-14 2011-11-16 Realtek Semiconductor Corp Layout structure and version control circuit for integrated circuit
TWI596732B (zh) * 2015-08-17 2017-08-21 領特公司 金屬層配置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459355A (en) * 1992-12-09 1995-10-17 Intel Corporation Multiple layer programmable layout for version identification
US6292024B1 (en) * 1999-12-14 2001-09-18 Philips Electronics North America Corporation Integrated circuit with a serpentine conductor track for circuit selection

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011076056A1 (zh) * 2009-12-21 2011-06-30 炬力集成电路设计有限公司 具有版本号的芯片及修改芯片版本号的方法
CN102543190A (zh) * 2010-12-28 2012-07-04 炬力集成电路设计有限公司 半导体装置、芯片及修改比特数据的方法
CN102543190B (zh) * 2010-12-28 2015-05-27 炬芯（珠海）科技有限公司 半导体装置、芯片及修改比特数据的方法
CN103049611A (zh) * 2012-12-21 2013-04-17 西安华芯半导体有限公司 一种可识别芯片及其添加图形的方法
CN103049611B (zh) * 2012-12-21 2015-08-19 西安华芯半导体有限公司 一种可识别芯片及其添加图形的方法

Also Published As

Publication number Publication date
TW200644208A (en) 2006-12-16
US20060278987A1 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
US7503026B2 (en) Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit
US6957402B2 (en) Yield maximization in the manufacture of integrated circuits
CN1877836A (zh) 一种集成电路及修正该集成电路的版本号码的相关方法
US6763511B2 (en) Semiconductor integrated circuit having macro cells and designing method of the same
US7500214B2 (en) System and method for reducing design cycle time for designing input/output cells
US7757190B2 (en) Design rules checking augmented with pattern matching
JP2003516588A (ja) 集積回路の改良
US20070136702A1 (en) Semiconductor device layout inspection method
KR20010029851A (ko) 표준 셀, 표준 셀 어레이 및 표준 셀들을 배치하고루팅하는 시스템 및 방법
US7747976B2 (en) Semiconductor cell with power layout not contacting sides of its rectangular boundary and semiconductor circuit utilizing semiconductor cells
US20180323135A1 (en) Method And System For Improved Matching For On-Chip Capacitors
US5315182A (en) Semiconductor integrated circuit having annular power supply with plural lines
CN1906617A (zh) 用于在集成电路芯片内的电压岛上执行电源布线的方法和设备
US5793069A (en) Apparatus for protecting gate electrodes of target transistors in a gate array from gate charging by employing free transistors in the gate array
CN101118904A (zh) 一种集成电路及集成电路的布线与版本号修改的方法
US5468977A (en) Standard cells interconnection structure including a modified standard cell
US7281231B2 (en) Integrated circuit structure and a design method thereof
US8680648B2 (en) Compact metal connect and/or disconnect structures
US7979828B2 (en) Integrated circuit and method for determining an integrated circuit layout
US7704848B2 (en) Method for designing semiconductor device and semiconductor device
US20080283872A1 (en) Variable path wiring cell, semiconductor integrated circuit designing method thereof, and forming method of variable path wiring cell
US5748490A (en) Low power logic minimization for electrical circuits
US6868530B2 (en) Method for fabricating an integrated semiconductor circuit
US20110185337A1 (en) Methodology for storing and updating on-chip revision level
KR100698257B1 (ko) 집적회로 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication