CN104239590B - 一种集成电路版图验证中的小单元层次结构调整方法 - Google Patents
一种集成电路版图验证中的小单元层次结构调整方法 Download PDFInfo
- Publication number
- CN104239590B CN104239590B CN201310248484.7A CN201310248484A CN104239590B CN 104239590 B CN104239590 B CN 104239590B CN 201310248484 A CN201310248484 A CN 201310248484A CN 104239590 B CN104239590 B CN 104239590B
- Authority
- CN
- China
- Prior art keywords
- unit
- adjustment
- candidate
- domain
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公布了一种集成电路版图验证中的图形结构调整方法,所属的技术领域是集成电路计算机辅助设计领域,尤其是涉及集成电路版图的设计规则检查(DRC)领域。本方法的基本步骤如下:首先对于版图中出现的符合一定条件的小层次单元采用单元选择方法,对层次结构调整的目标层次单元和源层次单元进行选择。其次采用单元结构调整方法,对选择出的源单元和目标单元进行层次结构调整,达到优化版图层次结构,进而优化版图规则验证的目的。
Description
技术领域
本发明是一种集成电路版图验证中的极小单元层次结构调整方法,所属的技术领域是集成电路计算机辅助设计领域,尤其是涉及集成电路版图的设计规则检查(DRC)领域。
背景技术
随着集成电路技术的发展,芯片的特征尺寸越来越小,单个芯片的集成度不断提高,结构和工艺日益复杂,版图数据库的规模成倍增加。芯片规模的扩大,使得在集成电路设计的各个阶段所需验证的设计规则也在不断增多。其中集成电路版图的设计规则检查(DRC)变得越来越重要,它们对于减少设计错误、降低设计成本和设计失败的风险具有重要作用。在超大规模集成电路的设计中,版图规模急剧膨胀,如何在版图中快速简洁地定位问题,成为集成电路设计面临的又一项挑战。
在版图数据库中,由于特殊的设计工艺或版图需求,经常会出现大量的具有相同属性的图形或图形阵列。在带有层次结构关系的DRC设计规则检查中通常对版图的层次结构关系较为敏感,因此大量重复层次单元的出现会对检查的效率产生一定的影响。而在实际应用中,有一类层次单元通常具有如下特征,其具有一定的规模,会对层次规则检查效率产生影响,同时又在单元规模上较小,对版图层次关系的影响较小。对于具有这样特征的层次单元,有必要在实际规则检查之前,在不改变层次逻辑正确性的基础上对其进行调整,使之对层次规则检查效率的影响减小,本发明基于图形切分和搜索方法,提出了一种集成电路版图验证中的小单元层次结构调整方法,有利于提高版图层次的合理性,同时设计规则检查的效率。
发明内容
本发明针对集成电路版图设计中所面临的版图层次结构影响验证效率的问题,结合图形切分和搜索方法,提出了一种集成电路版图验证中的小单元层次结构调整方法。本方法的基本思路如下:首先对于版图中出现的符合一定条件的小单元采用单元选择方法,对层次结构调整的候选目标单元和候选源单元进行选择。其次采用单元结构调整方法,对选择出的候选源单元和候选目标单元进行层次结构调整,达到优化版图层次结构,进而优化版图规则验证的目的。
主要技术方案包括以下两个方面:
第一,基于待调整层次单元选择方法。首先,选择在版图中存在唯一实例的层次单元作为候选目标单元并保存。其次,依次选择小单元作为候选源单元。对于以单一实例形式存在的源单元实例,直接作为候选源单元实例;对以阵列形式存在的源单元实例首先进行扫描,判定其与候选目标单元的位置投影关系并以此进行划分。将划分后的源单元阵列作为候选源单元阵列。
第二,基于单元结构调整方法。首先,以候选源单元实例边框或候选源单元阵列边框为主体扫描候选目标单元,根据位置关系选出实际操作的目标单元-源单元实例(阵列)对。其次,调整该对的单元结构,由原来的兄弟结构调整为父子结构关系。从而将原本相对扁平的层次结构调整为垂直层次,同时不改变层次逻辑正确性,保持了原有版图的数据结构和完整性。而如此形成的垂直层次关系能够更方便的进行其它的版图调整,在规则验证时也能够获得更好的层次处理效率。
附图说明
图1方法总流程图;
图2原始版图及阵列划分示意图
图3.调整后版图层次结构示意图
具体实施方式
本方法的处理流程如图1所示。下面结合实例介绍本方法的具体实施方式,如图2所示为实例版图,其中单元top(图2(1))为顶层单元,包含子单元a(图2(2)),子单元b(图2(3))。其中,子单元b为符合条件的小单元,子单元a不为小单元且子单元a在版图中实例唯一。经过层次调整方法后的版图层次关系如图3所示。以下结合图2所示的实例介绍本方法的具体步骤:
步骤1:首先遍历版图层次单元,将子单元a选为候选目标单元。将a的边框信息记录下来(如通过二维桶方式)。其次,根据单元边框面积判定子单元b为小单元,符合单元调整条件,对于单元b的实例1(图2(3))和实例阵列2(图2(4)),实例1直接作为候选源实例,实例阵列2以存有子单元a边框信息的二维桶为目标进行扫描,根据覆盖关系形成新的划分后的实例阵列3(图2(5))和实例阵列4(图2(6))。实例阵列3,实例阵列4作为候选源实例阵列。
步骤2:根据步骤1中选出的侯选源实例和侯选源实例阵列,计算其边框并以此为主体扫描候选目标单元,根据覆盖关系选择出符合层次调整条件的目标单元-源单元实例(阵列)对,此例中将建立的对为(单元a,单元b实例1),(单元a,单元b实例阵列4)。调整层次关系,其中,单元b实例1,单元b实例阵列4成为单元a的新子单元实例及实例阵列,新的层次关系如图3所示。由此,原有的顶层单元包含子单元a,子单元b的层次关系更新为顶层单元包含子单元a子单元b(图3(30)),子单元a包含子单元b(图3(32))的层次关系。
Claims (2)
1.一种集成电路版图验证中的图形结构调整方法,包含以下步骤:①对于版图中出现的符合一定条件的小单元采用单元选择方法,对层次结构调整的候选目标单元和候选源单元进行选择;②采用单元结构调整方法,对选择出的候选源单元和候选目标单元进行层次结构调整,达到优化版图层次结构,进而优化版图规则验证的目的;
所述步骤①,进一步包括以下步骤:首先,选择在版图中存在唯一实例的层次单元作为候选目标单元;其次,依次选择小单元作为候选源单元;对于以单一实例形式存在的源单元实例,直接作为候选源单元实例;对以阵列形式存在的源单元实例首先进行扫描,判定其与候选目标单元的位置投影关系并以此进行划分;将划分后的被候选目标单元覆盖的源单元阵列作为候选源单元阵列。
2.根据权利要求1所述的集成电路版图验证中的图形结构调整方法,其特征在于,所述单元结构调整方法,进一步包括以下步骤:首先,以候选源单元实例边框或候选源单元阵列边框为主体扫描候选目标单元,根据位置关系选出实际操作的目标单元-源单元实例对或者目标单元-源单元实例阵列对;其次,调整该对的单元结构,由原来的兄弟结构调整为父子结构关系。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310248484.7A CN104239590B (zh) | 2013-06-21 | 2013-06-21 | 一种集成电路版图验证中的小单元层次结构调整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310248484.7A CN104239590B (zh) | 2013-06-21 | 2013-06-21 | 一种集成电路版图验证中的小单元层次结构调整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104239590A CN104239590A (zh) | 2014-12-24 |
CN104239590B true CN104239590B (zh) | 2017-11-14 |
Family
ID=52227648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310248484.7A Active CN104239590B (zh) | 2013-06-21 | 2013-06-21 | 一种集成电路版图验证中的小单元层次结构调整方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104239590B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106815386B (zh) * | 2015-12-02 | 2020-06-16 | 北京华大九天软件有限公司 | 一种用于全面板版图电阻电容提取的阵列版图生成方法 |
CN109885853A (zh) * | 2018-11-22 | 2019-06-14 | 北京华大九天软件有限公司 | 一种层次drc验证结果的全实例反标方法 |
CN115114885B (zh) * | 2022-08-29 | 2022-12-02 | 苏州珂晶达电子有限公司 | 自顶向下的版图层次结构处理方法、装置及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0721239A (ja) * | 1993-06-22 | 1995-01-24 | Nec Corp | デザインルールチェック実行装置 |
CN1763928A (zh) * | 2004-10-18 | 2006-04-26 | 中国科学院微电子研究所 | 一种基于静态随机存储器的快速综合设计方法 |
CN102880733A (zh) * | 2011-07-13 | 2013-01-16 | 台湾积体电路制造股份有限公司 | 由展平的图形数据库系统布局进行层次重建的系统和方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7873928B2 (en) * | 2007-10-31 | 2011-01-18 | Springsoft Usa, Inc. | Hierarchical analog IC placement subject to symmetry, matching and proximity constraints |
-
2013
- 2013-06-21 CN CN201310248484.7A patent/CN104239590B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0721239A (ja) * | 1993-06-22 | 1995-01-24 | Nec Corp | デザインルールチェック実行装置 |
CN1763928A (zh) * | 2004-10-18 | 2006-04-26 | 中国科学院微电子研究所 | 一种基于静态随机存储器的快速综合设计方法 |
CN102880733A (zh) * | 2011-07-13 | 2013-01-16 | 台湾积体电路制造股份有限公司 | 由展平的图形数据库系统布局进行层次重建的系统和方法 |
Non-Patent Citations (1)
Title |
---|
《基于ILT的版图自动层次构造算法》;李宁,侯劲松;《微电子学与计算机》;20040930;第21卷(第9期);149-154 * |
Also Published As
Publication number | Publication date |
---|---|
CN104239590A (zh) | 2014-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10248751B2 (en) | Alternative hierarchical views of a circuit design | |
CN103208225B (zh) | 一种瓦片地图制作方法及系统 | |
US10169515B2 (en) | Layout modification method and system | |
US8479136B2 (en) | Decoupling capacitor insertion using hypergraph connectivity analysis | |
US10540475B2 (en) | System for manufacturing a semiconductor device | |
CN111258575B (zh) | 一种页面布局处理方法及装置 | |
CN104063559A (zh) | 大规模集成电路分布计算的布局合法化方法及其系统 | |
CN104239590B (zh) | 一种集成电路版图验证中的小单元层次结构调整方法 | |
US20100287519A1 (en) | Method and system for constructing a customized layout figure group | |
CN104715092A (zh) | 一种层次版图验证中快速建立Label与图形连接关系的方法 | |
CN114611452A (zh) | 基于电路原理图在版图中自动生成Sub Cell的方法 | |
US8954914B2 (en) | Graphical method and product to assign physical attributes to entities in a high level descriptive language used for VLSI chip design | |
CN109543495A (zh) | 一种人脸关键点标注方法、装置、电子设备及存储介质 | |
CN106897504B (zh) | 对ip模块进行开发形成参数化单元的方法 | |
CN103093060B (zh) | 基于短路关键面积约束的版图冗余通孔插入方法 | |
US7331026B2 (en) | Method and system for generating an initial layout of an integrated circuit | |
CN107958112A (zh) | 一种模拟内部版图图形的边缘冗余图形生成方法 | |
CN103559344A (zh) | 一种用于激光直接成像的版图预处理方法 | |
US9514258B2 (en) | Generation of memory structural model based on memory layout | |
US20140189629A1 (en) | Pattern-based power-and-ground (pg) routing and via creation | |
US11561256B2 (en) | Correlation between emission spots utilizing CAD data in combination with emission microscope images | |
US11144700B1 (en) | Grouping nets to facilitate repeater insertion | |
CN109725769B (zh) | 一种手指模型的优化方法 | |
CN116187253A (zh) | 使用图案匹配的布局与原理图比对(lvs)器件提取 | |
CN114492256A (zh) | 集成电路数字后端eco方法、系统及计算机存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block two layer Patentee after: Beijing Huada Jiutian Technology Co.,Ltd. Address before: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block two layer Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd. |