CN106815386B - 一种用于全面板版图电阻电容提取的阵列版图生成方法 - Google Patents

Abstract

由于触摸屏和像素设计技术的发展，分辨率越来越高，尺寸越来越大，对全面板版图的电阻电容提取速度提出了更加严峻的挑战。传统的数值分析方法直接运用于全面板版图电阻电容的提取过于耗时。利用结构简单的可复用阵列的版图，可以加速提取过程。但是原始版图不显著的阵列特征，给基于阵列的提取方法带来困难。本文提出了一种可复用阵列的版图生成方法，利用原始版图的重复图形特征，通过可复用图形单元大小选择，版图切割，区域分组和新版图生成技术将原始版图分解为包含可复用阵列的新版图。这样，重建了全面板版图的阵列结构，用于加速全面板版图电阻电容的提取。

Description

一种用于全面板版图电阻电容提取的阵列版图生成方法

技术领域

阵列版图生成方法是用于全面板版图电阻电容提取的一种方法，本发明属于EDA设计领域。

背景技术

平板显示（FPD）工艺技术的迅速发展，对于设计工具提出很大挑战。电阻电容的计算直接影响到FPD的整体性能。对大规模版图进行快速准确的电阻电容提取技术成为FPD设计工具中的关键技术之一。随着分辨率越来越高，设计尺寸越来越大，尤其In Cell工艺的流行和对全面板设计的要求，全面板版图电阻电容的精确计算更加耗时。传统方法速度难以满足设计要求。

在触摸屏和像素的全面板设计中，通常会采用层次式设计方法，将触摸屏单元和像素单元做成阵列，但是由于其它信号线的接入，以及设计人员的个人偏好，使得最终的版图层次结构复杂，阵列特征不再明显存在。而且，FPD版图中图形复杂，电阻电容的精确提取是基于数值分析的方法，速度比较慢。因此直接进行全面板版图的电阻电容精确提取非常耗时，甚至是不可行的。

如果版图基于结构简单的可复用阵列，就能够将全面板版图的电阻电容提取转化为计算少数重复图形的电阻电容，再将结果进行简单组合即可得到最终结果。由此，本文提出一种基于用户设计的原始版图生成为结构简单的可复用阵列版图的方法。

发明内容

本发明提出一种生成结构简单的可复用阵列的版图的方法，这种方法首先对大规模的版图中可复用图形单元的大小进行选择，其次对整个版图进行分割，然后生成新的阵列单元，再对分割后的各个区域进行分组，并生成由相应新阵列单元组成的阵列实例，最后，利用这些阵列实例再组成结构简单、有可复用阵列的、与原版图等价的版图。这样的版图就可以用于基于可重复阵列的版图提取方法，从而加速全面板的电阻电容提取。本文将详细阐述版图可复用图形单元大小选择、版图分割、区域分组和新版图生成方法。

可复用图形单元大小选择是在原始版图中选择一定大小的区域作为可复用单元的大小。方法是：在原始版图中的层次结构中，寻找所有拥有阵列类型的实例，如果某种阵列单元的所有实例覆盖的面积最大，则将该阵列单元的大小作为可重复性单元的大小。若面积最大的阵列单元有多种，则选取其中包含阵列单元数量最多的阵列单元的大小作为可复用单元的大小。如图1所示为原始版图，它由三个实例叠加构成，即如图2所示的由阵列单元1组成的4*3的阵列实例1，如图3所示的由阵列单元2组成的8*6的阵列实例2，和如图4所示的普通实例3。阵列实例1和阵列实例2所占面积相同，但是阵列实例2的阵列单元个数为48，大于阵列实例1的阵列单元个数12，因此我们选取阵列单元2的大小作为可重复性单元的大小w*h。

版图切割方法：从选取的阵列单元所在的阵列实例的左下角开始，选取大小为w*h的区域，针对每一层位于该区域的所有图形，首先进行图形合并操作，将图形数据记录到候选的可复用图形单元序列里，并为当前区域标记对应的可复用单元的序号。然后，从左到右，从下到上，依次选取大小为w*h的区域的，对每层的图形做相同的操作，接着在已有的候选的可复用图形单元序列里查找是否出现过图形数据与当前区域图形数据相同的可复用图形单元，若没有则将当前区域的图形数据作为新的可复用图形单元加到序列里，并为当前区域标记对应的可复用单元的序号，若有则为当前区域标记对应的可复用单元的序号。直到整个阵列区域都扫描过，得到了最终的可复用图形单元序列和每个区域的序号。如图5所示，可复用图形单元序列有3个单元，版图上各个区域标有相应的序号1，序号2，序号3。

区域分组和新版图生成方法：首先将每个可复用图形单元生成一个新的阵列单元。然后，根据整个阵列区域的每个w*h的区域的标记序号，进行分组，将相邻序号相同的最大矩形区域作为一个新的阵列实例，它的阵列单元是相应序号的可复用图形单元形成的阵列单元。再由这些阵列实例组成新的版图。如图6所示，新版图由6个阵列实例组成：从下往上，第一、三、五行是由序号1的阵列单元组成的8*1的阵列实例，第二和第四行是由序号2的阵列单元组成的8*1的阵列实例，第六行是由序号3的阵列单元组成的8*1的阵列实例。

通过本文的方法我们将图1中由于多个实例叠加导致失去阵列结构的版图转换为图6中结构简单的可复用阵列的版图。这样整个版图的电阻电容计算就可以转化为先计算各个阵列单元的电阻电容，再将结果进行相应的组合，从而加速提取。

附图说明：

图1 原始版图

图2 原始版图中的一个阵列实例1

图3 原始版图中的一个阵列实例2

图4 原始版图中的一个普通实例3

图5 版图分割和区域分组

图6 新版图

具体实施步骤：

结合一个具体的实例方法，操作流程步骤如下：

1）打开一个层次式版图；

2）选择可复用单元大小w*h，并得到阵列左下角(x, y)；

3）从(x, y)起，依次从左到右，从下到上，取大小为w*h的区域，对版图进行分割，得到候选的可复用图形单元序列，并对每个区域标记对应序号；

4）对于每个可复用图形单元生成一个新的可复用阵列单元；

5）根据区域标号，进行区域分组，并根据分组生成阵列实例；

6）由新的阵列实例组成新版图。

Claims (2)

1.一种用于全面板版图电阻电容提取的阵列版图生成方法，涉及到EDA设计工具，包括以下步骤：

1)选择可复用图形单元大小：在原始版图中的层次结构中，寻找所有拥有阵列类型的实例，如果某种阵列单元的所有实例覆盖的面积最大，则将该阵列单元的大小作为可重复性单元的大小；

2)对版图进行切割，从选取的阵列单元所在的阵列实例的左下角开始，选取大小为w*h的区域，针对每一层位于该区域的所有图形：

进行图形合并操作，将图形数据记录到候选的可复用图形单元序列里，并为当前区域标记对应的可复用单元的序号；

从左到右，从下到上，依次选取大小为w*h的区域，对每层的图形做相同的操作；

在已有的候选的可复用图形单元序列里查找是否出现过图形数据与当前区域图形数据相同的可复用图形单元，若没有则将当前区域的图形数据作为新的可复用图形单元加到序列里，并为当前区域标记对应的可复用单元的序号，若有则为当前区域标记对应的可复用单元的序号；

扫描整个阵列所有区域，得到了最终的可复用图形单元序列和每个区域的序号；

3)进行区域分组，生成新版图：

将每个可复用图形单元生成一个新的阵列单元；

根据整个阵列区域的每个w*h的区域的标记序号，进行分组，将相邻序号相同的最大矩形区域作为一个新的阵列实例，它的阵列单元是相应序号的可复用图形单元形成的阵列单元；

将阵列实例组成新的版图。

2.根据权利要求1所述的用于全面板版图电阻电容提取的阵列版图生成方法，其特征在于，所述步骤1)进一步包括，若面积最大的阵列单元有多种，则选取其中包含阵列单元数量最多的阵列单元的大小作为可复用单元的大小。

Images