CN102880733A - 由展平的图形数据库系统布局进行层次重建的系统和方法 - Google Patents
由展平的图形数据库系统布局进行层次重建的系统和方法 Download PDFInfo
- Publication number
- CN102880733A CN102880733A CN2012100848219A CN201210084821A CN102880733A CN 102880733 A CN102880733 A CN 102880733A CN 2012100848219 A CN2012100848219 A CN 2012100848219A CN 201210084821 A CN201210084821 A CN 201210084821A CN 102880733 A CN102880733 A CN 102880733A
- Authority
- CN
- China
- Prior art keywords
- layout
- pattern
- unit
- interim
- reconstruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
描述了由展平的布局进行层次重建的系统和方法。在一个实施例中,由原始布局和修订布局生成集成电路设计的重建布局的方法包括:对原始布局的每个图案:确定对应于原始布局的图案的修订布局的图案;以及将修订布局的对应图案分配到临时实例,该临时实例对应于原始布局的图案的实例,并且该临时实例引用到临时单元。该方法进一步包括:由临时实例建立临时重建布局;以及由临时重建布局生成重建布局,其中,重建布局的层次与原始布局的层次相似。本发明还提供了一种由展平的图形数据库系统布局进行层次重建的系统和方法。
Description
技术领域
本发明涉及半导体领域,更具体地,本发明涉及一种由展平的图形数据库系统布局进行层次重建的系统和方法。
背景技术
图形数据库系统(“GDSII”)及其后续产品——开放原图系统交换标准(Open Artwork System Interchange Standard,“OASIS”)为集成电路(“IC”)设计中常用的设计数据布局格式。一般而言,GDSII或者OASIS文件内的数据由单元创建,在某些情况下,较低级别参照其他从属单元,这种从属单元称为“子单元(subcell)”。
为了简化设计程序和布局复杂性,使用层次建立GDSII和OASIS文件。对于重复的部分,定义子单元,并且双亲单元(parent cell)仅在必要时建立许多实例(instance),使用具有指定方位的指针将这些实例与原始子单元联系起来。这种结构还能够减少超大文件的尺寸。对于一些布局处理,比如将平面布局转换为FinFET布局或者将伪层插入到稀疏布局内,在处理之后将原始层次布局展平(flattening)。目前尚无支持展平后的层次(hierarchy)重建的实用EDA工具。
被展平的布局具有很多缺点。例如,在已展平布局之后不能单独对每个子单元的布局结构进行分析。另外,对于展平后的每个子单元不能单独运行仿真。最后,被展平的单元的尺寸太大,导致运行时间过长。
因为被展平的布局省略了实例的层次信息,所以仅表示了一个无任何子单元的顶单元(top cell)。当布局转换或者修改之后,由于对于指定段(即,原始子单元)不能执行对布局结构的单独仿真和分析,因此,在程序开发期间部分或全部展平的布局出现了挑战。
将认识到,任何类型的布局图案修改,比如OPC、LOP、虚拟插入或者其他转换可能影响布局中的几何图案。除了几何结构以外,这些转换通过部分或完全展平破坏了布局层次。与原始布局相反,在子单元层次上很难对经过修改的布局进行分析、审查、修正和/或执行LVS/LPE/后仿真,这是因为层次被转换破坏性地改变了。在另一方面,当在最高层次上执行时,这些程序是无效的、效率低且耗时的。可能减少由图案修改引起的不便的一种方式是使修订布局的层次与原始布局的层次更相似。
综上所述,亟需由部分或者完全被展平的布局重建层次布局的系统和方法,其中,在部分或者完全被展平的布局中原始层次被图案修改破坏了。
发明内容
为了解决现有技术中所存在的问题,根据本发明的一个方面,提供了一种由原始布局和修订布局生成集成电路设计的重建布局的方法,所述方法包括:对于原始布局的每个图案:确定与所述原始布局的图案相对应的所述修订布局的图案;以及将所述修订布局的对应图案分配到临时实例,所述临时实例对应于所述原始布局的图案的实例,并且所述临时实例引用到临时单元;由所述临时实例建立临时重建布局;以及由所述临时重建布局生成所述重建布局,其中,所述重建布局的层次与所述原始布局的层次相似。
在该方法中,所述重建布局的图案与所述修订布局的图案相同。
在该方法中,所述生成包括合并所述临时实例,从而使所述临时实例中所有完全相同的临时实例都引用到单个单元,以生成所述重建层次。
在该方法中,所述合并包括建立新单元,所述临时实例引用到所述新单元。
在该方法中,进一步包括:在所述确定之前,分析所述布局以确定包括所述布局的实例的属性。
在该方法中,所述属性包括:位置、镜像、旋转和放大倍数中的至少一种。
在该方法中,所述确定包括:将所述原始布局的所述图案的相对坐标转换成绝对坐标集。
在该方法中,所述绝对坐标集包括:所述布局的顶单元的坐标集。
在该方法中,通过对所述原始布局实施的图案修改形成所述修订布局。
根据本发明的另一方面,提供了一种由原始布局和由对所述原始布局执行的图案修改形成的修订布局生成集成电路设计的重建布局的方法,所述方法包括:提取所述原始布局的所有实例的属性;对于所述原始布局的每个图案:确定与所述原始布局的图案相对应的所述修订布局的图案;将所述修订布局的所述对应图案分配到临时实例,所述临时实例对应于所述原始布局的所述图案所属于的所述实例其中之一,并且将所述临时实例引用到临时单元;由所述临时实例建立临时重建布局;以及合并所述临时实例,从而使所述临时实例中所有相同的临时实例引用到单个单元以生成所述重建布局,其中,所述重建布局的层次与所述原始布局的层次相似,并且所述重建布局的图案与所述修订布局的图案相同。
在该方法中,所述合并包括:建立新单元,所述临时实例引用到所述新单元。
在该方法中,所述属性包括:位置、镜像、旋转和放大倍数中的至少一种。
在该方法中,所述确定包括:将所述原始布局的所述图案的相对坐标转换为所述布局的顶单元的绝对坐标集。
在该方法中,由光学邻近修正(“OPC”)、逻辑操作(“LOP”)、伪插入、和其他转换中的至少一种产生所述图案修改。
根据本发明的又一方面,提供了一种由原始布局和修订布局生成集成电路设计的重建布局的系统,所述系统包括:对于所述原始布局的每个图案:用于确定与所述原始布局的所述图案相对应的所述修订布局的图案的装置;以及用于将所述修订布局的所述对应图案分配到临时实例的装置,所述临时实例对应于所述原始布局的所述图案的实例并且将所述临时实例且引用到临时单元;用于由所述临时实例建立临时重建布局的装置;以及用于由所述临时重建布局生成所述重建布局的装置,其中,所述重建布局的层次与所述原始布局的层次相似。
在该系统中,所述重建布局的图案与所述修订布局的图案相同。
在该系统中,用于生成的装置包括:用于合并所述临时实例以使所述临时实例中的所有相同的临时实例引用到单个单元以生成所述重建层次的装置。
在该系统中,所述用于合并的装置包括:用于建立新单元的装置,其中,所述临时实例引用到所述新单元。
在该系统中,进一步包括:在所述确定之前,分析所述布局以确定包括所述布局的实例的属性,其中,所述属性包括:位置、镜像、旋转和放大倍数中的至少一种。
在该系统中,所述用于确定的装置包括:用于将所述原始布局的所述图案的相对坐标转换成绝对坐标集的装置。
附图说明
当结合附图进行阅读时,根据下面详细的描述可以更好地理解本发明。应该强调的是,根据工业中的标准实践,各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上,为了清楚的讨论,各种部件的尺寸可以被任意增加或减少。
图1A至图7B共同示出了例如设计数据布局系统比如GDSII或者OASIS中的层次和布局结构的概念。
图8A至图8D共同示出了根据一个实施例的坐标转换的概念。
图9示出了根据一个实施例的阵列实例的概念。
图10示出了根据一个实施例的如具体实例中指定的单元的放大倍数的属性的概念。
图11示出了根据一个实施例的用于由原始布局和修订布局构建具有与原始布局相似的层次的重建布局的层次重建系统。
图12示出了根据一个实施例的图案修改的效果。
图13示出了根据一个实施例的层次重建。
图14示出了参考一个实施例的层次重建方法所用的原始布局、修订布局和重建布局的示例性层次树。
图15示出了一个实施例的层次重建系统的操作的流程图。
具体实施方式
为了实施本发明的不同部件,以下公开内容提供了许多不同的实施例或实例。在下面描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不打算限定。例如,以下描述中第一部件在第二部件上或者上方的形成可以包括其中第一部件和第二部件以直接接触形成的实施例,并且也可以包括其中额外的部件在第一部件和第二部件之间形成使得第一部件和第二部件不直接接触的实施例。再者,本发明可在各个实例中重复附图编号和/或字母。该重复是为了简明和清楚,而且其本身没有规定各个实施例和/或所讨论的结构之间的关系。
另外,空间相对位置的术语,比如“在...之下”、“下面”、“下部的”、“上面”、“上部的”等在本文中用于方便描述,以描述一个元件或者部件与附图中所示出的另一个(另一些)元件或者部件的关系。这些空间相对位置术语意在包括器件在使用或者操作中除了附图中所述的方位外的不同方位。例如,如果将附图中的器件翻转过来,描述为在其他元件或者部件“下面”或者“下方”的元件然后将被定向为在其他元件或者部件“上面”。因此,示例性术语“下面”可以包括上面和下面两种方位。可以对装置进行其他定向(旋转90度或者在其他方向),并可以同样地对本文中所用的空间相对位置叙述语进行相应地解释。
图1A至图7B共同示出了例如在设计数据布局系统比如GDSII或者OASIS中的层次和布局结构的概念。首先参考图1,第一单元,指定单元_A,包括两个实例,分别指定单元_B和单元_C。单元_A的每个实例也被称为单元_A的“孩子”,反过来单元_A被称为单元_B和单元_C“双亲(parent)”。另外,因为单元_A是设计的总双亲,即它自身没有双亲,单元_A也被称为“顶单元”。图1B中示出了单元_A的布局100,其包括图案102a和102b,以及单元_B和单元_C。如图2A中所示,单元_B也具有两个实例或者孩子,指定单元_D和单元_E。图2B示出了单元_B的布局200,其包括图案202a、202b和202c,以及单元_D和单元_E。如图3A中所示,单元_C具有一个实例,指定单元_F。图3B示出了单元_C的布局300,其包括图案302a和302b,以及单元_F。如图4A中所示,单元_D没有实例。没有实例的单元在本文中被称为“叶单元(leaf cell)”。图4B示出了单元_D的布局400,其包括一个图案402。类似地,如图5A中所示,单元_E没有实例,并因此也是叶单元。图5B示出了单元_E的布局500,其包括图案502a和502b。最后,如图6A中所示,单元_F也是叶单元。图6B示出了单元_F的布局600,其包括一个图案602。
图7A示出了单元_A的层次树700。如图7A中所示,单元_A包括两个实例和共计5个子单元(包括单元_B、单元_C、单元_D、单元_E和单元_F)。具体而言,单元_A是单元_B和单元_C的双亲;单元_B是单元_D和单元_E的双亲;以及单元_C是单元_F的双亲。图7B示出了单元_A的完整布局702,显示了单元_B至单元_F所有单元的全部图案102a至602的相对位置。
图8A至图8D共同示出了根据一个实施例的坐标转换的概念。如下面将示出的,一个子单元的实例在其双亲单元内可以具有两种方位类型。一种类型为旋转;“R0”表示单元的实例相对于原始图案没有旋转,“R90”表示单元实例相对于原图案旋转了90度,“R180”表示单元实例相对于原图案旋转了180度,以及“R270”表示单元实例相对于原图案旋转了270度。另一种方位类型是镜像;“MX”表示实例是单元沿着X轴的镜像,以及“MY”表示实例是单元沿着Y轴的镜像。每个实例显示引用单元以及当前单元相对于引用单元的方位。采用每个单元的子单元和方位信息,我们能够通过执行由顶单元开始的自上而下追踪获得总体芯片。
参考图8A,本文中示出的层次树800包括三种单元(单元_G、单元_H、和单元_I)。单元_G是树800的顶单元801,以及单元_H和单元_I的双亲单元。单元_G包括单元_H和单元_I的4个实例802至808。单元_G的布局在图8B中示出,并用附图编号810指定。单元_H和单元_I的布局分别在图8C和图8D中示出,并用附图编号820和830指定。再次参考图8A,第一实例802引用到单元_H,具有R0方位,并位于顶单元单元_G内的坐标(2,6)处,单元_G也是第一实例802的双亲单元。第二实例804也引用到单元_H,具有R90方位,并位于单元_G内的坐标(5,5)处。第三实例806引用到单元_I,具有MX方位,并位于单元_G内的坐标(2.5,1)处。第四实例808引用到单元_I,具有R0方位,并位于单元_G内的坐标(5,1)处。
可以采用一种或多种已知的方法确定当实例转换成双亲单元后的坐标。例如,假设点824所指定的单元_H中的图案822的左下角(图8C),位于单元_H的布局820中的坐标(0.5,1)处,它在单元_G的布局810内的实例800中的坐标位置将是(2+0.5=2.5,6+1=7)。类似地,同一个点824在单元_G的布局810内的实例802中的坐标位置将是(1+5=6,-0.5+5=4.5),说明实例902旋转90度。可以类似地确定单元_G的布局810内的实例802至808的剩余图案的每一个的相对位置。
为了旋转坐标集,可以简单地应用下列旋转矩阵,其中θ为旋转角:
因此,如果旋转角为90度,则旋转矩阵将为:
对于180度旋转,旋转矩阵将为:
对于270度旋转,旋转矩阵将为:
就镜像转换而言,对于MX转换,将坐标集的纵坐标转换成它的负值。例如,原坐标集(5,-4)的MX转换为(5,4)。类似地,对于MY转换,将坐标集的横坐标转换为它的负值;因此,坐标集(5,-4)的MY转换为(-5,-4)。
图9示出了阵列实例的概念。大多数时间,每个实例一次引用到一个单元,并放置在其双亲单元中的指定位置处,例如,如图8B中所示出的。然而,当引用到相同单元的若干实例以空间规则性存在于双亲单元内时,可以建立阵列实例以简化布局设计。参考图9,示出了指定单元_X的单元的布局的第一表示法900和第二表示法901。第一布局900包括两个实例902和904(这两个都引用到单元_Y)和阵列实例906(其也以1*3阵列引用到单元_Y)。这意味着单元_Y对于阵列实例906引用3次(如由矩阵的尺寸所示的),并且根据规定的列数和行数(分别为1和3)以及采用对包括在如第二布局901中所示的阵列实例906的实例908A、908B和908C规定的间距(例如,Y轴间距=0.75)以从左到右、从下到上的方式排布。这种阵列实例属性将影响在包括阵列实例906的实例中的图案的相对坐标(如图1A至图7B中所示出的),并因此当层次被展平时必须说明这种阵列实例属性。
图10示出了如特定实例中指定的单元的放大倍率的属性的概念。在示出的实例中,将假设引用到指定单元_U的单元的实例1000的宽度为10个单位,其高度为5个单位。附图编号1002指定了指定单元_V的双亲单元的实例,该指定单元_V的双亲单元含有放大倍数设定为“1”的引用单元_U的实例1004。结果,实例1004与原始单元_U相同,宽度为10个单位,高度为5个单位。附图编号1006指定指定单元_W的双亲单元的实例,该指定单元_W的双亲单元含有放大倍数设定为1.5的引用单元_U的实例1008。结果,实例1008内部的图案比包括单元_U的原始图案大50%。实例1008的宽度是15个单位(原单元_U的宽度的1.5倍),以及其高度是7.5个单位(原单元_U的高度的1.5倍)。因为放大倍数值将影响双亲单元内的图案的坐标,所以在下面所述的转换期间必须考虑这一因素。
如上所述,将认识到任何类型的布局图案修改,比如OPC、LOP、伪插入、或者其他转换,可能影响布局中的几何图案。除了几何结构之外,这种转换可能通过部分或完全展平破坏布局层次。与原始布局相反,在子单元层次上很难对修订布局进行分析、审查、修改和/或执行LVS/LPE/后模拟,这是因为层次被转换破坏性地改变了。在另一方面,当在最高层次上执行时,这些程序是无效的、效率低且耗时的。可能减少由图案修改引起的不便的一种方式是使修订布局的层次与原始布局的层次更相似。
如图11中所示出的,一个实施例包括层次重建系统1100,如将在下面详述的该层次重建系统1100,作为输入端接收包括层次信息的原始布局1102和由原始布局1102修改的作为图案修改结果的修订布局1104,以及输出重建布局1106,该重建布局1106具有与原始布局1102相似的层次以及与修订布局1104相同的几何图案(patterning)。
图12示出了对指定单元_J的单元图案修改的影响。如图12中所示,单元_J的原始布局1200具有对应的层次1202。在图案修改1203之后,单元_J的修订布局1204具有对应的层次1206。如上所述,OPC、LOP、伪插入或者其他转换中的任意一种都可以是图案修改1203的来源。图12中所示的布局和层次中的每一个都包括3个单元(单元_J、单元_K和单元_L)。分别用附图编号1210和1211指定单元_K和单元_L的布局。原始布局1200和层次1202包括5个实例1212至1220。实例1212引用到双亲单元(单元_J),实例1214和1216引用到单元_K,以及实例1218和1220引用到单元_L。
相反,如在修订布局1204中所见,将注意到将单元_K和单元_L的某些图案1221引入到双亲单元单元_J内。结果,在单元_J中包括的图案和修订布局1204和层次1206与原始布局1200和层次1202完全不同。换句话说,单元_J的层次被图案修改1203扰乱(disordered)了。具体而言,布局1204和层次1206包括修改的实例1203至1234。实例1230引用到单元_J,实例1232引用到单元_K,并且实例1234引用到单元_L。
如图13中所示,布局1300包括在单元_J的原始布局1200上覆盖的单元_J的修订布局1204。根据布局1300,对单元_J的布局的图案修改1203的效果是显而易见的。为了在修订布局1204中得到与原始布局1200相似的层次,必须对两种布局中的图案进行比较以确定修订图案属于原始布局中的哪个单元。一旦对原始布局和修订布局中的展平的图案相互比较,则认为修订布局图案属于原始布局图案所属的实例。通过以这种方式追踪所有图案,并如在下面所详述的,能够“重建”与原始布局接近的层次。
当确定每个图案所属的单元之后,在临时重建布局1302中将建立新单元,如图13中所示。将本文所述的层次重建技术应用于布局1200和1204,以建立临时重建布局1302。临时重建布局1302包括实例1310至1316。实例1310引用到具有布局1320的指定单元_K_1的临时单元。实例1312引用到具有布局1322的指定单元_K_2的临时单元。实例1314引用到具有布局1324的指定单元_L_1的临时单元。实例1316引用到具有布局1326的指定单元_L_2的临时单元。
为了将临时重建布局1302合并(consolidate)成重建布局1328,执行布局1302中引用的单元的比较。注意到分别引用到单元_L_1和单元_L_2单元的图案1324和1326是相同的;因此,将它们固定成单一布局1330。布局1330与布局1211(图12)如果不是完全相同的则是相似;因此,布局1330被指定单元_L。相反,引用到单元_K_1和单元_K_2单元的布局1320和1322是不同的;因此,他们将继续引用到不同单元,该不同单元被重命名为具有布局1332的单元_K’和具有布局1334(其与图12中的布局1210相同)的单元_K。结果,重建布局1328包括引用到单元_K’的实例1340、引用到单元_K的实例1342和各自引用到单元_L的两个实例1344和1346。
图14示出了对应于原始布局1200的层次树1202,对应于修订布局1202的层次树1206和对应于重建布局1328的层次树1400。如由图14所见,层次树1400与层次树1202的类似度比层次树1206与层次树1202的类似度多得多,使其更多地用于分析、仿真和其他用途。
图15示出了根据一个实施例的层次重建系统,比如系统1100(图11)的操作。如图15中所示,作为输入端向层次重建系统提供了原始布局1500和由原始布局1500的图案修改引起的修订布局1502,二者都以层次形式。在步骤1504中,分析布局1500和1502的层次,并对每个单元提取所有的实例和阵列实例属性,比如位置、镜像、旋转和放大倍数。在步骤1506中,确定是否已分析了所有包括原始布局的实例。如果没有,在步骤1511中,指定下一个实例进行分析。在步骤1512中,确定是否已经考虑了指定实例中的所有图案。如果没有,在步骤1513中,指定指定实例中的下一个图案进行考虑。在步骤1514中,将原始布局中指定图案的相对坐标转换成绝对坐标集,在一个实施例中绝对坐标集被定义为根据在步骤1504中提取的属性,层次的顶单元的坐标。在一个实施例中,如参考图8A至图8D所述的执行坐标转换。
接下来,在步骤1516中,依据绝对坐标定位对应于指定图案的修订布局中的图案。在步骤1518中,认为指定图案属于对应于如图13中所示出的指定实例,尤其重建布局1302及其中的实例1310至1316的临时实例。当完成步骤1518后,然后执行返回到步骤1512。
如果在步骤1512中,确定已经考虑了指定实例的所有图案,执行返回到步骤1506。如果在步骤1506中,确定已分析了原始布局中的所有实例,执行进行到步骤1520,在步骤1520中固定每个单元的所有衍生实例,从而建立重建布局,如上面参考图13所述的。当完成步骤1520时,从层次重建系统输出重建布局和对应的层次1522。
应了解上面所列的实施例和步骤的各种不同组合能够以各种顺序或者并列使用,并且没有关键的或者必需的特定步骤。而且,能够对多种器件包括计算器件实施附图中所述的每个模块和图11中所示出的层次重建系统,以及可以将所述模块中的多个的实施结合至单个器件包括计算器件内。而且,层次重建系统可以包括用于计算机处理器执行并存储在非暂时性计算机可读介质比如存储器件、硬盘和/或CD上的指令。此外,在上面参考一些实施例所示出和讨论的部件可以与上面参考其他实施例所示出和讨论的部件相结合。因此,所有这些修改意图包括在本发明的范围内。
上面论述了若干实施例的部件,使得本领域技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解,可以很容易地使用本发明作为基础来设计或更改其他工艺和结构,用于达到与本文所介绍的实施例相同的目的和/或实现相同的优点。本领域技术人员也应该意识到,这种等效结构并不背离本发明的精神和范围,并且在不背离本发明的精神和范围的情况下,可以进行多种变化、替换以及改变。
Claims (10)
1.一种由原始布局和修订布局生成集成电路设计的重建布局的方法,所述方法包括:
对于原始布局的每个图案:
确定与所述原始布局的图案相对应的所述修订布局的图案;以及
将所述修订布局的对应图案分配到临时实例,所述临时实例对应于所述原始布局的图案的实例,并且所述临时实例引用到临时单元;
由所述临时实例建立临时重建布局;以及
由所述临时重建布局生成所述重建布局,其中,所述重建布局的层次与所述原始布局的层次相似。
2.根据权利要求1所述的方法,其中,所述重建布局的图案与所述修订布局的图案相同。
3.根据权利要求1所述的方法,其中,所述生成包括合并所述临时实例,从而使所述临时实例中所有完全相同的临时实例都引用到单个单元,以生成所述重建层次,并且
其中,所述合并包括建立新单元,所述临时实例引用到所述新单元。
4.根据权利要求1所述的方法,进一步包括:在所述确定之前,分析所述布局以确定包括所述布局的实例的属性,或者
其中,所述属性包括:位置、镜像、旋转和放大倍数中的至少一种。
5.根据权利要求1所述的方法,其中,所述确定包括:将所述原始布局的所述图案的相对坐标转换成绝对坐标集,并且
其中,所述绝对坐标集包括:所述布局的顶单元的坐标集。
6.根据权利要求1所述的方法,其中,通过对所述原始布局实施的图案修改形成所述修订布局。
7.一种由原始布局和由对所述原始布局执行的图案修改形成的修订布局生成集成电路设计的重建布局的方法,所述方法包括:
提取所述原始布局的所有实例的属性;
对于所述原始布局的每个图案:
确定与所述原始布局的图案相对应的所述修订布局的图案;
将所述修订布局的所述对应图案分配到临时实例,所述临时实例对应于所述原始布局的所述图案所属于的所述实例其中之一,并且将所述临时实例引用到临时单元;
由所述临时实例建立临时重建布局;以及
合并所述临时实例,从而使所述临时实例中所有相同的临时实例引用到单个单元以生成所述重建布局,其中,所述重建布局的层次与所述原始布局的层次相似,并且所述重建布局的图案与所述修订布局的图案相同。
8.根据权利要求7所述的方法,其中,所述合并包括:建立新单元,所述临时实例引用到所述新单元,或者
其中,所述属性包括:位置、镜像、旋转和放大倍数中的至少一种,或者。
其中,所述确定包括:将所述原始布局的所述图案的相对坐标转换为所述布局的顶单元的绝对坐标集,或者。
其中,由光学邻近修正(“OPC”)、逻辑操作(“LOP”)、伪插入、和其他转换中的至少一种产生所述图案修改。
9.一种由原始布局和修订布局生成集成电路设计的重建布局的系统,所述系统包括:
对于所述原始布局的每个图案:
用于确定与所述原始布局的所述图案相对应的所述修订布局的图案的装置;以及
用于将所述修订布局的所述对应图案分配到临时实例的装置,所述临时实例对应于所述原始布局的所述图案的实例并且将所述临时实例且引用到临时单元;
用于由所述临时实例建立临时重建布局的装置;以及
用于由所述临时重建布局生成所述重建布局的装置,其中,所述重建布局的层次与所述原始布局的层次相似。
10.根据权利要求9所述的系统,其中,所述重建布局的图案与所述修订布局的图案相同,或者
其中,用于生成的装置包括:用于合并所述临时实例以使所述临时实例中的所有相同的临时实例引用到单个单元以生成所述重建层次的装置,并且
其中,所述用于合并的装置包括:用于建立新单元的装置,其中,所述临时实例引用到所述新单元,或者
进一步包括:在所述确定之前,分析所述布局以确定包括所述布局的实例的属性,其中,所述属性包括:位置、镜像、旋转和放大倍数中的至少一种,或者
其中,所述用于确定的装置包括:用于将所述原始布局的所述图案的相对坐标转换成绝对坐标集的装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/182,338 US20130019219A1 (en) | 2011-07-13 | 2011-07-13 | System and method for hierarchy reconstruction from flattened graphic database system layout |
US13/182,338 | 2011-07-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102880733A true CN102880733A (zh) | 2013-01-16 |
CN102880733B CN102880733B (zh) | 2017-05-24 |
Family
ID=47482057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210084821.9A Active CN102880733B (zh) | 2011-07-13 | 2012-03-27 | 由展平的图形数据库系统布局进行层次重建的系统和方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130019219A1 (zh) |
CN (1) | CN102880733B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104239590A (zh) * | 2013-06-21 | 2014-12-24 | 北京华大九天软件有限公司 | 一种集成电路版图验证中的图形结构调整方法 |
CN106328585A (zh) * | 2015-06-30 | 2017-01-11 | 台湾积体电路制造股份有限公司 | 集成电路制造的方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9262571B2 (en) | 2013-06-20 | 2016-02-16 | G-Analog Design Automation Limited | Layout migration with hierarchical scale and bias method |
US9940428B2 (en) * | 2014-10-07 | 2018-04-10 | Mentor Graphics Corporation | Hierarchical fill in a design layout |
US20190258396A1 (en) * | 2018-02-20 | 2019-08-22 | Adobe Inc. | Layout design with adaptive areas |
US11803684B1 (en) * | 2021-10-04 | 2023-10-31 | Cadence Design Systems, Inc. | Relative placement by application of layered abstractions |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05190666A (ja) * | 1992-01-14 | 1993-07-30 | Matsushita Electric Ind Co Ltd | レイアウト階層生成装置 |
US6370679B1 (en) * | 1997-09-17 | 2002-04-09 | Numerical Technologies, Inc. | Data hierarchy layout correction and verification method and apparatus |
JP2005228124A (ja) * | 2004-02-13 | 2005-08-25 | Matsushita Electric Ind Co Ltd | 半導体集積回路設計における階層ブロック生成方法及び生成装置、並びに半導体集積回路設計における階層ブロック生成プログラム |
CN1834967A (zh) * | 2005-03-14 | 2006-09-20 | 北京中电华大电子设计有限责任公司 | 集成电路版图的层次网表提取方法 |
CN101388049A (zh) * | 2008-09-12 | 2009-03-18 | 浙江大学 | 一种用于光学邻近校正的提取式层次化处理方法 |
US20090235219A1 (en) * | 2007-10-31 | 2009-09-17 | Springsoft Usa, Inc. | Hierarchical analog ic placement subject to symmetry, matching and proximity constraints |
-
2011
- 2011-07-13 US US13/182,338 patent/US20130019219A1/en not_active Abandoned
-
2012
- 2012-03-27 CN CN201210084821.9A patent/CN102880733B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05190666A (ja) * | 1992-01-14 | 1993-07-30 | Matsushita Electric Ind Co Ltd | レイアウト階層生成装置 |
US6370679B1 (en) * | 1997-09-17 | 2002-04-09 | Numerical Technologies, Inc. | Data hierarchy layout correction and verification method and apparatus |
JP2005228124A (ja) * | 2004-02-13 | 2005-08-25 | Matsushita Electric Ind Co Ltd | 半導体集積回路設計における階層ブロック生成方法及び生成装置、並びに半導体集積回路設計における階層ブロック生成プログラム |
CN1834967A (zh) * | 2005-03-14 | 2006-09-20 | 北京中电华大电子设计有限责任公司 | 集成电路版图的层次网表提取方法 |
US20090235219A1 (en) * | 2007-10-31 | 2009-09-17 | Springsoft Usa, Inc. | Hierarchical analog ic placement subject to symmetry, matching and proximity constraints |
CN101388049A (zh) * | 2008-09-12 | 2009-03-18 | 浙江大学 | 一种用于光学邻近校正的提取式层次化处理方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104239590A (zh) * | 2013-06-21 | 2014-12-24 | 北京华大九天软件有限公司 | 一种集成电路版图验证中的图形结构调整方法 |
CN104239590B (zh) * | 2013-06-21 | 2017-11-14 | 北京华大九天软件有限公司 | 一种集成电路版图验证中的小单元层次结构调整方法 |
CN106328585A (zh) * | 2015-06-30 | 2017-01-11 | 台湾积体电路制造股份有限公司 | 集成电路制造的方法 |
CN106328585B (zh) * | 2015-06-30 | 2019-04-12 | 台湾积体电路制造股份有限公司 | 集成电路制造的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102880733B (zh) | 2017-05-24 |
US20130019219A1 (en) | 2013-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Encarnacao et al. | Computer aided design: fundamentals and system architectures | |
CN102880733A (zh) | 由展平的图形数据库系统布局进行层次重建的系统和方法 | |
US8239792B2 (en) | Relative positioning of circuit elements in circuit design | |
Alpert et al. | Handbook of algorithms for physical design automation | |
US8516399B2 (en) | Collaborative environment for physical verification of microdevice designs | |
US5381343A (en) | Hier archical pitchmaking compaction method and system for integrated circuit design | |
CN103093020B (zh) | 访问设计规则和设计特征库的方法和系统 | |
US20100306720A1 (en) | Programmable Electrical Rule Checking | |
CN105426567B (zh) | 增量式布局分析 | |
US20120284676A1 (en) | Decoupling capacitor insertion using hypergraph connectivity analysis | |
US8234612B2 (en) | Cone-aware spare cell placement using hypergraph connectivity analysis | |
Wu et al. | Computer modeling of geometric variations in mechanical parts and assemblies | |
US20140359546A1 (en) | Structured placement of hierarchical soft blocks during physical synthesis of an integrated circuit | |
US9361417B2 (en) | Placement of single-bit and multi-bit flip-flops | |
EP0742527B1 (en) | Method and system for producing a technology-independent integrated circuit design | |
CN114297739A (zh) | 用于版图验证的标识处理方法、装置、服务器和存储介质 | |
US9171126B1 (en) | Range pattern matching in mask data | |
US8694943B1 (en) | Methods, systems, and computer program product for implementing electronic designs with connectivity and constraint awareness | |
US6598207B1 (en) | Software for converting power delivery interconnect modeling connectivity maps to simulation ready input | |
Hsiung et al. | MOBnet: An extended Petri net model for the concurrent object-oriented system-level synthesis of multiprocessor systems | |
US10346578B2 (en) | Placement-based congestion-aware logic restructuring | |
US9697313B2 (en) | Organization for virtual-flat expansion of physical data in physically-hierarchical IC designs | |
CN1722144B (zh) | 设计和制造lsi的系统和方法以及电子束数据生成系统 | |
US20090077518A1 (en) | Derived level recognition in a layout editor | |
Cromjongh et al. | Tydi-Chisel: Collaborative and Interface-Driven Data-Streaming Accelerators |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |