CN1722144B - 设计和制造lsi的系统和方法以及电子束数据生成系统 - Google Patents

设计和制造lsi的系统和方法以及电子束数据生成系统 Download PDF

Info

Publication number
CN1722144B
CN1722144B CN2005100848882A CN200510084888A CN1722144B CN 1722144 B CN1722144 B CN 1722144B CN 2005100848882 A CN2005100848882 A CN 2005100848882A CN 200510084888 A CN200510084888 A CN 200510084888A CN 1722144 B CN1722144 B CN 1722144B
Authority
CN
China
Prior art keywords
patterned layers
lsi
patterning
layout data
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005100848882A
Other languages
English (en)
Other versions
CN1722144A (zh
Inventor
绵贯真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN1722144A publication Critical patent/CN1722144A/zh
Application granted granted Critical
Publication of CN1722144B publication Critical patent/CN1722144B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Abstract

一种LSI设计系统,包括:存储器;数据库,用于存储布图层定义文件;以及控制部件,用于参考数据库以根据所述布图层定义文件在所述存储器中建立多个布图层。多个布图层在要形成的LSI的物理层的一个中具有图案的延伸方向。控制部件根据延伸方向将每个图案分成图案结构,并且将每个图案结构指定到多个布图层的对应的一个。

Description

设计和制造LSI的系统和方法以及电子束数据生成系统
技术领域
本发明涉及LSI的设计技术,并且特别涉及用于设计和制造LSI的系统和方法,以及在电子束(EB)描画装置中使用的用于生成EB数据的电子束数据生成系统。
背景技术
为了减少设计时间并且检查和除去人为错误,必需使用计算机来进行LSI设计。用于LSI设计的软件程序称作CAD(计算机辅助设计)程序。在CAD程序中,定义了多个[布图层(数字化的层)]。设计者通过在计算机上定义的多个布图层中设置希望的图案结构的数据来进行LSI设计。以此方式,在计算机上获得了表示所设计的LSI的图案结构的[布图数据]。这里,要在相同的物理层中形成的图案结构被设置在相同的布图层中。
此外,在前面的LSI设计中,必需进行LSI的设计以满足[设计规则]。设计规则详细定义了每个布图层的最小图案尺寸和最小间隔尺寸,以及布图层之间的位置关系。对于希望的器件的形成必需服从设计规则。用于检查所生成的布图数据是否满足设计规则的软件程序称作[DRC(设计规则检查器)]。设计者根据由DRC所输出的错误数据来修改布图数据。
根据以此方式生成的布图数据制作用在光刻工艺中的刻线。例如,为了制作具有根据布图数据确定的掩模图案的刻线,使用[电子束(EB)描画设备]。这里,需要将布图数据转换成具有适合于EB描画设备的格式的[EB数据](在下文中,称作[EB数据转换处理])。为此,需要进行诸如中间层逻辑计算和白/黑反转处理的图形计算处理。
随着LSI的集成度更高和尺寸更大,布图图案的数量增加得越来越多。当为前述高度集成的LSI定义的所有布图图案依次被转换为EB数据时,需要大量的时间。这导致了LSI设计和研发的周期变长。为此,希望提供适合于图形转换处理的布图数据。
发明内容
因此,本发明的一个目的是提供一种用于设计和制造LSI的系统和方法,以及EB数据生成系统,其中可以减少校验满足设计规则所需的时间和EB数据转换处理所需的时间。
本发明的另一个目的是提供一种可以简化设计规则的LSI设计技术。
在本发明的一个方面中,LSI设计系统包括:存储器;数据库,用于存储布图层定义文件;以及控制部件,用于参考数据库以根据布图层定义文件在存储器中建立多个布图层。多个布图层在要形成的LSI的物理层的一个中具有图案的延伸方向。控制部件根据延伸方向将每个图案分成图案结构,并且将每个图案结构指定到多个布图层的对应的一个。
这里,控制部件可以通过结合多个布图层为物理层产生布图数据。
此外,控制部件通过指定每个图案结构的顶点将图案结构指定到对应的布图层。
此外,延伸方向可以相互垂直。
此外,控制部件为要形成的LSI的所有物理层建立多个布图层,并且将每个图案结构指定到对应的布图层。
此外,当数据库还存储设计规则文件时,控制部件可以参考设计规则文件以检查多个布图层的每个是否满足在设计规则文件中定义的设计规则。
在本发明的另一方面中,电子束描画系统包括:电子束数据生成系统,用于为要形成的LSI的物理层中的一个生成电子束数据;以及电子束描画设备,用于根据电子束数据描画掩模图案。电子束数据生成系统包括:LSI设计系统,用于为物理层生成布图数据;以及转换单元,用于将布图数据转换成电子束数据。LSI设计系统包括:存储器;数据库,用于存储布图层定义文件;以及控制部件,用于参考数据库以根据布图层定义文件在存储器中建立多个布图层。多个布图层在物理层中具有图案的延伸方向。控制部件根据延伸方向将每个图案分成图案结构,将每个图案结构指定到多个布图层的对应的一个,并且通过结合多个布图层为物理层产生布图数据。
在本发明的另一个方面中,可以通过如下步骤实现制造LSI的方法:为要制造的LSI的物理层中的一个生成布图数据;根据布图数据制作掩模;以及通过使用该掩模制造LSI。生成布图数据可以通过如下步骤实现:根据布图层定义文件在存储器中建立多个布图层,其中多个布图层在LSI的物理层中具有图案的延伸方向;根据延伸方向将每个图案分成图案结构;将每个图案结构指定给多个布图层中对应的一个;及通过结合多个布图层为物理层生成布图数据。
这里,指定可以通过指定每个图案结构的顶点将图案结构指定给对应的布图层来实现。
此外,延伸方向可以相互垂直。
此外,对所有物理层进行生成布图数据。
此外,生成布图数据可以通过进一步检查多个布图层的每个是否满足所定义的设计规则来实现。
此外,制作掩模可以通过以下步骤来实现:为物理层生成电子束数据;以及根据电子束数据描画掩模图案以制作掩模。
在本发明的另一方面中,布图数据生成方法可以通过以下步骤来实现:根据布图层定义文件在存储器中建立多个布图层,其中多个布图层在LSI的物理层中具有图案的延伸方向;根据延伸方向将每个图案分成图案结构;将每个图案结构指定给多个布图层中对应的一个;以及通过结合多个布图层为物理层生成布图数据。
附图说明
图1是框图,示出了根据本发明实施例的LSI设计系统的结构;
图2是概念图,示出了在本发明的实施例中的LSI设计的例子;
图3是示出了根据本发明实施例的布图层定义文件的例子的图;
图4是概念视图,示出了根据本发明实施例的LSI设计系统中的多个布图层;
图5A是概念图,示出了根据本发明实施例的LSI设计系统的操作;
图5B是概念图,示出了根据本发明实施例的LSI设计系统的操作;
图6是示出了根据本发明实施例的布图数据的例子的图;
图7是框图,示出了根据本发明实施例的EB数据生成系统的结构;以及
图8是流程图,示出了根据本发明实施例的LSI设计方法。
具体实施方式
在下文中,参考附图将根据本发明的使用数据库的LSI设计系统、LSI设计方法、以及EB数据生成系统描述如下。
[结构]
图1是框图,示出了根据本发明实施例的LSI设计系统的结构。LSI设计系统100包括:数据库10、工作存储器20、布图编辑工具30、设计规则校验工具40、控制部件50、输入部件60、输出部件70和存储部件80。LSI设计系统100构造在工作站上,或通过网络相互连接的多个工作站上。
控制部件50包括安装在工作站上的诸如中央处理部件(CPU)的程序执行部件。控制部件50连接到各部件,并且控制各部件的操作和进行各部件之间的数据传送和接收。工作存储器20是用于LSI设计的存储区域并且连接到控制部件50。用于LSI设计中的多个[布图层(数字化的层)21]建立在工作存储器20上。
数据库10存储用于LSI设计的文件组并且连接到控制部件50。具体地,数据库10具有[布图层定义文件]11和[设计规则文件]12。布图层定义文件11表示在工作存储器20上建立的多个布图层21的定义,这将在后面详细讲述。设计规则文件12表示多个布图层21的[设计规则]。设计规则详细定义了每个布图层21的最小图案尺寸和最小间隔尺寸以及布图层21之间的位置关系。
布图编辑工具30可存取(accessibly)地连接到数据库10和工作存储器20。布图编辑工具30由控制部件50所执行的计算机程序来实现。布图编辑工具30响应设计者的指令将图案结构设置在工作存储器20上的布图层21中。通过重复上述操作,将图案结构设置在工作存储器20上的用于LSI设计的多个布图层21中。这样,布图编辑工具30生成表示所设计的LSI的结构的[布图数据]90。
设计规则校验工具(DRC)40可存取地连接到数据库10和工作存储器20。设计规则校验工具40由控制部件50所执行的计算机程序来实现。设计规则校验工具40参考存储在数据库10中的设计规则文件12以校验根据布图数据90表示的所设计的LSI是否满足由设计规则文件12所表示的设计规则。如果所设计的LSI不满足设计规则,那么设计规则校验工具40输出错误信号。
输入部件60和输出部件70连接到控制部件50。键盘和鼠标作为输入部件60的例子。LSI的设计者能够将各种规范和指令从输入部件60输入到LSI设计系统100。由控制部件50来处理所输入的规范和指令。此外,显示器和扬声器作为输出部件70的例子。LSI的设计者通过输出部件70能够知道LSI的当前设计情况。此外,由控制部件50将来自设计规则校验工具40的错误信号通过输出部件70报告给设计者。当听到错误信号时,设计者能够使用输入部件60来修改LSI设计(布图数据90)。
连接到控制部件50的硬盘单元作为存储部件80的例子。存储部件80存储生成的布图数据90。
图2是概念图,示出了在本发明的实施例中的LSI设计的例子。在图2中,设计某个晶体管的栅极结构。简而言之,形成扩散层LD和覆盖扩散层LD的多晶硅层LP。这里,如图2所示,多晶硅层LP能够被分成多个区域Ra到Re作为图案结构。根据它们的较长边的方向,多个区域Ra到Re可以被分成两组。也就是说,区域Ra、Rc和Rd属于在图2中的X方向(横向方向)延伸的[横向多晶硅]组。另一方面,区域Rb和Re属于在图2中的Y方向(纵向方向)延伸的[纵向多晶硅]组。优选地,X方向和Y方向相互垂直。
在工作存储器20上,各图案结构设置在多个布图层21的任何一个上。例如,扩散层LD设置在用于扩散层的某一布图层21上。此外,根据本发明,多个布图层21的不同布图层21被指定给[横向多晶硅]组和[纵向多晶硅]组。简而言之,形成横向多晶硅组的图案结构和纵向多晶硅组的图案结构使其在相同的物理层上相互连接。但是,在工作存储器20上,它们设置在不同的布图层21上。此外,可以在多个布图层建立之前或之后进行将多晶硅层LP分成多个区域Ra到Re。
图3示出了定义多个布图层21的布图层定义文件11的例子。布图层定义文件11是文本格式的文件。如图3所示,布图层定义文件11将横向多晶硅组的横向图案结构指定给多个布图层21的层-P1。此外,布图层定义文件11将纵向多晶硅组的纵向图案结构指定给多个布图层21的层-P2。以这种方式,根据本发明的布图层定义文件11为多个布图层21的每一个布图层定义了设置的图案结构和图案结构的较长边的方向(即,X方向或Y方向)。简而言之,多个布图层21的每个布图层定义为具有[取向]。这样,根据本发明,根据图案结构的较长边的方向,即使在相同的物理层中形成的图案结构也被设置在不同布图层21中。应该注意的是图3仅示出了层-P1和层-P2。但是,图案结构被指定给布图层21的三个或更多个层。此外,布图层定义文件11实际上给出了布图层21的每个层的定义。
设计规则文件12存储在数据库10中以表示多个布图层21中的每个布图层的设计规则。布图规则定义了每个布图层21的最小图案尺寸和最小间隔尺寸以及布图层21之间的位置关系。例如,层-P1和图2所示的扩散层LD中的横向图案结构之间的最小间隔尺寸d1,以及在层-P2和扩散层LD的纵向图案结构之间的最小间隔尺寸d2。这里,可以独立地对最小间隔尺寸d1和最小间隔尺寸d2给出限制。这样,设计规则变得最小。特别地,由于近年来LSI的较精细结构进一步发展,为了使处理尺寸精度更高,需要对诸如方向的设计进行限制。根据基于本发明的设计规则,能够容易地处理上述对设计的限制。此外,根据较长边的方向和图案结构提供多个布图层21。因此,不必将[方向的信息]引进到最小间隔尺寸d1和d2的定义中。这样,与本发明有关的设计规则比需要总是包括[方向的信息]的现有规则简化了。
[操作]
下面将说明根据本发明的LSI设计系统100的操作。这里,作为例子,假设设计图2所示的结构。
提供数据库10、布图编辑工具30和设计规则校验工具40。数据库10包括布图层定义文件11(参考图3)和设计规则文件12。布图编辑工具30和设计规则校验工具40是由控制部件50所执行的软件程序。设计者可以通过输入部件60来使用布图编辑工具30和设计规则校验工具40,并且它们的结果输出到输出部件70上。
首先,布图编辑工具30响应通过输入部件60来自设计者的指令,在工作存储器20上建立了多个布图层21的布图结构。在该情况下,布图编辑工具30参考存储在数据库10中的布图层定义文件11,并在工作存储器20上建立多个布图层21,如图4所示。多个布图层21包括设置有横向图案结构的层-P1,以及设置有纵向图案结构的层-P2。
接着,设计者使用输入部件60来选择多个布图层21中的一个布图层,并且在所选择的布图层21上设置希望的图案结构。也就是说,设计者输入希望的图案结构的图形数据。
例如,图5A示出了层-P1的图案结构的设置。设计者首先从多个布图层21中选择层-P1。然后,设计者在层-P1中设置横向图案结构LPX作为对应于图2所示的区域Ra、Rc和Rd的多个横向多晶硅层。此外,设计者输入多个横向图案结构LPX的图形数据。具体地,输入图形数据作为区域Ra、Rc和Rd的每一个的顶点坐标。也就是说,设计者给出区域Ra的坐标a1到a4,给出区域Rc的坐标c1到c4,并且给出区域Rd的坐标d1到d4。因此,在层-P1中设置了多个横向图案结构LPX。布图编辑工具30将所输入的图形数据和层-P1关联并且生成表示输入的图形数据和层-P1之间的对应关系的布图数据元素作为布图数据90的一部分。
此外,图5B示出了层-P2的结构的设置。设计者从多个布图层21中选择层-P2。然后,设计者在层-P2中设置纵向图案结构LPY作为对应于图2所示的区域Rb和Re的多个纵向多晶硅层。也就是说,设计者为多个纵向图案结构LPY输入图形数据。具体地,输入图形数据作为区域Rb和Re的每一个的顶点坐标。也就是说,设计者给出区域Rb的坐标b1到b4,给出区域Re的坐标e1到e4。因此,在层-P2中设置了多个纵向图案结构LPY。布图编辑工具30将所输入的图形数据和层-P2关联并且生成表示输入的图形数据和层-P2之间的对应关系的布图数据元素作为布图数据90的一部分。
以此方式,布图编辑工具30响应设计者的指令在对应的布图层21中设置了多个图案结构的每一个。设计者参考在输出部件70上显示的所设计的LSI并且重复地发出指令。以此方式,在包含层-P1和层-P2的多个布图层21的每个中设置了希望的图案结构。应该注意的是所设计的LSI具有多个物理层并且每个物理层被指定给至少一个布图层,或在很多情况下是两个或更多布图层。布图编辑工具30关联所输入的图形数据和每个布图层21并且生成表示对应关系的布图数据元素作为布图数据90的一部分。以此方式,通过为所设计的LSI的物理层中的一个结合多个布图层21,生成了多个布图层21和所设置的图形数据之间的对应关系,即表示所设计的LSI的布图数据90。生成的布图数据90存储在存储部件80中。
图6是示出了在该实施例中生成的布图数据90的一部分的图。如图6所示,布图数据90包括[第一布图数据元素],表示横向图案结构LPX的图形数据(坐标a1到a4、c1到c4和d1到d4)和布图层层-P1之间的对应关系。此外,布图数据90包括[第二布图数据元素],表示纵向图案结构LPY的图形数据(坐标b1到b4和e1到e4)和布图层层-P2之间的对应关系。独立地设置第一布图数据元素和第二布图数据元素。简而言之,根据本发明,根据分开的图案结构的较长边的方向为形成在相同物理层中的多晶硅层LP产生不同的布图数据元素。对于除了多晶硅层LP的任何层的图案结构,可以相似地形成布图数据元素。以此方式,生成了根据本发明的布图数据90以包括多个独立布图数据元素。这样,每个布图数据元素表示定义了[取向]的布图层21和设置在其中的每个图案结构的图形数据之间的对应关系。
接着,响应通过输入部件60来自设计者的指令,设计规则校验工具40校验由布图数据90表示的所设计的LSI是否满足设计规则。在该情况下,设计规则校验工具40参考存储在数据库10中的设计规则文件12。如果生成的所设计的LSI不满足设计规则,那么设计规则校验工具40输出错误信号。当从输出部件70报告错误信号时,设计者修改布图数据90。
根据本发明的包括数据库10和布图数据90的LSI设计系统100的效果如下。也就是说,根据本发明,由于为多个布图层21定义取向,那么设计规则如上所述被简化。此外,根据具有取向的多个布图层21生成布图数据90。这样,当使用设计规则校验布图数据90时,降低了计算机的负荷。因此,减少了校验布图数据90所需的时间。也就是说,减少了LSI的设计和研发的所需的时间。当LSI的设计规则变得更精细和LSI设计变得更复杂时前述效果显著。
顺便提及,上述例子表示了设计晶体管的栅极的情况。但是,本发明并不限于此。例如,本发明可以被用于布线层和扩散层。
在如上所述生成布图数据90之后,制作作为掩模的刻线,其具有对应于布图数据90的掩模图案。替换地,掩模图案可以直接描绘在抗蚀剂层上。在描画掩模图案中,例如,使用[电子束(EB)描画设备]。为此,需要将布图数据90转换成具有适合于EB描画设备的格式的[EB数据](EB数据转换处理)。
图7是框图,示出了用于进行前述EB数据转换处理的EB数据生成系统的结构。EB数据生成系统200包括根本发明的LSI设计系统100和连接到LSI设计系统100的EB数据转换部件150。LSI设计系统100如上所述生成布图数据90并且将布图数据90输出到EB数据转换部件150。EB数据转换部件150进行诸如中间层逻辑计算和白/黑反转处理的图形计算处理,并且因而将布图数据90转换成EB数据210。然后,EB数据转换部件150将EB数据210输出到EB描画设备300。EB描画设备300根据接收到的EB数据210将掩模图案描画在抗蚀剂层上。
如图2所示,横向图案结构LPX和纵向图案结构LPY形成在相同的物理层中,使得它们在相同的物理层中相互连接。为此,当它们被作为整体考虑时,多晶硅层LP可以具有几何上复杂的形状。在EB数据转换处理中,如果在整个多晶硅层LP上进行图形计算处理,那么计算机将承担重负荷。但是,根据本发明,多晶硅层LP被分成多个区域Ra到Re,并且层-P1和层-P2的每个被独立地指定给横向图案结构LPX和纵向图案结构LPY中的对应的一个,如图5A和5B所示。然后,由于在比整个多晶硅层LP简单的图案结构上进行图形计算处理,因此降低了在EB数据转换处理中的计算机上的负荷。也就是说,减少了EB数据转换处理所需的时间,并且减少了LSI的设计和研发所需的时间。当LSI的设计规则变得更精细和所设计的LSI变得更复杂时,前述效果变得显著。应该注意的是,在生成的EB数据中,横向图案结构和纵向图案结构是层叠的或重叠的。这样,与现有技术相似,在作为掩模的相同刻线上形成整个多晶硅层的掩模图案。如本领域技术人员所公知的,使用该掩模可以制造LSI。
图8是流程图,示出了根据本发明的LSI设计方法。
首先,提供布图层定义文件11和设计规则文件12(步骤S1)。布图层定义文件11根据每个图案结构的较长边的方向为多个布图层21中的一个指定图案结构的每个(参考图3)。此外,设计规则文件12表示多个布图层21的每个的设计规则。
接着,在工作存储器20中形成或建立布图层定义文件11中定义的多个布图层21(步骤S2)。多个布图层21包括:设置了横向图案结构LPX的层-P1;以及设置了纵向图案结构LPY的层-P2(参考图4)。
接着,设计者根据图案结构的较长边的方向选择多个布图层21中的一个。接下来,通过为希望的图案结构给出图形数据,设计者在所选择的布图层21中设置希望的图案结构(参考图5A、5B)。布图编辑工具30将输入的图形数据与所选择的布图层21关联并且将表示对应关系的布图数据元素添加到布图数据90(步骤S4)。
重复前述步骤S3和S4,直到对应于所希望的LSI的所有图案结构的设置完成。在期间,设置了所有图案结构(步骤S5;是),并且在工作存储器20上建立了希望的LSI的设计。这样,完成了表示所设计的LSI的布图的布图数据90(步骤S6)。布图数据90表示多个布图层21和图形数据之间的对应关系(参考图6)。
接着,设计规则校验工具40校验所设计的LSI或布图数据是否满足由设计规则文件12所定义的设计规则(步骤S7)。如果所设计的LSI不满足设计规则(步骤S7;否),那么重复前述步骤S3到S6,来修改布图数据90。由于所设计的LSI满足设计规则(步骤S7;是),那么生成最终布图数据90。此后,通过EB数据转换部件150将布图数据90转换成EB数据210(步骤S8)。EB描画设备300使用EB数据210并因此产生具有所设计的图案的刻线(步骤S9)。
如上所述,根据本发明,简化了设计规则。此外,根据本发明的布图数据90,减少了校验满足设计规则所需的时间和EB数据转换处理所需的时间。此外,根据本发明的其中使用了数据库10的LSI设计系统100、LSI设计方法、以及EB数据生成系统200,减少了校验布图数据90所需的时间和EB数据转换系统所需的时间。这样,减少了LSI的设计和研发所需的时间。
根据本发明,简化了设计规则。此外,根据基于本发明的布图数据结构,减少了校验符合设计规则所需的时间和EB数据转换处理所需的时间。此外,根据其中使用了数据库的基于本发明的LSI设计系统、LSI设计方法、以及EB数据生成系统,减少了校验布图数据所需的时间和EB数据转换处理所需的时间。此外,根据其中使用了数据库的基于本发明的布图数据的结构、LSI设计方法、以及EB数据生成系统,减少了LSI设计和研发所需的时间。

Claims (14)

1.一种LSI设计系统,包括:
存储器;
数据库,用于存储布图层定义文件;以及
控制部件,用于参考所述数据库以根据所述布图层定义文件在所述存储器中建立多个布图层,
其中所述多个布图层在要形成的LSI的物理层的一个中具有图案的延伸方向,并且
所述控制部件根据所述延伸方向将每个所述图案分成图案结构,并且将每个所述图案结构指定到所述多个布图层的对应的一个,
其中所述控制部件对要形成的LSI的所有物理层建立所述多个布图层,并且将每个所述图案结构指定到对应的布图层,
其中所述数据库还存储设计规则文件,以及
所述控制部件参考所述设计规则文件以检查所述多个布图层的每个是否满足在所述设计规则文件中定义的设计规则。
2.根据权利要求1的LSI设计系统,其中所述控制部件通过结合所述多个布图层为所述物理层产生布图数据。
3.根据权利要求1或2的LSI设计系统,其中所述控制部件通过指定每个所述图案结构的顶点来将所述图案结构指定到所述对应的布图层。
4.根据权利要求1或2的LSI设计系统,其中所述延伸方向相互垂直。
5.一种电子束描画系统,包括:
电子束数据生成系统,用于为要形成的LSI的物理层中的一个生成电子束数据;以及
电子束描画设备,用于根据所述电子束数据描画掩模图案,
其中所述电子束数据生成系统包括:
LSI设计系统,用于为所述物理层生成布图数据;以及
转换单元,用于将所述布图数据转换成所述电子束数据,
所述LSI设计系统包括:
存储器;
数据库,用于存储布图层定义文件;以及
控制部件,用于参考所述数据库以根据所述布图层定义文件在所述存储器中建立多个布图层,
所述多个布图层在所述物理层中具有图案的延伸方向,并且
所述控制部件根据所述延伸方向将每个所述图案分成图案结构,将每个所述图案结构指定到所述多个布图层的对应的一个,并且通过结合所述多个布图层为所述物理层产生所述布图数据,
其中所述控制部件对要形成的LSI的所有物理层建立所述多个布
图层,并且将每个所述图案结构指定到对应的布图层,
其中所述数据库还存储设计规则文件,以及
所述控制部件参考所述设计规则文件以检查所述多个布图层的每个是否满足在所述设计规则文件中定义的设计规则。
6.根据权利要求5的电子束描画系统,其中所述控制部件通过指定每个所述图案结构的顶点来将所述图案结构指定到所述对应的布图层。
7.根据权利要求5或6的电子束描画系统,其中所述延伸方向相互垂直。
8.一种制造LSI的方法,包括:
为要制造的所述LSI的物理层中的一个生成布图数据;
根据所述布图数据制作掩模;以及
通过使用所述掩模制造所述LSI,
其中所述生成布图数据包括:
根据布图层定义文件在存储器中建立多个布图层,其中所述多个布图层在所述LSI的所述物理层中具有图案的延伸方向;
根据所述延伸方向将每个所述图案分成图案结构;
将每个所述图案结构指定给所述多个布图层中对应的一个;以及
通过结合所述多个布图层为所述物理层生成所述布图数据,
检查所述多个布图层的每个是否满足在设计规则文件中定义的设计规则,以及
其中所述建立多个布图层包括对要形成的LSI的所有物理层建立所述多个布图层。
9.根据权利要求8的方法,其中所述指定包括:
通过指定每个所述图案结构的顶点,将所述图案结构指定给所述对应的布图层。
10.根据权利要求8的方法,其中所述延伸方向相互垂直。
11.根据权利要求8到10中的任何一个的方法,其中所述制作掩模包括:
为所述物理层生成电子束数据;以及
根据所述电子束数据描画掩模图案以制作所述掩模。
12.一种布图数据生成方法,包括:
根据布图层定义文件在存储器中建立多个布图层,其中所述多个布图层在LSI的物理层中具有图案的延伸方向;
根据所述延伸方向将每个所述图案分成图案结构;
将每个所述图案结构指定给所述多个布图层中对应的一个;以及
通过结合所述多个布图层为所述物理层生成所述布图数据,
检查所述多个布图层的每个是否满足在设计规则文件中定义的设计规则,以及
其中所述建立多个布图层包括对要形成的LSI的所有物理层建立所述多个布图层。
13.根据权利要求12的布图数据生成方法,其中所述指定包括:
通过指定每个所述图案结构的顶点,将所述图案结构指定给所述对应的布图层。
14.根据权利要求12或13的布图数据生成方法,其中所述延伸方向相互垂直。
CN2005100848882A 2004-07-16 2005-07-18 设计和制造lsi的系统和方法以及电子束数据生成系统 Expired - Fee Related CN1722144B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004-210482 2004-07-16
JP2004210482A JP4464218B2 (ja) 2004-07-16 2004-07-16 Lsi設計システム、lsi設計方法、及びレイアウトデータ構造
JP2004210482 2004-07-16

Publications (2)

Publication Number Publication Date
CN1722144A CN1722144A (zh) 2006-01-18
CN1722144B true CN1722144B (zh) 2011-02-09

Family

ID=35600893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100848882A Expired - Fee Related CN1722144B (zh) 2004-07-16 2005-07-18 设计和制造lsi的系统和方法以及电子束数据生成系统

Country Status (3)

Country Link
US (1) US7370304B2 (zh)
JP (1) JP4464218B2 (zh)
CN (1) CN1722144B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105426556B (zh) * 2014-09-19 2020-07-31 北京华大九天软件有限公司 版图设计规则文件中图层关系的可视化分析方法
KR102532200B1 (ko) * 2015-12-09 2023-05-12 삼성전자 주식회사 테스트 패턴, 반도체 소자의 테스트 방법, 및 집적 회로의 레이아웃 설계를 위한 컴퓨터 구현 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237781A (zh) * 1998-05-29 1999-12-08 日本电气株式会社 掩模的制造方法
US6308143B1 (en) * 1996-02-21 2001-10-23 Matsushita Electric Industrial Co., Ltd. Layout input apparatus, layout input method, layout verification apparatus, and layout verification method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822009B2 (ja) * 1999-11-17 2006-09-13 株式会社東芝 自動設計方法、露光用マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体
JP2002368088A (ja) * 2001-06-05 2002-12-20 Fujitsu Ltd ダミーパターン発生工程とlcr抽出工程とを有するlsi設計方法及びそれを行うコンピュータプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6308143B1 (en) * 1996-02-21 2001-10-23 Matsushita Electric Industrial Co., Ltd. Layout input apparatus, layout input method, layout verification apparatus, and layout verification method
CN1237781A (zh) * 1998-05-29 1999-12-08 日本电气株式会社 掩模的制造方法

Also Published As

Publication number Publication date
US7370304B2 (en) 2008-05-06
CN1722144A (zh) 2006-01-18
JP2006031469A (ja) 2006-02-02
JP4464218B2 (ja) 2010-05-19
US20060015837A1 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
US8196080B2 (en) Method and system for routing
US4377849A (en) Macro assembler process for automated circuit design
US6829754B1 (en) Method and system for checking for power errors in ASIC designs
US9552450B2 (en) Determining a user-specified location in a graphical user interface of an electronic design automation tool
JP2006196627A (ja) 半導体装置、及び半導体装置の設計プログラム
US6532572B1 (en) Method for estimating porosity of hardmacs
US8510702B2 (en) Interactive routing editor with symbolic and geometric views for integrated circuit layout
CN104063559A (zh) 大规模集成电路分布计算的布局合法化方法及其系统
KR20150093472A (ko) 더블 패터닝 공정을 위한 디자인 레이아웃 디콤포지션 방법
EP0742527B1 (en) Method and system for producing a technology-independent integrated circuit design
CN1722144B (zh) 设计和制造lsi的系统和方法以及电子束数据生成系统
JPH0421910B2 (zh)
TW202403585A (zh) 具有非較佳方向曲線配線的積體電路
US6223327B1 (en) Cell hierarchy verification method and apparatus for LSI layout
JPH0677324A (ja) 導体部分のレイアウトデータの変換方法及びその装置
US6189129B1 (en) Figure operation of layout for high speed processing
JP2002149725A (ja) 3次元展開データ作成装置及び3次元展開データ作成方法
JP2001159809A (ja) マスクパターン設計装置、マスクパターン設計方法およびマスクパターン設計プログラムを格納したコンピュータ読取り可能な記録媒体
US20080141197A1 (en) Semiconductor device design method, semiconductor device design system, and computer program
Newton A survey of computer aids for VLSI layout
BAEK et al. Cell Designer: An automatic placement and routing tool for the mixed design of macro and standard cells
Kureichik et al. Algorithms and Models of ECE Module Connections Routing
JPH0324749A (ja) セルレイアウトライブラリの生成方法及び半導体集積回路のレイアウト方法
Farlow Machine aids to the design of ceramic substrates containing integrated circuit chips
JPH04107952A (ja) 配線禁止領域生成装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: HU NAN QIU ZEYOU PATENT STRATEGIC PLANNING CO., LT

Free format text: FORMER OWNER: QIU ZEYOU

Effective date: 20101029

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 410005 28/F, SHUNTIANCHENG, NO.185, FURONG MIDDLE ROAD, CHANGSHA CITY, HU NAN PROVINCE TO: 410205 JUXING INDUSTRY BASE, NO.8, LUJING ROAD, CHANGSHA HIGH-TECH. DEVELOPMENT ZONE, YUELU DISTRICT, CHANGSHA CITY, HU NAN PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20101105

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110209

Termination date: 20140718

EXPY Termination of patent right or utility model