JP4464218B2 - Ｌｓｉ設計システム、ｌｓｉ設計方法、及びレイアウトデータ構造 - Google Patents

Description

本発明は、ＬＳＩの設計技術に関し、特に、ＬＳＩ設計システム及びそれに用いられるデータベース、ＬＳＩ設計方法、ＬＳＩの設計を示すレイアウトデータ構造、及び電子ビーム（ＥＢ）描画装置に用いられるＥＢデータを生成するためのＥＢデータ生成システムに関する。

ＬＳＩの設計を行う際に、設計や確認の時間を短縮し、人為的ミスを除去するには、コンピュータの利用は不可欠である。このようなコンピュータを利用した設計に用いられるソフトウェアは、ＣＡＤ（Computer Aided Design）と呼ばれている。ＣＡＤにおいては、複数の「レイアウト層（デジタイズ層）」が定義される。設計者は、それらコンピュータ上に定義された複数のレイアウト層に所望の構造を配置することによって、ＬＳＩの設計を行う。このようにして、設計されたＬＳＩの構成を示す「レイアウトデータ」が、コンピュータ上で得られる。ここで、同一の物理層に形成される構造は、同一のレイアウト層に配置されている。

また、このようなＬＳＩ設計においては、「デザインルール（設計基準）」に適合するようにその設計を行う必要がある。このデザインルールには、各レイアウト層ごとに最小パターン寸法や最小スペース寸法、レイアウト層間の位置関係などが細かく規定されている。このデザインルールに違反すると所望のデバイスを形成することができない。生成されたレイアウトデータがこのデザインルールに適合しているか検査するソフトウェアは、「ＤＲＣ（Design Rule Checker）」と呼ばれる。設計者は、このＤＲＣが出力したエラー情報に基づいて、レイアウトデータの修正を行う。

このように生成されたレイアウトデータに基づき、リソグラフィで用いられるレチクルが製造される。レイアウトデータに応じたマスクパターンを有するレチクルを製造するために、例えば「電子ビーム（ＥＢ）描画装置」が用いられる。ここで、レイアウトデータをこのＥＢ描画装置に適したフォーマットを有する「ＥＢデータ」に変換する必要がある（以下、「ＥＢデータ変換処理」と参照される）。そのため、層間論理演算や白黒反転処理などの図形演算処理を行う必要がある。

ＬＳＩの高集積化と大規模化に伴って、レイアウトパターンの数は増加の一途を辿っている。ＥＢデータを作成する際、このような高集積ＬＳＩチップに対して定義されている全てのパターンを順番に処理しようとすると、膨大な時間が必要となる。このことは、ＬＳＩ設計・開発の長期化の原因となる。従って、ＥＢデータ変換処理に要する時間の短縮が望まれている。また、そのために、図形変換処理に適したレイアウトデータを提供することが望まれている。

本発明の目的は、設計基準に適合するかどうかの検証に要する時間、及びＥＢデータ変換処理に要する時間を短縮することができるレイアウトデータ構造を提供することにある。

本発明の他の目的は、レイアウトデータの検証に要する時間、及びＥＢデータ変換処理に要する時間を短縮することができるＬＳＩ設計システムとそれに用いられるデータベース、ＬＳＩ設計方法、及びＥＢデータを生成するＥＢデータ生成システムを提供することにある。

本発明の更に他の目的は、設計基準を簡素化することができるＬＳＩ設計技術を提供することにある。

以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明に係るＬＳＩ設計システム（１００）は、複数のレイアウト層（２１）が構築されるメモリ（２０）と、そのメモリ（２０）にアクセス可能に接続されたレイアウト編集手段（３０）とを備える。ここで、複数のレイアウト層（２１）は、同一の物理層に形成される第１構造（ＬＰＸ）と第２構造（ＬＰＹ）がそれぞれ配置される第１レイアウト層（Ｌａｙｅｒ−Ｐ１）と第２レイアウト層（Ｌａｙｅｒ−Ｐ２）を含んでいる。また、第１構造（ＬＰＸ）と第２構造（ＬＰＹ）の長手方向（Ｘ、Ｙ）は異なり、例えば互いに直交する。更に、第１構造（ＬＰＸ）と第２構造（ＬＰＹ）は、同一の物理層において互いに接続する。この時、レイアウト編集手段（３０）は、第１構造（ＬＰＸ）の図形情報を第１レイアウト層（Ｌａｙｅｒ−Ｐ１）に対応づけ、第２構造（ＬＰＹ）の図形情報を第２レイアウト層（Ｌａｙｅｒ−Ｐ２）に対応づける。このように、レイアウト編集手段（３０）は、複数のレイアウト層（２１）のそれぞれに、対応する構造の図形情報を対応づけ、複数のレイアウト層（２１）と図形情報との対応関係を示すレイアウトデータ（９０）を作成する。

本発明に係るＬＳＩ設計システム（１００）は、データベース（１０）と、メモリ（２０）と、それらデータベース（１０）及びメモリ（２０）にアクセス可能に接続されたレイアウト編集手段（３０）とを備える。このデータベース（１０）は、配置される構造及びその構造の長手方向を、複数のレイアウト層（２１）のそれぞれに対して定義するレイアウト層定義ファイル（１１）を有する。この時、レイアウト編集手段（３０）は、このレイアウト層定義ファイル（１１）を参照することによって、メモリ（２０）に複数のレイアウト層（２１）を構築する。この複数のレイアウト層（２１）は、同一の物理層に形成される第１構造（ＬＰＸ）と第２構造（ＬＰＹ）がそれぞれ配置される第１レイアウト層（Ｌａｙｅｒ−Ｐ１）と第２レイアウト層（Ｌａｙｅｒ−Ｐ２）を含んでいる。これら第１構造（ＬＰＸ）と第２構造（ＬＰＹ）の長手方向（Ｘ、Ｙ）は異なり、例えば互いに直交する。更に、第１構造（ＬＰＸ）と第２構造（ＬＰＹ）は、同一の物理層において互いに接続する。この時、レイアウト編集手段（３０）は、第１レイアウト層（Ｌａｙｅｒ−Ｐ１）と第２レイアウト層（Ｌａｙｅｒ−Ｐ２）を含む複数のレイアウト層（２１）のそれぞれに、対応する構造の図形情報を対応づける。そして、レイアウト編集手段（３０）は、複数のレイアウト層（２１）と図形情報との対応関係を示すレイアウトデータ（９０）を作成する。

このＬＳＩ設計システム（１００）は、更にデザインルール検証部（４０）を備えてもよい。このデザインルール検証部（４０）は、作成されたレイアウトデータ（９０）が、複数のレイアウト層（２１）に対する設計基準に適合するかどうか検証する。

本発明に係るＥＢデータ生成システム（２００）は、上述のＬＳＩ設計システム（１００）と、そのＬＳＩ設計システム（１００）に接続されたＥＢデータ変換部（１５０）とを備える。ＥＢデータ変換部（１５０）は、ＬＳＩ設計システム（１００）からレイアウトデータ（９０）を受け取る。そして、ＥＢデータ変換部（１５０）は、そのレイアウトデータ（９０）を電子ビーム描画装置（３００）に適したフォーマットを有するＥＢデータ（２１０）に変換し、そのＥＢデータ（２１０）を電子ビーム描画装置（３００）に出力する。

本発明に係るレイアウトデータ構造は、ＬＳＩの設計を示すレイアウトデータ（９０）の構造である。このレイアウトデータ構造においては、同一の層で形成されるパターンが第１の方向（Ｘ）に延びる第１の部分（Ｒａ、Ｒｃ、Ｒｄ）と第２の方向（Ｙ）に延びる第２の部分（Ｒｂ、Ｒｅ）とに分割され、第１の部分（Ｒａ、Ｒｃ、Ｒｄ）を表わす第１のデータ要素と第２の部分（Ｒｂ、Ｒｅ）を表す第２のデータ要素とが独立して設けられている。

本発明に係るレイアウトデータ構造は、複数のレイアウト層（２１）のそれぞれと配置される構造の図形情報との対応関係を示す複数のデータ要素を有する。この複数のレイアウト層（２１）は、第１レイアウト層（Ｌａｙｅｒ−Ｐ１）と第２レイアウト層（Ｌａｙｅｒ−Ｐ２）を含む。また、複数のデータ要素は、第１レイアウト層（Ｌａｙｅｒ−Ｐ１）と第１構造（ＬＰＸ）の図形情報との対応関係を示す第１データ要素と、第２レイアウト層（Ｌａｙｅｒ−Ｐ２）と第２構造（ＬＰＹ）の図形情報との対応関係を示す第２データ要素とを含む。ここで、第１構造（ＬＰＸ）と第２構造（ＬＰＹ）は、同一の物理層において異なる方向（Ｘ、Ｙ）に沿って形成される。

本発明に係るＬＳＩ設計システム用のデータベース（１０）は、配置される構造及び構造の長手方向（Ｘ、Ｙ）を複数のレイアウト層（２１）のそれぞれに対して割り当てるレイアウト層定義ファイル（１１）と、それら複数のレイアウト層（２１）に対する設計基準を示すデザインルールファイル（１２）とを有する。複数のレイアウト層（２１）は、第１レイアウト層（Ｌａｙｅｒ−Ｐ１）と第２レイアウト層（Ｌａｙｅｒ−Ｐ２）を含む。この時、レイアウト層定義ファイル（１１）は、第１構造（ＬＰＸ）及び第１方向（Ｘ）を第１レイアウト層（Ｌａｙｅｒ−Ｐ１）に割り当て、且つ、第１構造（ＬＰＸ）と同一の物理層に形成される第２構造（ＬＰＹ）及び第１方向（Ｘ）と異なる第２方向（Ｙ）を第２レイアウト層（Ｌａｙｅｒ−Ｐ２）に割り当てる。

本発明に係るＬＳＩ設計システム（１００）におけるＬＳＩ設計方法は、（Ａ）レイアウト編集手段（３０）が、メモリ領域（２０）に、複数のレイアウト層（２１）を構築するステップと、（Ｂ）レイアウト編集手段（３０）が、入力される第１構造（ＬＰＸ）の図形情報を第１レイアウト層（Ｌａｙｅｒ−Ｐ１）に対応づけるステップと、（Ｃ）レイアウト編集手段（３０）が、入力される第２構造（ＬＰＹ）の図形情報を第２レイアウト層（Ｌａｙｅｒ−Ｐ２）に対応づけるステップと、（Ｄ）レイアウト編集手段（３０）が、複数のレイアウト層（２１）と図形情報との対応関係を示すレイアウトデータ（９０）を作成するステップとを備える。

本発明によれば、設計基準が簡素化される。

本発明に係るレイアウトデータ構造によれば、設計基準に適合するかどうかの検証に要する時間、及びＥＢデータ変換処理に要する時間が短縮される。

本発明に係るＬＳＩ設計システムとそれに用いられるデータベース、ＬＳＩ設計方法、及びＥＢデータ生成システムによれば、レイアウトデータの検証に要する時間、及びＥＢデータ変換処理に要する時間が短縮される。

本発明に係るレイアウトデータ構造、ＬＳＩ設計システムとそれに用いられるデータベース、ＬＳＩ設計方法、及びＥＢデータ生成システムによれば、ＬＳＩ設計・開発に要する時間が短縮される。

添付図面を参照して、本発明に係るレイアウトデータ構造、ＬＳＩ設計システムとそれに用いられるデータベース、ＬＳＩ設計方法、及びＥＢデータ生成システムを説明する。

（構成）
図１は、本発明の実施の形態に係るＬＳＩ設計システムの構成を示すブロック図である。このＬＳＩ設計システム１００は、データベース１０と、作業メモリ２０と、レイアウト編集ツール３０と、デザインルール検証ツール４０と、制御部５０と、入力部６０と、出力部７０と、記憶部８０とを備えている。

このＬＳＩ設計システム１００は、例えばワークステーション上、あるいはネットワークを介して相互に接続された複数のワークステーション上に構築される。制御部５０は、ワークステーションに搭載された演算処理装置（ＣＰＵ）を含んでいる。この制御部５０は、上述の各部に接続されており、上述の各部の動作及びそれらの間のデータのやりとりを制御する。作業メモリ２０は、ＬＳＩ設計作業に用いられるメモリ領域であり、制御部５０に接続されている。この作業メモリ２０には、ＬＳＩ設計に用いられる複数の「レイアウト層（デジタイズ層）２１」が構築される。

データベース１０は、ＬＳＩ設計の基礎となるファイル群を格納しており、制御部５０に接続されている。具体的には、データベース１０は、「レイアウト層定義ファイル１１」及び「デザインルールファイル１２」を有している。後に詳しく説明されるように、レイアウト層定義ファイル１１は、作業メモリ２０に構築される複数のレイアウト層２１の定義を示している。デザインルールファイル１２は、複数のレイアウト層２１に対する「設計基準（デザインルール）」を示している。この設計基準には、各レイアウト層２１ごとに最小パターン寸法や最小スペース寸法、レイアウト層２１間の位置関係などが細かく規定されている。

レイアウト編集手段としてのレイアウト編集ツール３０は、上述のデータベース１０及び作業メモリ２０にアクセス可能に接続されている。具体的には、レイアウト編集ツール３０は、制御部（ＣＰＵ）５０によって実行されるコンピュータプログラムである。このレイアウト編集ツール３０は、ユーザからの指定に応答して、指定された構造を作業メモリ２０上のレイアウト層２１に配置する。この動作が繰り返されることによって、複数の構造からなるＬＳＩ設計が作業メモリ２０上に構築される。そして、レイアウト編集ツール３０は、設計されたＬＳＩの構成を示す「レイアウトデータ９０」を作成する。

デザインルール検証ツール（ＤＲＣ）４０は、上述のデータベース１０及び作業メモリ２０にアクセス可能に接続されている。具体的には、デザインルール検証ツール４０は、制御部（ＣＰＵ）５０によって実行されるコンピュータプログラムである。このデザインルール検証ツール４０は、データベース１０に格納された上記デザインルールファイル１２を参照し、作成されたレイアウトデータ９０が示すＬＳＩ設計が、デザインルールファイル１２に示された設計基準に適合するかどうか検証する。作成されたＬＳＩ設計が設計基準に適合しない場合、このデザインルール検証ツール４０は、エラー信号を出力する。

入力部６０及び出力部７０は、制御部５０に接続されている。入力部６０としては、キーボードやマウスが例示される。ＬＳＩの設計者（ユーザ）は、この入力部６０を介して、ＬＳＩ設計システム１００に様々な指定やコマンドを入力することができる。入力された指定やコマンドは、制御部５０によって処理される。また、出力部７０としては、ディスプレイやスピーカが例示される。ＬＳＩの設計者は、この出力部７０を介して、現在のＬＳＩの設計状況を知ることができる。また、上述のデザインルール検証ツール４０からのエラー信号は、制御部５０によって、この出力部７０を通して設計者に通知される。エラーを知った設計者は、入力部６０を用いて、ＬＳＩの設計（レイアウトデータ９０）の修正を行うことができる。

記憶部８０として、制御部５０に接続されたハードディスク装置が例示される。この記憶部８０には、作成されたレイアウトデータ９０が格納される。

図２は、本発明の実施の形態におけるＬＳＩ設計の一例を示す概念図である。図２において、あるトランジスタのゲート構造が設計されている。つまり、拡散層ＬＤと、その拡散層ＬＤを覆うポリシリコン層ＬＰが形成されている。ここで、図２に示されるように、ポリシリコン層ＬＰは、例えば複数の領域Ｒａ〜Ｒｅに分割することが可能である。そして、これら複数の領域Ｒａ〜Ｒｅは、その長手方向に基づいて、２つのグループに分類することが可能である。すなわち、領域Ｒａ、Ｒｃ、Ｒｄは、図中のＸ方向（横方向）に延びる「横方向ポリシリコン」に対応している。一方、領域Ｒｂ、Ｒｅは、図中のＹ方向（縦方向）に延びる「縦方向ポリシリコン」に対応している。Ｘ方向とＹ方向は、互いに直交していることが好適である。

作業メモリ２０上において、上述の各構造は、複数のレイアウト層２１のいずれかに配置されている。たとえば、拡散層ＬＤは、複数のレイアウト層２１のうち、拡散層用のあるレイアウト層に配置される。また、本発明によれば、上記「横方向ポリシリコン」と「縦方向ポリシリコン」には、複数のレイアウト層２１のうち別々のレイアウト層が割り当てられる。つまり、「横方向ポリシリコン」と「縦方向ポリシリコン」は、同一の物理層において互いに接続されるように形成されるが、作業メモリ２０上においては異なるレイアウト層２１に配置される。

図３は、このような複数のレイアウト層２１を定義するレイアウト層定義ファイル１１の内容の一例を示している。このレイアウト層定義ファイル１１は、テキスト形式のファイルである。図３に示されるように、レイアウト層定義ファイル１１は、複数のレイアウト層２１のうちＬａｙｅｒ−Ｐ１に、Ｘ方向に延びるポリシリコン層ＬＰである横方向ポリシリコン層を割り当てている。また、レイアウト層定義ファイル１１は、複数のレイアウト層２１のうちＬａｙｅｒ−Ｐ２に、Ｙ方向に延びるポリシリコン層ＬＰである縦方向ポリシリコン層を割り当てている。このように、本発明に係るレイアウト層定義ファイル１１は、複数のレイアウト層２１のそれぞれに対して、配置される構造とその構造の長手方向（Ｘ方向、Ｙ方向）とを定義している。つまり、複数のレイアウト層２１は、「方向性」を有するように定義されている。従って、本発明によれば、同一の物理層に形成される構造であっても、その長手方向によっては、異なるレイアウト層２１に配置されることになる。尚、図３においては、Ｌａｙｅｒ−Ｐ１とＬａｙｅｒ−Ｐ２のみが示されているが、実際には、レイアウト定義ファイル１１は、全てのレイアウト層２１に対して定義を与えている。

また、データベース１０に格納されたデザインルールファイル１２は、上記複数のレイアウト層２１に対する設計基準（デザインルール）を示している。この設計基準には、各レイアウト層２１ごとに最小パターン寸法や最小スペース寸法、レイアウト層２１間の位置関係などが規定されている。例えば、図２に示される拡散層ＬＤと横方向ポリシリコン層（Ｌａｙｅｒ−Ｐ１）との間の最小スペース寸法ｄ１や、拡散層ＬＤと縦方向ポリシリコン層（Ｌａｙｅｒ−Ｐ２）との間の最小スペース寸法ｄ２が規定されている。ここで、最小スペース寸法ｄ１と最小スペース寸法ｄ２に対しては、独立して制約を与えることが可能である。従って、設計基準がより精密になる。特に、近年、ＬＳＩの微細化が進行し、加工上の寸法精度を高めるためには、方向を限定する等の設計上の制限が必要になりつつある。本発明に係る設計基準によれば、このような設計上の制限に容易に対応することが可能となる。更に、複数のレイアウト層２１が既に長手方向に基づいて分割されているため、最小スペース寸法ｄ１やｄ２に対する定義に「方向に関する情報」を組み込む必要がなくなる。従って、「方向に関する情報」を必ず含む必要があった従来の設計基準に比べて、本発明に係る設計基準は簡素化される。

（動作）
次に、本発明に係るＬＳＩ設計システム１００の動作を説明する。ここでは、例として、図２に示されたような構成が設計されるとする。

まず、データベース１０、レイアウト編集ツール３０、デザインルール検証ツール４０が提供される。このデータベース１０は、上述のレイアウト層定義ファイル１１（図３参照）とデザインルールファイル１２を含んでいる。レイアウト編集ツール３０及びデザインルール検証ツール４０は、制御部５０によって実行されるソフトウェアであり、設計者は、入力部６０と出力部７０を用いることによって、これらレイアウト編集ツール３０及びデザインルール検証ツール４０を利用することができる。

まず、レイアウト編集ツール３０は、設計者からの指示に応答して、作業メモリ２０上に複数のレイアウト層２１を構築する。ここで、レイアウト編集ツール３０は、データベース１０に格納されているレイアウト層定義ファイル１１を参照する。これにより、図４に示されるように、作業メモリ２０には、複数のレイアウト層２１が構築される。この複数のレイアウト層２１は、横方向ポリシリコン層が配置されるＬａｙｅｒ−Ｐ１と、縦方向ポリシリコン層が配置されるＬａｙｅｒ−Ｐ２を含んでいる。

次に、設計者は、入力部６０を用いることによって、複数のレイアウト層２１から１つのレイアウト層２１を選択し、その１つのレイアウト層２１に所望の構造を配置する。具体的には、設計者は、その所望の構造に関する図形情報を入力する。

例えば、図５Ａは、Ｌａｙｅｒ−Ｐ１に対する構造の配置を示している。設計者は、まず、複数のレイアウト層２１からＬａｙｅｒ−Ｐ１を選択する。そして、設計者は、図２に示された領域Ｒａ、Ｒｃ、Ｒｄに対応した複数の横方向ポリシリコン層ＬＰＸを、Ｌａｙｅｒ−Ｐ１に配置する。具体的には、設計者は、複数の横方向ポリシリコン層ＬＰＸに関する図形情報を入力する。更に具体的には、その図形情報とは、領域Ｒａ、Ｒｃ、Ｒｄの頂点座標である。すなわち、設計者は、領域Ｒａに対して座標ａ１〜ａ４を与え、領域Ｒｃに対して座標ｃ１〜ｃ４を与え、領域Ｒｄに対して座標ｄ１〜ｄ４を与える。これにより、Ｌａｙｅｒ−Ｐ１に、複数の横方向ポリシリコン層ＬＰＸが配置される。レイアウト編集ツール３０は、入力された図形情報をこのＬａｙｅｒ−Ｐ１に対応づけ、その対応関係を示すレイアウトデータ要素をレイアウトデータ９０に追加する。

また、図５Ｂは、Ｌａｙｅｒ−Ｐ２に対する構造の配置を示している。設計者は、複数のレイアウト層２１からＬａｙｅｒ−Ｐ２を選択する。そして、設計者は、図２に示された領域Ｒｂ、Ｒｅに対応した複数の縦方向ポリシリコン層ＬＰＹを、Ｌａｙｅｒ−Ｐ２に配置する。具体的には、設計者は、複数の縦方向ポリシリコン層ＬＰＹに関する図形情報を入力する。更に具体的には、その図形情報とは、領域Ｒｂ、Ｒｅの頂点座標である。すなわち、設計者は、領域Ｒｂに対して座標ｂ１〜ｂ４を与え、領域Ｒｅに対して座標ｅ１〜ｅ４を与える。これにより、Ｌａｙｅｒ−Ｐ２に、複数の縦方向ポリシリコン層ＬＰＹが配置される。レイアウト編集ツール３０は、入力された図形情報をこのＬａｙｅｒ−Ｐ２に対応づけ、その対応関係を示すレイアウトデータ要素をレイアウトデータ９０に追加する。

このように、レイアウト編集ツール３０は、設計者の指示に応答して、複数の構造のそれぞれを、対応するレイアウト層２１に配置していく。設計者は、出力部７０に表示される設計状態を参照しながら、指示を繰り返す。このようにして、Ｌａｙｅｒ−Ｐ１とＬａｙｅｒ−Ｐ２を含む複数のレイアウト層２１のそれぞれに対して、所望の構造が配置されていく。レイアウト編集ツール３０は、入力された図形情報と各レイアウト層２１とを対応づけ、その対応関係を示すレイアウトデータ要素をレイアウトデータ９０に追加していく。このようにして、複数のレイアウト層２１と配置される図形情報との対応関係、すなわちＬＳＩの設計を示すレイアウトデータ９０が作成される。作成されたレイアウトデータ９０は、記憶部８０に格納される。

図６は、本実施の形態において作成されたレイアウトデータ９０の内容の一部を示す図である。図６に示されるように、このレイアウトデータ９０は、レイアウト層Ｌａｙｅｒ−Ｐ１と横方向ポリシリコン層ＬＰＸの図形情報（座標ａ１〜ａ４、ｃ１〜ｃ４、ｄ１〜ｄ４）との対応関係を示す「第１レイアウトデータ要素」を含んでいる。更に、このレイアウトデータ９０は、レイアウト層Ｌａｙｅｒ−Ｐ２と縦方向ポリシリコン層ＬＰＹの図形情報（座標ｂ１〜ｂ４、ｅ１〜ｅ４）との対応関係を示す「第２レイアウトデータ要素」を含んでいる。この第１レイアウトデータ要素と第２レイアウトデータ要素は、独立して設けられている。つまり、本発明によれば、同じ物理層に形成されるポリシリコン層ＬＰに対して、長手方向に応じて異なるレイアウトデータ要素が作成される。ポリシリコン層ＬＰ以外の他の構造に対しても、同様にレイアウトデータ要素が作成され得る。このように、本発明に係るレイアウトデータ９０は、独立した複数のレイアウトデータ要素により構成されており、各レイアウトデータ要素は、「方向性」が定義されたレイアウト層２１とそれに配置される構造の図形情報との対応関係を示している。

次に、デザインルール検証ツール４０は、設計者からの指示に応答して、作成されたレイアウトデータ９０が示すＬＳＩ設計が、設計基準（デザインルール）に適合するかどうか検証する。ここで、デザインルール検証ツール４０は、データベース１０に格納されているデザインルールファイル１２を参照する。作成されたＬＳＩ設計が設計基準に適合しない場合、このデザインルール検証ツール４０は、エラー信号を出力する。設計者は、出力部７０からエラー信号が通知されると、レイアウトデータ９０を修正する。

本発明に係るデータベース１０及びレイアウトデータ９０を含むＬＳＩ設計システム１００の効果は、以下の通りである。すなわち、本発明によれば、複数のレイアウト層２１に方向性が定義されるので、上述の通り設計基準が簡素化される。また、レイアウトデータ９０も、方向性を有する複数のレイアウト層２１に基づいて作成される。従って、そのようなレイアウトデータ９０を、そのような設計基準を用いて検証する際の計算機の負荷が低減される。よって、レイアウトデータ９０の検証に要する時間が短縮される。すなわち、ＬＳＩ設計・開発に要する時間が短縮される。このような効果は、ＬＳＩがより微細化し、ＬＳＩ設計がより複雑化するにつれて顕著になってくる。

尚、以上の例においては、トランジスタのゲートを設計する場合が示されたが、本発明の適用範囲はそれに限られない。例えば、配線層や拡散層に対しても、本発明を適用することが可能である。

以上のようにレイアウトデータ９０が作成された後、そのレイアウトデータ９０に応じたマスクパターンを有するレチクルが製造される。あるいは、レジストにマスクパターンが直接描画される。マスクパターンの描画には、例えば、「電子ビーム（ＥＢ）描画装置」が用いられる。そのため、レイアウトデータ９０を、ＥＢ描画装置に適したフォーマットを有する「ＥＢデータ」に変換する必要がある（ＥＢデータ変換処理）。

図７は、そのようなＥＢデータ変換処理を行うＥＢデータ生成システムの構成を示すブロック図である。このＥＢデータ生成システム２００は、本発明に係るＬＳＩ設計システム１００と、そのＬＳＩ設計システム１００に接続されたＥＢデータ変換部１５０とを備えている。ＬＳＩ設計システム１００は、上述のようにレイアウトデータ９０を作成し、そのレイアウトデータ９０をＥＢデータ変換部１５０に出力する。ＥＢデータ変換部１５０は、層間論理演算や白黒反転処理などの図形演算処理を行うことによって、レイアウトデータ９０をＥＢデータ２１０に変換する。そして、ＥＢデータ変換部１５０は、そのＥＢデータ２１０をＥＢ描画装置３００に出力する。ＥＢ描画装置３００は、受け取ったＥＢデータ２１０に基づいて、マスクパターンの描画を行う。

図２に示されたように、横方向ポリシリコン層ＬＰＸと縦方向ポリシリコン層ＬＰＹは、同一物理層において互いに接続するように形成される。そのため、全体として考えた場合、ポリシリコン層ＬＰは、幾何学的に複雑な形状を有している。ＥＢデータ変換処理において、そのようなポリシリコン層ＬＰ全体に対して図形演算処理を行うと、計算機に大きな負荷がかかる。

しかしながら、本発明によれば、ポリシリコン層ＬＰは長手方向に基づいて複数の領域Ｒａ〜Ｒｅに分割され、横方向ポリシリコン層ＬＰＸと縦方向ポリシリコン層ＬＰＹのそれぞれに対して、Ｌａｙｅｒ−Ｐ１とＬａｙｅｒ−Ｐ２のそれぞれが別々に割り当てられる（図５Ａ、図５Ｂ参照）。そして、ポリシリコン層ＬＰ全体よりも簡素な図形に対して図形演算処理が行われるため、ＥＢデータ変換処理における計算機の負荷が低減される。すなわち、ＥＢデータ変換処理に要する時間が短縮され、ＬＳＩ設計・開発に要する時間が短縮される。このような効果は、ＬＳＩがより微細化し、ＬＳＩ設計がより複雑化するにつれて顕著になってくる。尚、生成されたＥＢデータにおいては、横方向ポリシリコンに対するパターンと縦方向ポリシリコンに対するパターンは重ね合わされている。よって、従来と同様に、ポリシリコン層全体のマスクパターンが、同じレチクルに形成される。

図８は、本発明に係るＬＳＩ設計方法を要約して示すフローチャートである。

まず、レイアウト層定義ファイル１１及びデザインルールファイル１２が提供される（ステップＳ１）。このレイアウト層定義ファイル１１は、複数のレイアウト層２１のそれぞれに対して、配置される構造及びその構造の長手方向を割り当てている（図３参照）。また、デザインルールファイル１２は、複数のレイアウト層２１に対する設計基準を示している。

次に、レイアウト層定義ファイル１１に定義された複数のレイアウト層２１が、作業メモリ２０に構築される（ステップＳ２）。この複数のレイアウト層２１は、横方向ポリシリコン層ＬＰＸが配置されるＬａｙｅｒ−Ｐ１と、縦方向ポリシリコン層ＬＰＹが配置されるＬａｙｅｒ−Ｐ２を含んでいる（図４参照）。

次に、設計者は、配置したい構造及び配置方向（長手方向）に応じて、複数のレイアウト層２１の中からから１つのレイアウト層２１を選択する（ステップＳ３）。続いて、所望の構造に関する図形情報を与えることによって、設計者は、選択された１つのレイアウト層２１に所望の構造を配置する（図５Ａ、図５Ｂ参照）。レイアウト編集ツール３０は、入力された図形情報を選択された１つのレイアウト層２１に対応づけ、その対応関係を示すレイアウトデータ要素をレイアウトデータ９０に追加する（ステップＳ４）。

所望のＬＳＩに対応した全ての構造の配置が終わるまで、上記ステップＳ３、Ｓ４が繰り返される（ステップＳ５；Ｎｏ）。このようにして全ての構造が配置され（ステップＳ５；Ｙｅｓ）、所望のＬＳＩの設計図が作業メモリ２０に構築される。そして、その所望のＬＳＩ設計を示すレイアウトデータ９０が完成する（ステップＳ６）。このレイアウトデータ９０は、複数のレイアウト層２１と図形情報との対応関係を示している（図６参照）。

その後、デザインルール検証ツール４０は、作成されたＬＳＩの設計が、デザインルールファイル１２が規定する設計基準に適合するかどうか検証する（ステップＳ７）。ＬＳＩ設計が設計基準に適合しない場合（ステップＳ７；Ｎｏ）、上述のステップＳ３〜Ｓ６が繰り返され、レイアウトデータ９０が修正される。ＬＳＩ設計が設計基準に適合することにより（ステップＳ７；Ｙｅｓ）、最終的なレイアウトデータ９０が生成される。その後、そのレイアウトデータ９０は、ＥＢデータ変換部１５０によってＥＢデータ２１０に変換される（ステップＳ８）。ＥＢ描画装置３００は、このＥＢデータ２１０を用いることによって、設計されたパターンを有するレチクルを製造する（ステップＳ９）。

以上に説明されたように、本発明によれば、設計基準が簡素化される。また、本発明に係るレイアウトデータ９０によれば、その設計基準に適合するかどうかの検証に要する時間、及びＥＢデータ変換処理に要する時間が短縮される。更に、本発明に係るＬＳＩ設計システム１００とそれに用いられるデータベース１０、ＬＳＩ設計方法、及びＥＢデータ生成システム２００によれば、レイアウトデータ９０の検証に要する時間、及びＥＢデータ変換処理に要する時間が短縮される。従って、ＬＳＩ設計・開発に要する時間が短縮される。

図１は、本発明の実施の形態に係るＬＳＩ設計システムの構成を示すブロック図である。 図２は、本発明の実施の形態におけるＬＳＩ設計の一例を示す概念図である。 図３は、本発明の実施の形態に係るレイアウト層定義ファイルの内容の一例を示す図である。 図４は、本発明の実施の形態に係るＬＳＩ設計システムにおける複数のレイアウト層を示す概念図である。 図５Ａは、本発明の実施の形態に係るＬＳＩ設計システムの動作を説明するための概念図である。 図５Ｂは、本発明の実施の形態に係るＬＳＩ設計システムの動作を説明するための概念図である。 図６は、本発明の実施の形態に係るレイアウトデータの内容の一例を示す図である。 図７は、本発明の実施の形態に係るＥＢデータ生成システムの構成を示すブロック図である。 図８は、本発明の実施の形態に係るＬＳＩ設計方法を示すフローチャートである。

符号の説明

１０ データベース
１１ レイアウト層定義ファイル
１２ デザインルールファイル
２０ 作業メモリ
２１ レイアウト層
３０ レイアウト編集ツール
４０ デザインルール検証ツール
５０ 制御部
６０ 入力部
７０ 出力部
８０ 記憶部
９０ レイアウトデータ
１００ ＬＳＩ設計システム
１５０ ＥＢデータ変換部
２００ ＥＢデータ生成システム
２１０ ＥＢデータ
３００ ＥＢ描画装置

Claims (9)

1. 複数のレイアウト層が構築されるメモリと、
   前記メモリにアクセス可能に接続されたレイアウト編集手段と
   を具備し、
   前記複数のレイアウト層は、同一の物理層に形成される第１構造と第２構造がそれぞれ配置される第１レイアウト層と第２レイアウト層を含み、前記第１構造と前記第２構造の長手方向は異なり、
   前記レイアウト編集手段は、前記第１構造の図形情報を前記第１レイアウト層に対応づけ、前記第２構造の図形情報を前記第２レイアウト層に対応づける
   ＬＳＩ設計システム。
2. 請求項１に記載のＬＳＩ設計システムであって、
   前記第１構造の前記長手方向と、前記第２構造の前記長手方向とは互いに直交する
   ＬＳＩ設計システム。
3. 請求項１又は２に記載のＬＳＩ設計システムであって、
   前記第１構造と前記第２構造は、前記同一の物理層において互いに接続する
   ＬＳＩ設計システム。
4. 請求項１乃至３のいずれかに記載のＬＳＩ設計システムであって、
   前記レイアウト編集手段は、前記複数のレイアウト層のそれぞれに、対応する前記構造の図形情報を対応づけ、前記複数のレイアウト層と前記図形情報との対応関係を示すレイアウトデータを作成する
   ＬＳＩ設計システム。
5. データベースと、
   メモリと、
   前記データベース及び前記メモリにアクセス可能に接続されたレイアウト編集手段と
   を具備し、
   前記データベースは、配置される構造及び前記構造の長手方向を、複数のレイアウト層のそれぞれに対して定義するレイアウト層定義ファイルを有し、
   前記複数のレイアウト層は、同一の物理層に形成される第１構造と第２構造がそれぞれ配置される第１レイアウト層と第２レイアウト層を含み、前記第１構造と前記第２構造の前記長手方向は異なり、
   前記レイアウト編集手段は、前記レイアウト層定義ファイルを参照することによって、前記メモリに前記複数のレイアウト層を構築し、
   前記レイアウト編集手段は、前記第１レイアウト層と前記第２レイアウト層を含む前記複数のレイアウト層のそれぞれに、対応する前記構造の図形情報を対応づけ、前記複数のレイアウト層と前記図形情報との対応関係を示すレイアウトデータを作成する
   ＬＳＩ設計システム。
6. 請求項４又は５に記載のＬＳＩ設計システムであって、
   作成された前記レイアウトデータが、前記複数のレイアウト層に対する設計基準に適合するかどうか検証するデザインルール検証部を更に具備する
   ＬＳＩ設計システム。
7. 請求項６に記載のＬＳＩ設計システムと、
   前記ＬＳＩ設計システムに接続されたＥＢデータ変換部と
   を具備し、
   前記ＥＢデータ変換部は、前記ＬＳＩ設計システムから前記レイアウトデータを受け取り、前記レイアウトデータを電子ビーム描画装置に適したフォーマットを有するＥＢデータに変換し、前記ＥＢデータを前記電子ビーム描画装置に出力する
   ＥＢデータ生成システム。
8. メモリ領域と、前記メモリ領域にアクセス可能に接続されたレイアウト編集手段とを備えるＬＳＩ設計システムにおけるＬＳＩ設計方法であって、
   （Ａ）前記レイアウト編集手段が、前記メモリ領域に、複数のレイアウト層を構築するステップと、ここで、前記複数のレイアウト層は、同一の物理層に形成される第１構造と第２構造がそれぞれ配置される第１レイアウト層と第２レイアウト層を含み、前記第１構造と前記第２構造の長手方向は異なり、
   （Ｂ）前記レイアウト編集手段が、入力される前記第１構造の図形情報を前記第１レイアウト層に対応づけるステップと、
   （Ｃ）前記レイアウト編集手段が、入力される前記第２構造の図形情報を前記第２レイアウト層に対応づけるステップと、
   （Ｄ）前記レイアウト編集手段が、前記複数のレイアウト層と前記図形情報との対応関係を示すレイアウトデータを作成するステップと
   を具備する
   ＬＳＩ設計方法。
9. メモリ領域と、前記メモリ領域にアクセス可能に接続されたレイアウト編集手段とを備えるＬＳＩ設計システムにおけるＬＳＩ設計方法であって、
   （ａ）配置される構造及び前記構造の長手方向を複数のレイアウト層のそれぞれに定義するレイアウト層定義ファイルを提供するステップと、ここで、前記複数のレイアウト層は、同一の物理層に形成される第１構造と第２構造がそれぞれ配置される第１レイアウト層と第２レイアウト層を含み、前記第１構造と前記第２構造の前記長手方向は異なり、
   （ｂ）前記レイアウト編集手段が、前記レイアウト層定義ファイルを参照することによって、前記メモリ領域に前記複数のレイアウト層を構築するステップと、
   （ｃ）前記レイアウト編集手段が、入力される前記第１構造の図形情報を前記第１レイアウト層に対応づけるステップと、
   （ｄ）前記レイアウト編集手段が、入力される前記第２構造の図形情報を前記第２レイアウト層に対応づけるステップと、
   （ｅ）前記レイアウト編集手段が、前記複数のレイアウト層と前記図形情報との対応関係を示すレイアウトデータを作成するステップと
   を具備する
   ＬＳＩ設計方法。

Images