JP2010237598A - データ検証方法、データ検証装置、およびデータ検証プログラム - Google Patents

データ検証方法、データ検証装置、およびデータ検証プログラム Download PDF

Info

Publication number
JP2010237598A
JP2010237598A JP2009087861A JP2009087861A JP2010237598A JP 2010237598 A JP2010237598 A JP 2010237598A JP 2009087861 A JP2009087861 A JP 2009087861A JP 2009087861 A JP2009087861 A JP 2009087861A JP 2010237598 A JP2010237598 A JP 2010237598A
Authority
JP
Japan
Prior art keywords
graphic
representative
circuit pattern
unit
reference frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009087861A
Other languages
English (en)
Inventor
Jun Makihara
潤 牧原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009087861A priority Critical patent/JP2010237598A/ja
Priority to US12/750,102 priority patent/US20100246978A1/en
Publication of JP2010237598A publication Critical patent/JP2010237598A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V2201/00Indexing scheme relating to image or video recognition or understanding
    • G06V2201/06Recognition of objects for industrial automation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】各層の回路パターンの間に関係がある複数の層に対して回路パターンの形状を検証すること。
【解決手段】抽出部2は、第1の回路パターンから、第1の基準枠に含まれる第1の図形、および第2の基準枠に含まれる第2の図形を抽出し、第1の回路パターンと異なる層の第2の回路パターンから、第1の基準枠に含まれる第3の図形、および第2の基準枠に含まれる第4の図形を抽出する。比較部3は、第1の図形を座標変換して第2の図形と比較し、第3の図形を同様に座標変換して第4の図形と比較する。第1の図形が第2の図形と一致し、かつ第3の図形が第4の図形と一致する場合、グルーピング部4は、第1の図形と第2の図形において第1の図形を第1の代表図形としてグループ化する。検証部5は、第1の代表図形に基づいて第1の回路パターンの形状を検証する。
【選択図】図1

Description

データ検証方法、データ検証装置、およびデータ検証プログラムに関する。
近時、Large Scale Integration(LSI、大規模集積回路)の微細化に伴い、複雑化したOptical Proximity Correction(OPC、光近接効果補正)の実情を反映してマスクデータの検証を行っている。例えば、検証すべき領域を複数の小領域に分割し、複数の小領域のそれぞれにおいて、目標となるパターンと、検査すべきパターンと、を比較し、両者の形状差が第1の許容値を超えている危険点の座標値を抽出し、抽出された危険点の座標値のうちで、複数の小領域の周辺部の座標値を削除し、削除した後に残った危険点の座標値におけるパターンを危険パターンとして目標となるパターンから抽出し、危険パターンのうちで互いに異なるものを代表パターンとして抽出するパターン検査方法が知られている(例えば、特許文献1参照。)。
特開2007−266391号公報
しかしながら、単一の層のマスクデータに対して検証を行うため、複数の層において各層の回路パターンの間に関係がある場合、その関係を考慮して回路パターンの形状を検証することが困難であるという問題点がある。例えば、LSIにおいて、コンタクト層は、配線層や電極層や拡散層などの他の層に接続する。コンタクト層のマスクデータに対して検証を行う場合、コンタクト層に対して露光シミュレーションを行っても、コンタクト層が接続する層の露光シミュレーション後の形状は不明である。そのため、露光シミュレーションによってコンタクト層については良好な結果が得られても、コンタクト層が接続する層、例えば配線層の露光シミュレーション後の形状によっては、接続不良という結果が発生する場合がある。
また、コンタクト層の異なる領域において回路パターンが同じであっても、コンタクト層が接続する層、例えば配線層の対応する各領域において回路パターンが異なることがある。その場合、コンタクト層が接続する層の対応する各領域においてOPCの影響度が異なるため、露光シミュレーションの結果として一方の領域では接続良好という結果が得られ、他方の領域では接続不良という結果が得られることがある。
開示のデータ検証方法は、第1の回路パターンにおいて、基準座標に対応して設定される第1の基準枠に含まれる第1の図形と、基準座標に対応して設定される第2の基準枠に含まれる第2の図形とを抽出する。第1の回路パターンの上層または下層に設置される第2の回路パターンにおいて、第1の基準枠に含まれる第3の図形と、第2の基準枠に含まれる第4の図形とを抽出する。第1の図形を座標変換して第2の図形と比較する。第3の図形を座標変換して第4の図形と比較する。第3の図形に対する座標変換は、第1の図形に対する座標変換と同じである。第1の図形が第2の図形と一致すると判定され、第3の図形が第4の図形と一致すると判定された場合に、第1の図形と第2の図形において第1の図形を第1の代表図形としてグループ化する。第1の代表図形に基づいて第1の回路パターンの形状を検証する。
開示のデータ検証方法によれば、各層の回路パターンの間に関係がある複数の層に対して回路パターンの形状を検証することができるという効果を奏する。
本発明の実施の形態1におけるブロック図である。 本発明の実施の形態1におけるフローチャートである。 本発明の実施の形態2におけるハードウェア構成を示す図である。 本発明の実施の形態2におけるブロック図である。 本発明の実施の形態2におけるフローチャートである。 本発明の実施の形態2におけるフローチャートである。 本発明の実施の形態2におけるフローチャートである。 本発明の実施の形態2におけるフローチャートである。 本発明の実施の形態2におけるフローチャートである。 本発明の実施の形態2におけるフローチャートである。 本発明の実施の形態2における具体例を示す図である。 本発明の実施の形態2における具体例を示す図である。 本発明の実施の形態2における具体例を示す図である。 本発明の実施の形態2における他の具体例を示す図である。 本発明の実施の形態2における他の具体例を示す図である。 本発明の実施の形態3におけるフローチャートである。 本発明の実施の形態3における具体例を示す図である。 本発明の実施の形態3における具体例を示す図である。
以下に添付図面を参照して、このデータ検証方法、データ検証装置、およびデータ検証プログラムの好適な実施の形態を詳細に説明する。
(実施の形態1)
・データ検証装置の構成
図1は、本発明の実施の形態1におけるブロック図である。図1に示すように、データ検証装置1は、例えばLSIなどの電子回路における回路のパターンの形状を検証する装置である。実施の形態1では、上下の回路パターンにおいて第1の基準枠に含まれる図形と第2の基準枠に含まれる図形とが一致するとき、第1の基準枠に含まれる図形を代表図形として検証を行うことによって、上下の層の関係を考慮した検証を行う。
データ検証装置1は、抽出部2、比較部3、グルーピング部4および検証部5を備えている。抽出部2は、第1の回路パターンから第1の図形と第2の図形とを抽出し、第2の回路パターンから第3の図形と第4の図形とを抽出する。第1の回路パターンと第2の回路パターンとは、上下に異なる層に設置される。第1の図形と第3の図形とは、基準座標に対応して設定される第1の基準枠に含まれる。第2の図形と第4の図形とは、基準座標に対応して設定される第2の基準枠に含まれる。
比較部3は、第1の図形を座標変換して第2の図形と比較し、第3の図形を座標変換して第4の図形と比較する。第1の図形に対する座標変換と第3の図形に対する座標変換とは、同じである。グルーピング部4は、比較部3の比較結果に基づいて、第1の図形と第2の図形において第1の図形を第1の代表図形としてグループ化する。グループ化するときの条件は、第1の図形と第2の図形とが一致し、かつ第3の図形とが第4の図形とが一致する、と判定されることである。検証部5は、第1の代表図形に基づいて第1の回路パターンの形状を検証する。
・データ検証装置の動作
図2は、本発明の実施の形態1におけるフローチャートである。図2に示すように、データ検証処理が開始されると、まず、抽出部2は、第1の回路パターンにおいて、基準座標に対応して設定される第1の基準枠に含まれる第1の図形と、基準座標に対応して設定される第2の基準枠に含まれる第2の図形とを抽出する。また、抽出部2は、第1の回路パターンの上層または下層に設置される第2の回路パターンにおいて、第1の基準枠に含まれる第3の図形と第2の基準枠に含まれる第4の図形とを抽出する(ステップS1)。
比較部3は、第1の図形を座標変換して第2の図形と比較する。また、比較部3は、第3の図形を、第1の図形に対する座標変換と同じように座標変換して第4の図形と比較する(ステップS2)。グルーピング部4は、比較部3により、第1の図形が第2の図形と一致すると判定され、かつ第3の図形が第4の図形と一致すると判定された場合に、第1の図形と第2の図形において第1の図形を第1の代表図形としてグループ化する(ステップS3)。検証部5は、第1の代表図形に基づいて第1の回路パターンの形状を検証する(ステップS4)。
実施の形態1によれば、各層の回路パターンの間に関係がある場合に、それぞれの層の同じ基準枠に含まれる図形を一つの単位として、同様の単位同士をグループ化することができるので、各層の回路パターンの間に関係がある複数の層に対して回路パターンの形状を検証することができる。
(実施の形態2)
・データ検証装置のハードウェア構成
図3は、本発明の実施の形態2におけるハードウェア構成を示す図である。図3に示すように、データ検証装置は、例えばコンピュータ本体11、入力装置12および出力装置13を備えている。データ検証装置は、例えば、図示省略したルータやモデムを介してLocal Area Network(LAN、構内通信網)やWide Area Network(WAN、広域通信網)やインターネットなどのネットワーク14に接続可能となっている。
コンピュータ本体11は、例えばCentral Processing Unit(CPU、中央処理装置)、メモリおよびインタフェースを備えている。CPUは、データ検証装置の全体の制御を司る。メモリには、例えばRead Only Memory(ROM)、Random Access Memory(RAM)、Hard Disk(HD、ハードディスク)および光ディスク15などが含まれる。メモリは、CPUのワークエリアとして使用される。また、メモリには各種プログラムが格納されている。各種プログラムは、CPUからの命令に応じてロードされる。
インタフェースは、例えば入力装置12からの入力、出力装置13への出力およびネットワーク14に対する送受信の制御を行う。入力装置12には、例えばキーボード16、マウス17およびスキャナ18などが含まれる。出力装置13には、例えばディスプレイ19、スピーカ20およびプリンタ21などが含まれる。
・データ検証装置の構成
図4は、本発明の実施の形態2におけるブロック図である。図4に示すように、データ検証装置31は、入力部32、基準枠作成部33および切り取り処理部34を備えている。入力部32は、メモリに格納されているマスクデータなどの設計データから、検証の対象となるターゲット層の回路パターンと、ターゲット層との間に接続などの関係を有する他の層の回路パターンと、を読み出し、読み出した回路パターンを回路パターン記憶部51に格納する。
基準枠作成部33は、回路パターン記憶部51からターゲット層の回路パターンを読み出し、読み出した回路パターンに対して基準枠を設定する。基準枠は、ターゲット層の回路パターンにおいて検証対象となるターゲット図形を含み、かつそのターゲット図形にリソDRC(Design Rule Check、デザインルールチェック)の影響が及ぶ領域に設定される。リソDRCでは、ウエハイメージの形状に対して線幅や間隔などの寸法が検査される。このときのウエハイメージの形状は、マスクデータに基づいて露光シミュレーションにより計算して求められる。基準枠作成部33は、基準枠記憶部52に基準枠の例えば座標値を格納する。座標値は、基準座標に基づいて設定されている。基準座標は、ターゲット層の回路パターンおよびその他の層の回路パターンに共通である。
切り取り処理部34は、回路パターン記憶部51からターゲット層の回路パターンとその他の層の回路パターンとを読み出す。切り取り処理部34は、基準枠記憶部52から基準枠を読み出す。切り取り処理部34は、読み出したターゲット層の回路パターンから、読み出した基準枠の領域に含まれる図形を抽出し、抽出した図形をパターン状況としてパターン状況記憶部53に格納する。切り取り処理部34は、読み出したその他の層の回路パターンから、読み出した基準枠の領域に含まれる図形を抽出し、抽出した図形をパターン状況としてパターン状況記憶部53に格納する。入力部32、基準枠作成部33および切り取り処理部34は、抽出部として動作する。
また、データ検証装置31は、層分類処理部35、検索処理部36、検索情報作成部37、多層マッチング部38、マッチング部39および回転・鏡像部40を備えている。層分類処理部35は、パターン状況記憶部53からパターン状況を読み出し、読み出したパターン状況を層ごとに分類する。層分類処理部35は、分類したパターン状況を層ごとにパターン状況記憶部53に格納する。
検索処理部36は、パターン状況記憶部53からパターン状況を読み出し、当該パターン状況に一致する検索情報を求めて、検索情報記憶部54に格納されている検索情報を検索する。検索情報には、例えばパターン状況の「層数」、「層の種類」、「各層の図形数」、「各図形の座標数」、「各図形の座標値」および「一致するパターン状況」の情報が含まれている。検索処理部36は、パターン状況が一致するものをクラスとしてまとめたグルーピング情報をグルーピング情報記憶部55に格納する。
検索情報作成部37は、検索処理部36による検索処理においてパターン状況に一致する検索情報が見つかった場合、検索をかけたパターン状況を当該検索情報の「一致するパターン状況」に追加する。検索処理においてパターン状況と一致する検索情報が見つからなかった場合、検索情報作成部37は、検索をかけたパターン状況を新規の検索情報として登録する。検索情報作成部37は、検索情報記憶部54に検索情報を格納する。
多層マッチング部38は、検索処理部36による検索時のマッチング処理において、パターン状況の「層数」および「層の種類」と、検索情報の「層数」および「層の種類」と、をそれぞれ確認し、一致または不一致を判定する。マッチング部39は、検索時のマッチング処理において、パターン状況の「図形数」、「座標数」および「座標値」と、検索情報の「図形数」、「座標数」および「座標値」と、をそれぞれ確認し、一致または不一致を判定する。回転・鏡像部40は、パターン状況記憶部53に格納されているパターン状況に対して回転の処理もしくは鏡像の処理、または回転と鏡像の両方の処理を行う。
回転の処理は、元のパターン状況の座標値を、任意の座標点、例えば当該パターン状況の基準枠の中心点を回転の中心として、任意の角度、例えば90°や180°や270°で回転させたときの座標値を求める。鏡像の処理は、任意の直線、例えば元のパターン状況の基準枠の中心を通り、かつ一方の座標軸に平行な直線に対して、元のパターン状況の座標値と対称な座標値を求める。座標変換処理においては、重ね合わせ処理部41により、同一基準枠の領域に含まれる各層の図形が重ね合わされる。これによって、同一基準枠の領域に含まれる各層の図形に対して同じ座標変換処理が行われる。座標変換処理の内容は、グルーピング情報の一部としてグルーピング情報記憶部55に格納される。層分類処理部35、検索処理部36、検索情報作成部37、多層マッチング部38、マッチング部39および回転・鏡像部40は、比較部として動作する。また、重ね合わせ処理部41は、結合部として動作する。
また、データ検証装置31は、重ね合わせ処理部41および代表図形抽出部42を備えている。重ね合わせ処理部41は、グルーピング情報記憶部55からグルーピング情報を読み出し、読み出したグルーピング情報に基づいて、同一基準枠の領域に含まれる各層の図形を重ね合わせる。重ね合わせ処理部41は、重ね合わせたグルーピング情報をグルーピング情報記憶部55に格納する。
代表図形抽出部42は、パターン状況記憶部53からパターン状況を読み出す。代表図形抽出部42は、グルーピング情報記憶部55からグルーピング情報を読み出す。代表図形抽出部42は、読み出したパターン状況およびグルーピング情報に基づいて、各クラスの代表図形を抽出する。代表図形抽出部42は、抽出した代表図形を代表図形記憶部56に格納する。重ね合わせ処理部41および代表図形抽出部42は、グルーピング部として動作する。
また、データ検証装置31は、露光シミュレーション部43、デザインルールチェック(DRC:Design Rule Check)部44および出力部45を備えている。露光シミュレーション部43は、代表図形記憶部56から代表図形を読み出し、読み出した代表図形に対して露光シミュレーションを行う。露光シミュレーション部43は、露光シミュレーションにより得たシミュレーションパターンをシミュレーションパターン記憶部57に格納する。
デザインルールチェック部44は、シミュレーションパターン記憶部57からシミュレーションパターンを読み出し、読み出したシミュレーションパターンに対してデザインルールチェックによる検証を行う。デザインルールチェック部44は、検証の結果、デザインルールを満たさない箇所の情報をエラー情報としてエラー情報記憶部58に格納する。
出力部45は、グルーピング情報記憶部55からグルーピング情報を読み出す。出力部45は、エラー情報記憶部58からエラー情報を読み出す。出力部45は、読み出したグルーピング情報およびエラー情報に基づいて、代表図形においてデザインルールを満たさない箇所に対応する、元の回路パターン上の箇所を特定する。出力部45は、元の回路パターン上のデザインルールを満たさない箇所を、例えばディスプレイやプリンタなどの出力装置に出力する。露光シミュレーション部43、デザインルールチェック部44および出力部45は、検証部として動作する。
・データ検証装置の動作
図5〜図10は、本発明の実施の形態2におけるフローチャートである。図11〜図13は、本発明の実施の形態2における具体例を示す図である。具体例では、ターゲット層がコンタクト層であり、ターゲット層との間に接続などの関係を有する他の層が配線層である。図11〜図13において、点線の四角い枠は基準枠であり、ハッチングを付した領域はコンタクト層であり、実線の間の領域は配線層である。
図5に示すように、データ検証処理が開始されると、まず、基準枠作成部33は、ターゲット層の回路パターンに対して基準枠を設定する(ステップS11)。次いで、切り取り処理部34は、ターゲット層、およびターゲット層との間に接続などの関係を有する他の層のそれぞれについて(ステップS12:No)、層ごとに、基準枠の領域に含まれる図形をパターン状況として抽出する(ステップS13)。図11には、抽出されたコンタクト層のパターン状況と抽出された配線層のパターン状況を重ね合わせたパターン状況A〜Gが示されている。
ターゲット層、およびターゲット層との間に接続などの関係を有する他の層のそれぞれについてパターン状況の抽出が終了(層数終了)したら(ステップS12:Yes)、検索処理部36、検索情報作成部37、多層マッチング部38、マッチング部39、回転・鏡像部40、重ね合わせ処理部41および代表図形抽出部42は、多層グルーピング処理を実行する(ステップS14)。多層グルーピング処理の詳細については後述する(図6または図7参照)。図12には、多層グルーピング処理によって、図11に示すA〜Gのパターン状況をグループ化したクラスa〜dが示されている。例えば、クラスaの代表図形はパターン状況Aである。クラスbにおいて、パターン状況Fはパターン状況Bと同じであり、パターン状況Gはパターン状況Bを180°回転させたものと同じである。例えば、クラスbの代表図形はパターン状況Bである。クラスcにおいて、パターン状況Dはパターン状況Cを180°回転させたものと同じである。例えば、クラスcの代表図形はパターン状況Cである。例えば、クラスdの代表図形はパターン状況Eである。
次いで、露光シミュレーション部43は、ターゲット層、およびターゲット層との間に接続などの関係を有する他の層のそれぞれについて(ステップS15:No)、層ごとに代表図形に対して露光シミュレーションを行う(ステップS16)。図13には、コンタクト層のシミュレーションパターンと配線層のシミュレーションパターンを重ね合わせたシミュレーションパターンが示されている。図13に示す例では、a〜dの各クラスの代表図形に対してコンタクト層と配線層の2回ずつ、合計で8回の露光シミュレーションが行われる。ターゲット層、およびターゲット層との間に接続などの関係を有する他の層のそれぞれについて露光シミュレーションが終了(層数終了)したら(ステップS15:Yes)、デザインルールチェック部44は、シミュレーションパターンに対してデザインルールチェックによる検証を行う(ステップS17)。そして、出力部45は、グルーピング情報に含まれている座標変換処理の内容を元に戻すように検証結果に対して座標変換処理を行うことによって検証結果を元の回路パターンに展開して、ディスプレイなどの出力装置に出力し、一連の処理を終了する。
多層グルーピング処理においては、図6に示すように、ターゲット図形のそれぞれについて(ステップS21:No)、回転による座標変換処理の全種類と鏡像による座標変換処理の全種類が終了したか否かを判定する(ステップS22)。いずれかの座標変換処理が残っている場合(ステップS22:No)、回転・鏡像部40および重ね合わせ処理部41は、パターン状況に対して、その残っている座標変換処理を実行する(ステップS23)。そして、検索処理部36、多層マッチング部38およびマッチング部39は、検索情報を検索し、元のパターン状況および座標変換処理後のパターン状況と一致する検索情報を求める(ステップS24)。検索処理の詳細については後述する(図8参照)。
ステップS24での検索の結果、元のパターン状況または座標変換処理後のパターン状況と一致する検索情報が見つかれば(ステップS25:Yes)、検索情報作成部37は、検索をかけた元のパターン状況または座標変換処理後のパターン状況を、一致する検索情報に追加し(ステップS26)、ステップS21に戻る。ステップS24での検索の結果、元のパターン状況または座標変換処理後のパターン状況と一致する検索情報が見つからなければ(ステップS25:No)、ステップS22に戻る。ステップS22で、全ての種類の座標変換処理が終了(回転・鏡像の種類数終了)したら(ステップS22:Yes)、検索情報作成部37は、検索をかけたパターン状況の検索情報を作成して登録し(ステップS27)、ステップS21に戻る。ターゲット図形のそれぞれについて以上の動作が終了(ターゲット図形数終了)したら(ステップS21:Yes)、図5に示すフローチャートのステップS15に戻る。
また、次のように多層グルーピング処理を行ってもよい。図7に示すように、ターゲット図形のそれぞれについて(ステップS31:No)、検索処理部36、多層マッチング部38およびマッチング部39は、検索情報を検索し、パターン状況と一致する検索情報を求める(ステップS32)。検索処理の詳細については後述する(図8参照)。ステップS32での検索の結果、パターン状況と一致する検索情報が見つかれば(ステップS33:Yes)、検索情報作成部37は、検索をかけたパターン状況を、一致する検索情報に追加し(ステップS37)、ステップS31に戻る。
ステップS32での検索の結果、パターン状況と一致する検索情報が見つからなければ(ステップS33:No)、回転による座標変換処理の全種類と鏡像による座標変換処理の全種類が終了したか否かを判定する(ステップS34)。いずれかの座標変換処理が残っている場合(ステップS34:No)、回転・鏡像部40および重ね合わせ処理部41は、パターン状況に対して、その残っている座標変換処理を実行する(ステップS35)。次いで、検索情報作成部37は、元のパターン状況の検索情報および座標変換処理後のパターン状況の検索情報を作成して登録し(ステップS36)、ステップS34に戻る。ステップS34で、全ての種類の座標変換処理が終了(回転・鏡像の種類数終了)したら(ステップS34:Yes)、ステップS31に戻る。ターゲット図形のそれぞれについて以上の動作が終了(ターゲット図形数終了)したら(ステップS31:Yes)、図5に示すフローチャートのステップS15に戻る。
検索処理においては、図8に示すように、検索情報のそれぞれについて(ステップS41:No)、多層マッチング部38は、対応する複数の層のパターン状況を重ね合わせた多層のパターン状況に対してマッチング処理を実行する(ステップS42)。多層に対するマッチング処理については後述する(図9参照)。そして、多層に対するマッチング処理を行った結果、図形数が一致すれば(ステップS43:Yes)、戻り値として「一致」を返して、図6に示すフローチャートのステップS25、または図7に示すフローチャートのステップS33に戻る。多層に対するマッチング処理を行った結果、図形数が一致しなければ(ステップS43:No)、ステップS41に戻る。検索情報のそれぞれについて以上の動作が終了(検索情報数終了)したら(ステップS41:Yes)、戻り値として「不一致」を返して、図6に示すフローチャートのステップS25、または図7に示すフローチャートのステップS33に戻る。なお、ステップS42において、マッチング処理の対象が単層のパターン状況である場合には、単層のパターン状況に対してマッチング処理を実行する(図10参照)。
多層に対するマッチング処理においては、図9に示すように、多層マッチング部38は、パターン状況と検索情報とで層数が一致するか否かを判定する(ステップS51)。層数が一致しなければ(ステップS51:No)、戻り値として「不一致」を返して、図8に示すフローチャートのステップS43に戻る。層数が一致する場合(ステップS51:Yes)、それぞれの層について(ステップS52:No)、パターン状況と検索情報とで層の種類が一致するか否かを判定する(ステップS53)。層の種類が一致しなければ(ステップS53:No)、戻り値として「不一致」を返して、図8に示すフローチャートのステップS43に戻る。層の種類が一致する場合(ステップS53:Yes)、マッチング部39は、その種類が一致したパターン状況に対して単層のマッチング処理を実行する。単層に対するマッチング処理については後述する(図10参照)。単層に対するマッチング処理を行った結果、一致しなければ(ステップS55:No)、戻り値として「不一致」を返して、図8に示すフローチャートのステップS43に戻る。単層に対するマッチング処理を行った結果、一致すれば(ステップS55:Yes)、ステップS52に戻る。それぞれの層について以上の動作が終了(層数終了)したら(ステップS52:Yes)、戻り値として「一致」を返して、図8に示すフローチャートのステップS43に戻る。
単層に対するマッチング処理においては、図10に示すように、マッチング部39は、パターン状況と検索情報とで図形数が一致するか否かを判定する(ステップS61)。図形数が一致しなければ(ステップS61:No)、戻り値として「不一致」を返して、図9に示すフローチャートのステップS55に戻る。図形数が一致する場合(ステップS61:Yes)、それぞれの図形について(ステップS62:No)、全ての座標の判定が終了するまで(ステップS63:No)、それぞれの座標が一致するか否かを判定する(ステップS64)。座標が一致しなければ(ステップS64:No)、戻り値として「不一致」を返して、図9に示すフローチャートのステップS55に戻る。座標が一致する場合(ステップS64:Yes)、ステップS63に戻る。それぞれの座標について一致するか否かの判定が終了(座標数終了)したら(ステップS63:Yes)、ステップS62に戻る。それぞれの図形について以上の動作が終了(図形数終了)したら(ステップS62:Yes)、戻り値として「一致」を返して、図9に示すフローチャートのステップS55に戻る。
実施の形態2によれば、実施の形態1と同様の効果が得られる。また、各層の回路パターンの間に関係がある複数の層を、グループ化しないで検証を行う場合に比べて、露光シミュレーションの回数を減らすことができるので、より少ないコンピュータのリソースで露光シミュレーション後の形状を検証することができる。また、より短時間で露光シミュレーション後の形状を検証することができる。従って、各層の回路パターンの間に関係がある場合に、より高精度にリソDRCを行うことができる。また、実施の形態2によれば、配線との関係を考慮してコンタクト層の露光シミュレーション後の形状を検証する以外にも、半導体装置のゲートの形状を検証することができる。また、ゲート以外にも、2重露光などのように異なる層に対する露光によって形成される部位の形状を検証することができる。
図14および図15は、本発明の実施の形態2における他の具体例を示す図である。図14に示すように、半導体装置61は、拡散層62、ポリシリコン層63およびシフタ層64を備えている。図15に示すように、半導体装置61において、ゲート65は、拡散層62とポリシリコン層63とが重なる領域となる。ゲートの形状を検証する場合には、ゲート65をターゲット層の図形とし、ポリシリコン層63およびシフタ層64を、ターゲット層との間に関係を有する他の層としてもよい。
(実施の形態3)
実施の形態3は、多層グルーピング処理によって得た各クラスの代表図形を層ごとの図形に分け、層ごとにグルーピング処理を行い、層ごとにグループ化された各クラスの代表図形に対して露光シミュレーションを行い、シミュレーション結果を重ね合わせるものである。データ検証装置の構成は、実施の形態2と同様である。
・データ検証装置の動作
図16は、本発明の実施の形態3におけるフローチャートである。図17および図18は、本発明の実施の形態3における具体例を示す図である。具体例では、ターゲット層がコンタクト層であり、ターゲット層との間に接続などの関係を有する他の層が配線層である。図17および図18において、点線の四角い枠は基準枠であり、ハッチングを付した領域はコンタクト層であり、実線の間の領域は配線層である。
図16に示すように、データ検証処理が開始されると、実施の形態2におけるステップS11〜ステップS14と同様に、基準枠の設定(ステップS71)、パターン状況の抽出に対する終了(層数終了)の判定(ステップS72)、パターン状況の抽出(ステップS73)および多層グルーピング処理の実行(ステップS74)を順次行う。多層グルーピング処理によって、実施の形態1と同様に、例えば図12に示すa〜dのクラスが得られる。例えば、クラスaにはパターン状況A(代表図形)のみがあり、クラスbにはパターン状況B(代表図形)、FおよびGがあり、クラスcにはパターン状況C(代表図形)およびDがあり、クラスdにはパターン状況E(代表図形)のみがある、というグルーピング情報G1が得られる。多層グルーピング処理によって得られるグルーピング情報(例えば、G1)には、回転や鏡像による座標変換処理の内容が含まれている。
次いで、層分類処理部35は、多層グルーピング処理によって得られた各クラスの代表図形を層ごとの図形に分ける。そして、それぞれの層について(ステップS75:No)、検索処理部36、検索情報作成部37、マッチング部39、回転・鏡像部40および代表図形抽出部42は、グルーピング処理を実行する(ステップS76)。グルーピング処理については、例えば図6または図7に示す通りである。図17には、層ごとのグルーピング処理によって、図12に示すa〜dのクラスをグループ化したクラスe〜iが示されている。クラスeおよびfはコンタクト層のクラスであり、クラスg、hおよびiは配線層のクラスである。コンタクト層については、例えば、クラスeにはクラスa(代表図形)およびbがあり、クラスfにはクラスc(代表図形)およびdがある、というグルーピング情報G2が得られる。配線層については、例えば、クラスgにはクラスa(代表図形)およびcがあり、クラスhにはクラスb(代表図形)のみがあり、クラスiにはクラスd(代表図形)のみがある、というグルーピング情報G3が得られる。層ごとのグルーピング処理によって得られるグルーピング情報(例えば、G2、G3)には、回転や鏡像による座標変換処理の内容が含まれている。
次いで、露光シミュレーション部43は、層ごとに代表図形に対して露光シミュレーションを行う(ステップS77)。図18には、層ごとに露光シミュレーションを行った場合のコンタクト層のシミュレーションパターンおよび配線層のシミュレーションパターンが示されている。図18に示す例では、e〜iの各クラスの代表図形に対して1回ずつ、合計で5回の露光シミュレーションが行われる。図17および図18には、コンタクト層と配線層とが並べて示されているが、実際には、例えばコンタクト層についてグルーピング処理および露光シミュレーションを行った後、配線層についてグルーピング処理および露光シミュレーションが行われる。
それぞれの層について層ごとのグルーピング処理および露光シミュレーションが終了(層数終了)したら(ステップS75:Yes)、重ね合わせ処理部41は、層の重ね合わせを行う(ステップS78)。例えば、グルーピング情報G1、G2およびG3に基づいて、コンタクト層のシミュレーションパターンと配線層のシミュレーションパターンとが重ね合わされる。重ね合わされたシミュレーションパターンは、グルーピング情報G1に含まれる各クラスに一つずつ生成される。例えば、図12に示すクラスb(パターン状況B、FおよびG)のシミュレーションパターンを生成する場合には、図18において、コンタクト層のシミュレーションパターンからクラスeが選択され、配線層のシミュレーションパターンからクラスhが選択される。そして、クラスeのシミュレーションパターンとクラスhのシミュレーションパターンとが、グルーピング情報G2およびG3に含まれている座標変換処理の内容を元に戻すように座標変換処理され、グルーピング情報G1に基づいて重ね合わされる。
次いで、デザインルールチェック部44は、重ね合わされたシミュレーションパターンに対してデザインルールチェックによる検証を行う(ステップS79)。そして、出力部45は、グルーピング情報G1に含まれている座標変換処理の内容を元に戻すように検証結果に対して座標変換処理を行うことによって検証結果を元の回路パターンに展開して、ディスプレイなどの出力装置に出力し、一連の処理を終了する。実施の形態3において、多層グルーピング処理、検索処理、多層に対するマッチング処理および単層に対するマッチング処理は、実施の形態2と同様である。実施の形態3によれば、実施の形態2と同様の効果が得られる。
なお、実施の形態1〜3で説明したデータ検証方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、CD−ROM、MO、DVD等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。
また、実施の形態1〜3で説明したデータ検証装置1,31は、スタンダードセルやストラクチャードASIC(Application Specific Integrated Circuit)などの特定用途向けICやFPGAなどのPLD(Programmable Logic Device)によっても実現することができる。具体的には、例えば、上述したデータ検証装置31の各処理部32〜45をHDL記述によって定義し、そのHDL記述を論理合成してASICやPLDに与えることにより、データ検証装置31を製造することができる。また、上述したデータ検証装置31の各記憶部51〜58は、コンピュータ本体のメモリによって実現されてもよい。
上述した実施の形態1〜3に関し、さらに以下の付記を開示する。
(付記1)第1の回路パターンにおいて基準座標に対応して設定される第1の基準枠に含まれる第1の図形と前記基準座標に対応して設定される第2の基準枠に含まれる第2の図形とを抽出し、前記第1の回路パターンの上層または下層に設置される第2の回路パターンにおいて前記第1の基準枠に含まれる第3の図形と前記第2の基準枠に含まれる第4の図形とを抽出し、前記第1の図形を座標変換して前記第2の図形と比較し、前記第3の図形を前記座標変換して前記第4の図形と比較し、前記第1の図形が前記第2の図形と一致すると判定され前記第3の図形が前記第4の図形と一致すると判定された場合に、前記第1の図形と前記第2の図形において前記第1の図形を第1の代表図形としてグループ化し、前記第1の代表図形に基づいて前記第1の回路パターンの形状を検証することを特徴とするデータ検証方法。
(付記2)前記グループ化をする場合に、前記第1の図形と前記第3の図形とを前記第1の基準枠に基づいて結合し、結合した図形を前記第1の代表図形に設定することを特徴とする付記1に記載のデータ検証方法。
(付記3)前記第1の代表図形に対して露光シミュレーションを行い、前記第1の回路パターンの形状の検証は、前記露光シミュレーションされた前記第1の代表図形に基づく検証であることを特徴とする付記1または2に記載のデータ検証方法。
(付記4)前記グループ化において、さらに前記第3の図形と前記第4の図形において前記第3の図形を第2の代表図形としてグループ化し、前記第1の代表図形、および前記第2の代表図形各々に対して露光シミュレーションを行い、前記露光シミュレーション後の前記第1の代表図形および前記第2の代表図形を結合し、前記第1の回路パターンの形状の検証は、結合した前記露光シミュレーション後の前記第1の代表図形および前記第2の代表図形に基づく検証であることを特徴とする付記1に記載のデータ検証方法。
(付記5)前記第1の代表図形および前記第2の代表図形を結合する場合に、前記第1の図形に対する前記座標変換を元に戻し、前記第3の図形に対する前記座標変換を元に戻してから、結合することを特徴とする付記4に記載のデータ検証方法。
(付記6)前記第1の回路パターンはコンタクト層のパターンであり、前記第2の回路パターンは、前記コンタクト層が接続する配線層のパターンであることを特徴とする付記1〜5のいずれか一つに記載のデータ検証方法。
(付記7)第1の回路パターンにおいて基準座標に対応して設定される第1の基準枠に含まれる第1の図形と前記基準座標に対応して設定される第2の基準枠に含まれる第2の図形とを抽出し、前記第1の回路パターンの上層または下層に設置される第2の回路パターンにおいて前記第1の基準枠に含まれる第3の図形と前記第2の基準枠に含まれる第4の図形とを抽出する抽出部、前記第1の図形を座標変換して前記第2の図形と比較し、前記第3の図形を前記座標変換して前記第4の図形と比較する比較部、前記第1の図形が前記第2の図形と一致すると判定され前記第3の図形が前記第4の図形と一致すると判定された場合に、前記第1の図形と前記第2の図形において前記第1の図形を第1の代表図形としてグループ化するグルーピング部、前記第1の代表図形に基づいて前記第1の回路パターンの形状を検証する検証部、を備えることを特徴とするデータ検証装置。
(付記8)前記グループ化をする場合に、前記第1の図形と前記第3の図形とを前記第1の基準枠に基づいて結合する結合部、をさらに備え、前記グルーピング部は、前記結合された図形を前記第1の代表図形に設定することを特徴とする付記7に記載のデータ検証装置。
(付記9)前記第1の代表図形に対して露光シミュレーションを行う露光シミュレーション部、をさらに備え、前記検証部は、前記露光シミュレーションされた前記第1の代表図形に基づいて、前記第1の回路パターンの形状を検証することを特徴とする付記7または8に記載のデータ検証装置。
(付記10)前記グルーピング部は、前記グループ化において、さらに前記第3の図形と前記第4の図形において前記第3の図形を第2の代表図形としてグループ化し、前記第1の代表図形、および前記第2の代表図形各々に対して露光シミュレーションを行う露光シミュレーション部、および前記露光シミュレーション後の前記第1の代表図形および前記第2の代表図形を結合する結合部、をさらに備え、前記検証部は、結合した前記露光シミュレーション後の前記第1の代表図形および前記第2の代表図形に基づいて、前記第1の回路パターンの形状を検証することを特徴とする付記7に記載のデータ検証装置。
(付記11)前記結合部は、前記第1の代表図形および前記第2の代表図形を結合する場合に、前記第1の図形に対する前記座標変換を元に戻し、前記第3の図形に対する前記座標変換を元に戻してから、結合することを特徴とする付記10に記載のデータ検証装置。
(付記12)コンピュータを、第1の回路パターンにおいて基準座標に対応して設定される第1の基準枠に含まれる第1の図形と前記基準座標に対応して設定される第2の基準枠に含まれる第2の図形とを抽出し、前記第1の回路パターンの上層または下層に設置される第2の回路パターンにおいて前記第1の基準枠に含まれる第3の図形と前記第2の基準枠に含まれる第4の図形とを抽出する抽出部、前記第1の図形を座標変換して前記第2の図形と比較し、前記第3の図形を前記座標変換して前記第4の図形と比較する比較部、前記第1の図形が前記第2の図形と一致すると判定され前記第3の図形が前記第4の図形と一致すると判定された場合に、前記第1の図形と前記第2の図形において前記第1の図形を第1の代表図形としてグループ化するグルーピング部、前記第1の代表図形に基づいて前記第1の回路パターンの形状を検証する検証部、として機能させることを特徴とするデータ検証プログラム。
(付記13)さらに、前記コンピュータを、前記グループ化をする場合に、前記第1の図形と前記第3の図形とを前記第1の基準枠に基づいて結合する結合部、として機能させ、前記グルーピング部は、前記結合された図形を前記第1の代表図形に設定することを特徴とする付記12に記載のデータ検証プログラム。
(付記14)さらに、前記コンピュータを、前記第1の代表図形に対して露光シミュレーションを行う露光シミュレーション部、として機能させ、前記検証部は、前記露光シミュレーションされた前記第1の代表図形に基づいて、前記第1の回路パターンの形状を検証することを特徴とする付記12または13に記載のデータ検証プログラム。
(付記15)前記グルーピング部は、前記グループ化において、さらに前記第3の図形と前記第4の図形において前記第3の図形を第2の代表図形としてグループ化し、さらに、前記コンピュータを、前記第1の代表図形、および前記第2の代表図形各々に対して露光シミュレーションを行う露光シミュレーション部、および前記露光シミュレーション後の前記第1の代表図形および前記第2の代表図形を結合する結合部、として機能させ、前記検証部は、結合した前記露光シミュレーション後の前記第1の代表図形および前記第2の代表図形に基づいて、前記第1の回路パターンの形状を検証することを特徴とする付記12に記載のデータ検証プログラム。
(付記16)前記結合部は、前記第1の代表図形および前記第2の代表図形を結合する場合に、前記第1の図形に対する前記座標変換を元に戻し、前記第3の図形に対する前記座標変換を元に戻してから、結合することを特徴とする付記15に記載のデータ検証プログラム。
1,31 データ検証装置
2,32〜34 抽出部
3,35〜40 比較部
4,41,42 グルーピング部
5,43〜45 検証部

Claims (10)

  1. 第1の回路パターンにおいて基準座標に対応して設定される第1の基準枠に含まれる第1の図形と前記基準座標に対応して設定される第2の基準枠に含まれる第2の図形とを抽出し、
    前記第1の回路パターンの上層または下層に設置される第2の回路パターンにおいて前記第1の基準枠に含まれる第3の図形と前記第2の基準枠に含まれる第4の図形とを抽出し、
    前記第1の図形を座標変換して前記第2の図形と比較し、前記第3の図形を前記座標変換して前記第4の図形と比較し、
    前記第1の図形が前記第2の図形と一致すると判定され前記第3の図形が前記第4の図形と一致すると判定された場合に、前記第1の図形と前記第2の図形において前記第1の図形を第1の代表図形としてグループ化し、
    前記第1の代表図形に基づいて前記第1の回路パターンの形状を検証することを特徴とするデータ検証方法。
  2. 前記グループ化をする場合に、前記第1の図形と前記第3の図形とを前記第1の基準枠に基づいて結合し、結合した図形を前記第1の代表図形に設定することを特徴とする請求項1に記載のデータ検証方法。
  3. 前記第1の代表図形に対して露光シミュレーションを行い、
    前記第1の回路パターンの形状の検証は、前記露光シミュレーションされた前記第1の代表図形に基づく検証であることを特徴とする請求項1または2に記載のデータ検証方法。
  4. 前記グループ化において、さらに前記第3の図形と前記第4の図形において前記第3の図形を第2の代表図形としてグループ化し、
    前記第1の代表図形、および前記第2の代表図形各々に対して露光シミュレーションを行い、
    前記露光シミュレーション後の前記第1の代表図形および前記第2の代表図形を結合し、
    前記第1の回路パターンの形状の検証は、結合した前記露光シミュレーション後の前記第1の代表図形および前記第2の代表図形に基づく検証であることを特徴とする請求項1に記載のデータ検証方法。
  5. 前記第1の代表図形および前記第2の代表図形を結合する場合に、前記第1の図形に対する前記座標変換を元に戻し、前記第3の図形に対する前記座標変換を元に戻してから、結合することを特徴とする請求項4に記載のデータ検証方法。
  6. 前記第1の回路パターンはコンタクト層のパターンであり、前記第2の回路パターンは、前記コンタクト層が接続する配線層のパターンであることを特徴とする請求項1〜5のいずれか一つに記載のデータ検証方法。
  7. 第1の回路パターンにおいて基準座標に対応して設定される第1の基準枠に含まれる第1の図形と前記基準座標に対応して設定される第2の基準枠に含まれる第2の図形とを抽出し、前記第1の回路パターンの上層または下層に設置される第2の回路パターンにおいて前記第1の基準枠に含まれる第3の図形と前記第2の基準枠に含まれる第4の図形とを抽出する抽出部、
    前記第1の図形を座標変換して前記第2の図形と比較し、前記第3の図形を前記座標変換して前記第4の図形と比較する比較部、
    前記第1の図形が前記第2の図形と一致すると判定され前記第3の図形が前記第4の図形と一致すると判定された場合に、前記第1の図形と前記第2の図形において前記第1の図形を第1の代表図形としてグループ化するグルーピング部、
    前記第1の代表図形に基づいて前記第1の回路パターンの形状を検証する検証部、
    を備えることを特徴とするデータ検証装置。
  8. 前記グループ化をする場合に、前記第1の図形と前記第3の図形とを前記第1の基準枠に基づいて結合する結合部、をさらに備え、
    前記グルーピング部は、前記結合された図形を前記第1の代表図形に設定することを特徴とする請求項7に記載のデータ検証装置。
  9. 前記第1の代表図形に対して露光シミュレーションを行う露光シミュレーション部、をさらに備え、
    前記検証部は、前記露光シミュレーションされた前記第1の代表図形に基づいて、前記第1の回路パターンの形状を検証することを特徴とする請求項7または8に記載のデータ検証装置。
  10. コンピュータを、
    第1の回路パターンにおいて基準座標に対応して設定される第1の基準枠に含まれる第1の図形と前記基準座標に対応して設定される第2の基準枠に含まれる第2の図形とを抽出し、前記第1の回路パターンの上層または下層に設置される第2の回路パターンにおいて前記第1の基準枠に含まれる第3の図形と前記第2の基準枠に含まれる第4の図形とを抽出する抽出部、
    前記第1の図形を座標変換して前記第2の図形と比較し、前記第3の図形を前記座標変換して前記第4の図形と比較する比較部、
    前記第1の図形が前記第2の図形と一致すると判定され前記第3の図形が前記第4の図形と一致すると判定された場合に、前記第1の図形と前記第2の図形において前記第1の図形を第1の代表図形としてグループ化するグルーピング部、
    前記第1の代表図形に基づいて前記第1の回路パターンの形状を検証する検証部、
    として機能させることを特徴とするデータ検証プログラム。
JP2009087861A 2009-03-31 2009-03-31 データ検証方法、データ検証装置、およびデータ検証プログラム Pending JP2010237598A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009087861A JP2010237598A (ja) 2009-03-31 2009-03-31 データ検証方法、データ検証装置、およびデータ検証プログラム
US12/750,102 US20100246978A1 (en) 2009-03-31 2010-03-30 Data verification method, data verification device, and data verification program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009087861A JP2010237598A (ja) 2009-03-31 2009-03-31 データ検証方法、データ検証装置、およびデータ検証プログラム

Publications (1)

Publication Number Publication Date
JP2010237598A true JP2010237598A (ja) 2010-10-21

Family

ID=42784338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009087861A Pending JP2010237598A (ja) 2009-03-31 2009-03-31 データ検証方法、データ検証装置、およびデータ検証プログラム

Country Status (2)

Country Link
US (1) US20100246978A1 (ja)
JP (1) JP2010237598A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011197445A (ja) * 2010-03-19 2011-10-06 Nippon Control System Kk パターンデータからの繰り返しパターン抽出方法
JP2013148647A (ja) * 2012-01-18 2013-08-01 Fujitsu Semiconductor Ltd 検証方法、検証プログラムおよび検証装置
JP2014182219A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 欠陥箇所予測装置、識別モデル生成装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法
JP2014182220A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 欠陥箇所予測装置、識別モデル生成装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105574161B (zh) * 2015-12-15 2017-09-26 徐庆 一种商标图形要素识别方法、装置和系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4621485B2 (ja) * 2004-11-29 2011-01-26 株式会社東芝 パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム
JP2006170922A (ja) * 2004-12-20 2006-06-29 Topcon Corp 外観検査方法およびその装置
JP3953080B2 (ja) * 2005-09-14 2007-08-01 オムロン株式会社 基板検査システム
JP4870450B2 (ja) * 2006-02-27 2012-02-08 株式会社日立ハイテクノロジーズ 検査装置、および検査方法
JP5010207B2 (ja) * 2006-08-14 2012-08-29 株式会社日立ハイテクノロジーズ パターン検査装置及び半導体検査システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011197445A (ja) * 2010-03-19 2011-10-06 Nippon Control System Kk パターンデータからの繰り返しパターン抽出方法
JP2013148647A (ja) * 2012-01-18 2013-08-01 Fujitsu Semiconductor Ltd 検証方法、検証プログラムおよび検証装置
JP2014182219A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 欠陥箇所予測装置、識別モデル生成装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法
JP2014182220A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 欠陥箇所予測装置、識別モデル生成装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法

Also Published As

Publication number Publication date
US20100246978A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
US6792593B2 (en) Pattern correction method, apparatus, and program
US7526748B2 (en) Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium
US7640520B2 (en) Design flow for shrinking circuits having non-shrinkable IP layout
JP2011124423A (ja) セルライブラリ、レイアウト方法およびレイアウト装置
JP2009038072A (ja) 半導体集積回路及びその開発方法
JP2006196627A (ja) 半導体装置、及び半導体装置の設計プログラム
JP2013003162A (ja) マスクデータ検証装置、設計レイアウト検証装置、それらの方法およびそれらのコンピュータ・プログラム
JP2010237598A (ja) データ検証方法、データ検証装置、およびデータ検証プログラム
JP2009031460A (ja) マスクパターンの作成方法、作成装置及び露光用マスク
JP2006344176A (ja) 密度を考慮したマクロ配置設計装置、プログラム及び設計方法
JP5572973B2 (ja) パターン検証方法、検証装置及びプログラム
JP5421054B2 (ja) マスクパターン検証装置、マスクパターン検証方法及びその方法を用いた半導体装置の製造方法
JP5187309B2 (ja) フォトマスクの形成方法および半導体装置の製造方法
JP2006023873A (ja) 半導体集積回路の設計方法、その設計支援装置及び遅延ライブラリ
JP2009026045A (ja) 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法
US7370304B2 (en) System and method for designing and manufacturing LSI
CN114930339A (zh) 利用cad数据与发射显微镜图像相结合的发射位点之间的相关性
CN114730354A (zh) 基于网络的晶片检查
Kang et al. Combination of rule and pattern based lithography unfriendly pattern detection in OPC flow
JP5194461B2 (ja) 電流密度制限チェック方法及び電流密度制限チェック装置
US11275884B2 (en) Systems and methods for photolithographic design
CN100433025C (zh) 评价图案的制作方法
JP5609593B2 (ja) 半導体レイアウトデータの設計検証方法及びシステム
US20200201954A1 (en) Method of designing a layout for a semiconductor integrated circuit
JP2004213030A (ja) マスク欠陥検査方法