CN100433025C - 评价图案的制作方法 - Google Patents

评价图案的制作方法 Download PDF

Info

Publication number
CN100433025C
CN100433025C CNB2006100879902A CN200610087990A CN100433025C CN 100433025 C CN100433025 C CN 100433025C CN B2006100879902 A CNB2006100879902 A CN B2006100879902A CN 200610087990 A CN200610087990 A CN 200610087990A CN 100433025 C CN100433025 C CN 100433025C
Authority
CN
China
Prior art keywords
pattern
evaluation
unit
mentioned
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100879902A
Other languages
English (en)
Other versions
CN1877586A (zh
Inventor
前田志门
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1877586A publication Critical patent/CN1877586A/zh
Application granted granted Critical
Publication of CN100433025C publication Critical patent/CN100433025C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/28—Determining representative reference patterns, e.g. by averaging or distorting; Generating dictionaries

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Biology (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种评价图案的制作方法，包括：基于包含多种源图案的源图案组和单元框，制作多种单元图案，上述多种单元图案的每一个包含配置在上述单元框内的、与上述源图案对应的图案；以及基于上述多种单元图案和具有上述单元框的N倍(N是正整数)的尺寸的配置框，制作多种评价图案，上述多种评价图案的每一个包含以用上述多种上述单元图案铺满上述配置框内的方式配置在上述配置框内的上述多种评价单元图案。

Description

评价图案的制作方法
相关申请的交叉参考
本申请基于2005年6月9日提交的日本专利申请No.2005-169801，并要求该申请的优先权，其全部内容以参考的形式包含于此。
技术领域
本发明涉及在光学邻近效应修正(OPC：Optical ProximityCorrection)的检验中使用的评价图案的制作方法以及计算机程序产品。
背景技术
近年来的半导体制造技术的进步非常显著，最小加工尺寸70nm大小的半导体器件已批量生产。半导体器件的微细化，已因掩膜工艺技术、光刻技术以及蚀刻技术等微细图案形成技术的飞跃性进步而得以实现。
在图案尺寸相当大的年代，通过直接描绘形成在晶片上的集成电路的图案的平面形状作为掩膜图案的设计图案，制作忠实于其设计图案的掩膜图案，并利用投影光学系统将该掩膜图案转印到晶片上，并蚀刻基底，而能够在晶片上形成大致遵照设计图案的图案。
但是，随着半导体器件的微细化的进步、集成电路的高集成化的进步，在各工艺中忠实地形成图案变得困难起来，会产生最终的完成尺寸与设计图案不符的问题。
为了解决这样的问题，一般是实施以在晶片上转印已形成在光掩膜上的图案时得到期望图案的方式改变设计数据的图案那样的修正(特开平09-186058号公报)。这种修正称为光学邻近效应修正(以下，简称为OPC)，此前提出、实施有各种方法。
在使用OPC的情况下，需要评价修正的正确性的技术。作为检验OPC的正确性的方法之一，有使用了评价图案的方法。
用于制作评价图案的专用的软件(程序)至今还没有。因此，评价图案是使用通用的程序语言制作的。图案形状的变化越多，检验精度就越高。但是，因为图案形状的变化由人来考虑，所以容易地制作丰富的图案变化这一点处于困难的状态。
发明内容
根据本发明的一个方面，提供一种评价图案的制作方法，包括：基于包含多种源图案的源图案组和单元框，制作多种单元图案，上述多种单元图案的每一个包含配置在上述单元框内的、与上述源图案对应的图案；以及基于上述多种单元图案和具有上述单元框的N倍(N是正整数)的尺寸的配置框，制作多种评价图案，上述多种评价图案的每一个包含以用上述多种上述单元图案铺满上述配置框内的方式配置在上述配置框内的上述多种评价单元图案。
根据本发明的另一方面，提供一种计算机程序产品，被配置为存储程序指令，该程序指令用于在计算机系统上执行使该计算机系统执行以下步骤：基于包含多种源图案的源图案组和单元框，制作多种单元图案，上述多种单元图案的每一个包含配置在上述单元框内的、与上述源图案对应的图案；以及基于上述多种单元图案和具有上述单元框的N倍(N是正整数)的尺寸的配置框，制作多种评价图案，上述多种评价图案的每一个包含以用上述多种上述单元图案铺满上述配置框内的方式配置在上述配置框内的上述多种评价单元图案。
附图说明
图1是示出实施例1的评价图案的制作方法的流程图；
图2A-2F是示出源图案组的例子的图；
图3A-3H是示出另一源图案组的例子的图；
图4是用于说明单元图案的制作方法的图；
图5是用于说明评价图案的制作方法的图；
图6是示出实施例2的评价图案的制作方法的流程图；
图7A～7D是示出以描绘网格为单位制作的单元图案的图；
图8是示出实施例3的评价图案的制作方法的流程图；
图9是示出适合于设计规则的评价图案候补的例子的图；
图10是示出实施例4的评价图案的制作方法的流程图；
图11是示出实施例5的评价图案的制作方法的流程图；
图12是示出实施例6的评价图案的制作方法的流程图；
图13是用于说明实施例6的单元图案的配置阶段的图；
图14是示出实施例7的评价图案的制作方法的流程图；
图15A～15D是用于说明实施例7的单元图案的制作阶段的图；
图16是示出实施例8的评价图案的制作方法的流程图；
图17A～17D是用于说明实施例8的单元图案的制作阶段的图；
图18是示出实施例9的评价图案的制作方法的流程图；
图19是示出实施例10的评价图案的制作方法的流程图；
图20是示出实施例11的评价图案的制作方法的流程图；
图21是示出实施例12的OPC的检验方法的流程图；
图22是示出比较例的OPC的检验方法的流程图；
图23是示出使用了实施例的OPC程序的OPC处理的流程图；
图24是使用了比较例的OPC程序的OPC处理的流程图；
图25是示出比较例的评价图案的制作方法的流程图；
图26A～26C是示出基本图案的一个例子的图；以及
图27是用于说明实施例的一种计算机程序产品的图。
具体实施方式
以下，参照附图说明本发明的实施例。
(实施例1)
图1是示出实施例1的评价图案的制作方法的流程图。
首先，将包含多种源(种子)图案的源图案组D1以及单元框D2用于输入数据而制作多种单元图案D3(输出数据)(步骤S1)。
在图2A～2F中示出源图案组D1的例子。
在图2A～2F中，SP表示源图案，SF表示源图案框。源图案框SF是源图案SP的框。源图案框SF内的白色区域表示空白(间隔)，斜线的区域表示图案。在此，源图案框SF的形状是正方形。
在图2A中，示出源图案框SF内的全体是空白的源图案SP。在图2B中，示出只在分割成四块的源图案框SF内的左上方的矩形区域有图案的源图案SP。在图2C中，示出只在源图案框SF内的左半部分的区域有图案的源图案SP。在图2D中，示出只在分割成四块的源图案框SF内的右上方的区域有空白的源图案SP。在图2E中，示出源图案框SF内全部是图案的源图案SP。此外，在图2F中，示出在源图案框SF内的两侧有图案的源图案SP。
在图3A～3H中，示出另一源图案组D1的例子。与图2A～2F同样，在图3A～3H中，源图案框SF也是正方形的，源图案框SF内的白色区域也表示空白，斜线的区域也表示图案。
如图2A～2F以及图3A～3H所示，在源图案SP中选择具有简单形状的图案。因而，源图案SP的制作是容易的。源图案SP的制作当然也可以由软件(程序)以及人的任意一方进行。
图4示出基于源图案组D1以及单元框D2制作多种单元图案D3的方法。
单元框D2的纵边以及横边的长度(单元框尺寸)L1是将源图案框SF的纵边以及横边分别放大相等倍数后的长度。单元框D2的形状是正方形。随着源图案框SF的纵边以及横边的放大，源图案SP也同样放大。该放大后的图案是单元图案D3。
因而，通过将指定了源图案SP的源图案框SF的一边的长度放大(改变)与单元框尺寸L1对应的量，来得到单元图案D3。例如，在源图案框SF的一边的长度是L1/4的情况下，通过将已指定了源图案SP的源图案框SF的一边的长度L1/4变为L(规定尺寸)，来得到单元图案D3。由此，多种单元图案D3是通过指定规定尺寸L，并将指定了各源图案SP的源图案框S的一边的长度L1/4变为L来得到的。
接着，将多种单元图案D3以及配置框D4用于输入数据而进行单元图案的配置(步骤S2)，从而制作多种评价图案D5。
图5示出基于单元图案D3以及配置框D4制作评价图案D5的方法。图5的两种评价图案D5是布线图案用的评价图案。配置框D4的形状是正方形。在图5中，将配置框D4的一边的长度L2设置成OPC的光学半径的二倍，使用在图2A～2F中所示的6种单元图案D3。
如图5所示，各评价图案D5是以用多种单元图案D3铺满(平铺)配置框D4内的方式将多种单元图案D3配置在配置框D4内而成的图案。
通过改变多个单元图案D3的配置，能够得到所需数量的评价图案D5。在此，制作全部的配置变化。
单元图案D3的种类的总数M比构成评价图案D5所需的单元图案D3的数量(N)要少(M＜N)。因此，在构成评价图案D5的N个单元图案D3中，存在同种类的单元图案D3。
单元图案D3的种类的总数M，在比构成评价图案D5所需的单元图案D3还多的情况下或者是相同的情况下(M≥N)，还存在不使用的单元图案D3的情况。
图25示出比较例的评价图案的制作方法的流程图。
首先，将表现基本图案的坐标点D101用于输入数据而制作基本图案(步骤S101)，来制成基本单元D102(输出数据)。
图26A示出基本图案的一个例子。基本图案是需要能够一笔绘成的图案。这是因为在比较例的评价图案的制作方法中使用的程序语言是这种规则(一笔绘成)的缘故。图26B示出表现基本图案的坐标点(黑点)。
接着，将要变动(缩放)基本图案中的值(尺寸)的位置(变动位置)及该值(变动值)D103用于输入数据而进行基本图案的值变动(步骤S102)，来制作评价图案D104。
图26C示出在图26A中所示的基本图案中的变动位置10的例子。
在比较例的情况下，通过制作基本图案，进而改变其变动位置10以及变动值，来得到需要数量的评价图案。
在上述的比较例中，存在三个问题。
首先，第1个问题是人们必须考虑图案形状的变化(基本图案的形状、变动位置、变动值)。因此，实现丰富的图案变化变得很困难。
第2个问题是基本图案只能处置能够以一笔绘成实现的图案而不能处置其他图案。这也难以实现丰富的变化。
第3个问题是生成需要数量的评价图案费功夫。即，每次制作基本图案，必须输入坐标点，从而花费很大功夫。
与此相对，在本实施例的情况下，由于只需要用软件(程序)或者由人制作具有简单形状的源图案组D1以及单元框D2即可，所以第一个问题得到解决。
对于第2个问题，在本实施例的情况下，由于不使用在比较例中制作的那样的基本图案，所以第2个问题也得到解决。另外，如果采用本实施例，则如图5所示，所制作的是并非以一笔绘成实现的评价图案D5。
在本实施例的情况下，由于能够通过利用计算机等信息处理装置执行步骤S1、S2，来容易地制作多种评价图案，所以第3个问题也得到解决。
因而，如果采用本实施例，则能够容易地制作丰富的图案变化。
(实施例2)
图6是示出实施例2的评价图案的制作方法的流程图。此外，在以下的图中，对于与已有的图对应的部分标注与已有的图相同的符号，并省略详细说明。
本实施例与实施例1的不同之处在于：除了源图案组D1以及单元框D2之外，还将描绘网格(设计网格)Dg用于输入数据，来进行单元图案的制作。
因而，单元图案D3，如图7A～7D所示，是以描绘网格Dg为单位制成的。通过将描绘网格Dg选作为单元图案D3的单位，来增加图案变化。
在本实施例中也可以得到与实施例1同样的效果。进而，如果采用本实施例，则能够制作网罗了在OPC的检验中需要的全部变化的评价图案，其结果是，能够完全省略由比较例的OPC的检验方法实现的中规模·大规模数据检验。有关该OPC的检验方法，在实施例12中进一步详细说明。
(实施例3)
图8是示出实施例3的评价图案的制作方法的流程图。
在本实施例中，将在单元图案的配置阶段(步骤S2)中制作的多个评价图案分别作为评价图案候补D5c。利用使用了设计规则DR的设计规则检验来检验这些评价图案候补D5c，并抽取出适合于设计规则的图案(步骤S3)。将抽取出的评价图案候补D5c作为评价图案D5。在图9中示出经设计规则检验的检验、适合于设计规则的评价图案候补D5c，即，评价图案的一个例子。
如果采用本实施例，则除了与实施例1同样的效果之外，还可以得到能够抑制存在庞大化的可能性的评价图案数量的效果。
(实施例4)
图10是示出实施例4的评价图案的制作方法的流程图。
本实施例与实施例1的不同之处在于：在单元图案的配置阶段(步骤S2)中，并不制作全部的配置变化，而是随机地配置单元图案D3。作为随机地配置单元图案D3的方法，例如可以列举出使用了蒙特卡洛法的方法。
如果采用本实施例，则除了与实施例1同样的效果之外，还可以得到将存在庞大化的可能性的评价图案数量抑制在可以实际操作的数量的效果。
此外，代替使用蒙特卡洛法而随机地配置单元图案D3，也可以改变单元图案D3的发生概率，来配置单元图案D3。
在使用蒙特卡洛法的情况下，与图2A～2F的源图案组D1对应的单元图案D3的发生概率全部是1/6，但是，例如也可以将与图2A的源图案组D1对应的单元图案D3的发生概率设为1/2，而将其他的发生概率设为1/12。
这种配置方法，在使用了蒙特卡洛法的方法中，可以通过以使某一单元图案D3的发生概率与其他的单元图案D3的发生概率不同的方式增加修正来实现。
(实施例5)
图11是示出实施例5的评价图案的制作方法的流程图。
本实施例与实施例1的不同之处在于：在单元图案的配置阶段(步骤S2)中，以在连接的单元图案D3彼此之间不会产生以点连接的位置的方式制作配置变化。
如果采用本实施例，则能够得到与实施例1同样的效果。进而，如果采用本实施例，则通过禁止点接来配置单元图案D3，可以得到将存在庞大化的可能性的评价图案数量抑制在实际的数量的效果。进而，因为点接的位置不会在晶片上实现的可能性较高，所以不会制成无用的评价图案。
(实施例6)
图12是示出实施例6的评价图案的制作方法的流程图。
本实施例与实施例1的不同之处在于：在单元图案的配置阶段(步骤S2)中，包括：在配置了单元图案D3之后，如图13所示，通过使空白与图案的边界线(水平线)Lh向上或者向下移动，或者使空白与图案的边界线(垂直线)Lv向右或者向左移动，来变动空白的幅度或者线的幅度的值的阶段；以及将变动空白的幅度或者线的幅度的值而得到的图案添加到评价图案D5中的阶段。
如果采用本实施例，则可以得到与实施例1同样的效果。进而，如果采用本实施例，则通过将分配空白的幅度或者线的幅度的值而得到的图案也作为评价图案D5来利用，可以使评价图案的变化更加丰富。
(实施例7)
图14是示出实施例7的评价图案的制作方法的流程图。
本实施例与实施例1的不同之处在于：在单元图案的制作阶段(步骤S1)中，包括：在制作单元图案D3之后，如图15A～15D所示，使制作的单元图案D3(旋转角度θ＝0度)旋转(θ＝90度，180度，270度)的阶段；以及将使单元图案D3旋转而得到的图案添加到单元图案D3中的阶段。
如果采用本实施例，则可以得到与实施例1同样的效果。进而，如果采用本实施例，则通过将使单元图案D3旋转而得到的图案也作为单元图案D3来利用，而可以高效率地增加评价图案的变化。
(实施例8)
图16是示出实施例8的评价图案的制作方法的流程图。
本实施例与实施例2的不同之处在于：在单元图案的制作阶段(步骤S1)中，包括：在制作单元图案D3之后，如图17A～17D所示，将制作的单元图案D3仅在一个方向上放大或者缩小的阶段；以及将通过仅在一个方向上放大或者缩小该单元图案D3而得到的图案添加到单元图案D3中的阶段。
如果采用本实施例，则可以得到与实施例2同样的效果。进而，如果采用本实施例，则通过只将仅在一个方向上使单元图案D3放大或者缩小而得到的图案作为添加的单元图案D3来利用，而能够有效地抑制庞大化的评价图案数量。
(实施例9)
图18是示出实施例9的评价图案的制作方法的流程图。
本实施例与实施例1的不同之处在于：在单元图案的制作阶段(步骤S1)中，包括：在制作单元图案D3之后，使制作的单元图案D3缩小的阶段；以及将该缩小后的单元图案D3添加到单元图案D3中的阶段。所谓上述缩小，指按照缩放规则将某一代的图案变换为更微细的一代的图案。
如果采用本实施例，则可以得到与实施例1同样的效果。进而，如果采用本实施例，因为通过将缩小单元图案D3而得到的图案也作为单元图案D3来利用，还可以得到不同代的评价图案，所以可以使评价图案的变化更加丰富。
(实施例10)
图19是示出实施例10的评价图案的制作方法的流程图。
本实施例与实施例1的不同之处在于：作为单元框D2，使用预先准备的单元框(图1的单元框D2)的尺寸(单元框尺寸L)被调整后的框。
如果采用本实施例，则可以得到与实施例1同样的效果。进而，如果采用本实施例，则通过使用以尺寸变大的方式被调整后的单元框，而可以抑制庞大化的评价图案数量，相反，通过使用以尺寸减小的方式被调整后的单元框，而能够增加评价图案的变化。
此外，如果添加调整预先准备的单元框(图1的单元框D2)的尺寸的步骤，则不需要预先准备调整过尺寸的单元框。
(实施例11)
图20示出实施例11的评价图案的制作方法的流程图。
本实施例与实施例2的不同之处在于：通过加粗描绘网格Dg，来抑制庞大化的评价图案数量。
(实施例12)
图21是示出实施例12的OPC的检验方法的流程图。
首先，将用实施例1-11中的任一方法制作的评价图案(小规模数据)D5和作为检验对象的OPC程序D11用于输入数据，利用用于检验OPC程序的检验程序，进行OPC程序的第1检验(步骤S11)。第1检验(步骤S11)与后面说明的比较例的小规模数据检验对应。
接着，根据第1检验的结果，判断在OPC程序中是否有错误(步骤S12)。
在有错误的情况下，进行OPC程序D11的调整(步骤S13)。其后，再次进行第1检验。步骤S11-S13的循环例如在达到预先确定的次数时结束，而不会无限循环。
在没有错误的情况下，将实际的产品的设计图案数据(大规模数据)D12用于输入数据，利用用于检验OPC程序的检验程序进行OPC程序的第2检验(步骤S14)。第2检验(步骤S14)与后面说明的比较例的大规模数据检验对应。
设计图案数据D12的数据量一般比评价图案D5的数据量要多。在此，在本实施例的情况下，由于评价图案D5的图案变化丰富，所以可以省略第2检验(步骤S14)。即，还存在评价图案D5还包含在第2检验(步骤S14)中使用的数据的情况。
接着，根据第2检验的结果，判断在OPC程序中是否有错误(步骤S15)。
在有错误的情况下，进行OPC程序D11的调整(步骤S16)。其后，再次进行第1检验处理。步骤S14-S16的循环例如在达到预先确定的次数时结束。
在没有错误的情况下，认定为能够发布的OPC程序，作为实际的产品(步骤S17)。
在图22中示出比较例的OPC的检验方法的流程图。
比较例的OPC的检验方法具有三个检验阶段(小规模数据检验S21、中规模数据检验S23、大规模数据检验25)以及三个判断阶段S22、S24、S26。
与此相对，在本实施例的情况下，至多用二个检验步骤S11、S14以及二个判断步骤S12、S15即可。因而，如果采用本实施例，则与比较例相比，可以在短时间内进行OPC的检验。
比较例的OPC的检验方法，作为小规模数据D21，需要准备标准图案、过去引起问题的图案以及自动发生制成的图案。进而，在比较例的情况下，还需要准备在本实施例中未使用的中规模数据22。因而，比较例在OPC检验用的数据的准备中耗费时间。与此相对，在本实施例的情况下，由于不需要中规模数据D22，而且相当于小规模数据D21的评价图案D5容易制作，所以与比较例相比，在数据的准备中不耗费时间。
图23示出使用了利用本实施例的OPC的检验方法判断为没有错误的OPC程序的OPC处理的流程图。
使用OPC程序D11和产品的设计图案数据D12进行OPC处理(步骤S31)。根据需要，使用检验程序D32进行OPC处理的检验以及确认(步骤S32、S33)。
本实施例的OPC程序D11是使用图案变化丰富的评价图案D5制成的程序。因此，推定为实施例的评价图案D5包含有在OPC处理中产生的所有图案(附加图案、变形图案)。因而，本实施例的OPC处理基本上不需要检验以及确认(步骤S32，S33)。
图24示出使用利用比较例的OPC的检验方法判断为没有错误的OPC程序的OPC处理的流程图。
使用OPC程序31和产品的设计图案数据D12进行OPC处理(步骤S41)。
接着，使用检验程序D32进行OPC处理的检验(步骤S42)。
检验的结果，当在OPC处理中有错误时，进行OPC程序的调整以及设计数据的修正，进而，对出现错误的图案(设想外图案)进行登记，作为小规模检验用图案(步骤S44)。
比较例的OPC程序D31是使用欠缺图案变化的评价图案制成的程序。因此，比较例的评价图案不保证包含有在OPC处理中产生的图案(附加图案、变形图案)。因而，比较例的OPC处理必须进行检验。
以上说明的实施例的评价图案的制作方法，如图27所示，还可以作为记录有用于使包含计算机20的系统执行的程序21的计算机程序产品(例如，CD-ROM、DVD)22来实现。
例如，实施例的评价图案的制作方法的计算机程序产品是用于使计算机执行包含相当于上述实施例的步骤S1、S2或者步骤S1-S3的步骤(instruction，指令)的步骤(instruction，指令)的产品。
上述计算机程序产品中的程序，使用计算机内的CPU以及存储器(也可以并用外部存储器)等硬件资源来实现。CPU从存储器内读取所需数据，对该数据进行上述步骤。各步骤的结果，根据需要暂时存储在存储器内，在其他的步骤中需要时读出。
对于本领域的技术人员来说，将容易地联想到其他优点和变形。因此，本发明在其更概括的方面，并不限于上面示出和描述的细节以及典型实施例。因此，可以实现各种变形，而不会背离由所附权利要求定义的本发明总体发明构思的精神和范围。

Claims (10)

1.一种评价图案的制作方法，包括：
基于包含多种源图案的源图案组和单元框，制作多种单元图案，上述多种单元图案的每一个包含配置在上述单元框内的、与上述源图案对应的图案；以及
基于上述多种单元图案和具有上述单元框的正整数倍的尺寸的配置框，制作多种评价图案，上述多种评价图案的每一个包含以用上述多种单元图案铺满上述配置框内的方式配置在上述配置框内的多种评价单元图案。
2.如权利要求1所述的评价图案的制作方法，其中基于包含上述多种源图案的上述源图案组和上述单元框制作上述多种单元图案包括：
除了上述源图案组和上述单元框以外，还使用描绘网格，制作遵循上述描绘网格的多种单元图案。
3.如权利要求1所述的评价图案的制作方法，其中基于包含上述多种源图案的上述源图案组和上述单元框制作上述多种单元图案包括：
除了上述源图案组和上述单元框以外，还使用设计规则，制作遵循上述设计规则的多种单元图案。
4.如权利要求1所述的评价图案的制作方法，其中制作上述多种评价图案包括：
利用蒙特卡洛法在上述配置框内随机地配置上述多种评价单元图案。
5.如权利要求1所述的评价图案的制作方法，还包括：
抽取出上述多种评价图案之中适合于设计规则的图案，并使用上述抽取出的评价图案。
6.如权利要求1所述的评价图案的制作方法，还包括：
将移动上述评价图案内的边界线而得到的图案作为新图案添加到上述多种评价图案中，其中该边界线是上述评价图案内的空白与图案的边界线。
7.如权利要求1所述的评价图案的制作方法，还包括：
将旋转上述单元图案而得到的图案作为新单元图案添加到上述多种单元图案中。
8.如权利要求1所述的评价图案的制作方法，还包括：
将在单元框内、在一个方向上放大或者缩小上述单元图案而得到的图案作为新单元图案添加到上述多种单元图案中。
9.如权利要求1所述的评价图案的制作方法，还包括：
将在单元框内缩小上述单元图案而得到的图案作为新单元图案添加到上述多种单元图案中。
10.如权利要求1所述的评价图案的制作方法，其中：
上述单元框是调整了预先准备的单元框的尺寸后的框。
CNB2006100879902A 2005-06-09 2006-06-09 评价图案的制作方法 Active CN100433025C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP169801/2005 2005-06-09
JP2005169801A JP4828870B2 (ja) 2005-06-09 2005-06-09 評価パタンの作成方法およびプログラム

Publications (2)

Publication Number Publication Date
CN1877586A CN1877586A (zh) 2006-12-13
CN100433025C true CN100433025C (zh) 2008-11-12

Family

ID=37510018

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100879902A Active CN100433025C (zh) 2005-06-09 2006-06-09 评价图案的制作方法

Country Status (5)

Country Link
US (1) US20060285739A1 (zh)
JP (1) JP4828870B2 (zh)
KR (1) KR100770815B1 (zh)
CN (1) CN100433025C (zh)
TW (1) TW200710614A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864023B (zh) * 2021-01-07 2022-04-29 长鑫存储技术有限公司 半导体标记制作方法及半导体标记

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0683949A (ja) * 1992-08-28 1994-03-25 Toyo Electric Mfg Co Ltd 画像の縮小方法
US6128067A (en) * 1998-04-28 2000-10-03 Kabushiki Kaisha Toshiba Correcting method and correcting system for mask pattern
CN1411046A (zh) * 2001-09-26 2003-04-16 株式会社东芝 图形评价装置、图形评价方法及程序

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8328909D0 (en) * 1983-10-28 1983-11-30 Hutton G H Manufacturing pattern-bearing article
JPS6381571A (ja) * 1986-09-25 1988-04-12 Sony Corp パタン作成装置に用いるデ−タ処理方法及びデ−タ処理装置
JPS6420618A (en) * 1987-07-15 1989-01-24 Matsushita Electric Ind Co Ltd Device for editing mask pattern input
JP2856846B2 (ja) * 1990-05-31 1999-02-10 株式会社東芝 パターン欠陥検査方法とその装置
US5348558A (en) * 1992-04-23 1994-09-20 Mitsubishi Denki Kabushiki Kaisha Layout pattern generating apparatus
JPH0677324A (ja) * 1992-06-23 1994-03-18 Fujitsu Ltd 導体部分のレイアウトデータの変換方法及びその装置
JP3393926B2 (ja) * 1993-12-28 2003-04-07 株式会社東芝 フォトマスク設計方法及びその装置
JPH08162383A (ja) * 1994-11-30 1996-06-21 Sony Corp 重ね合わせ精度評価パターンおよびこれを用いた評価方法
JP3011120B2 (ja) * 1997-02-13 2000-02-21 日本電気株式会社 レイアウト情報生成装置及びレイアウト情報生成方法
US6131182A (en) * 1997-05-02 2000-10-10 International Business Machines Corporation Method and apparatus for synthesizing and optimizing control logic based on SRCMOS logic array macros
US6470489B1 (en) * 1997-09-17 2002-10-22 Numerical Technologies, Inc. Design rule checking system and method
JP3223865B2 (ja) * 1997-11-07 2001-10-29 日本電気株式会社 化合物半導体装置の製造プロセス評価方法およびプロセス評価パタン
JPH11186496A (ja) * 1997-12-17 1999-07-09 Matsushita Electron Corp 絶縁膜評価パターン及びその評価方法
SE9800665D0 (sv) * 1998-03-02 1998-03-02 Micronic Laser Systems Ab Improved method for projection printing using a micromirror SLM
JP4100644B2 (ja) * 1998-03-25 2008-06-11 東芝松下ディスプレイテクノロジー株式会社 パターンレイアウト装置
WO2000025181A1 (fr) * 1998-10-23 2000-05-04 Hitachi, Ltd. Procede de fabrication de dispositif semi-conducteur et procede de formation de masque adapte associe
US6381731B1 (en) * 1999-01-19 2002-04-30 Laurence W. Grodd Placement based design cells injection into an integrated circuit design
JP3301400B2 (ja) * 1999-01-22 2002-07-15 日本電気株式会社 パターン描画用データ作成方法
US6467076B1 (en) * 1999-04-30 2002-10-15 Nicolas Bailey Cobb Method and apparatus for submicron IC design
US6507944B1 (en) * 1999-07-30 2003-01-14 Fujitsu Limited Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium
US7817844B2 (en) * 1999-08-26 2010-10-19 Nanogeometry Research Inc. Pattern inspection apparatus and method
US6584609B1 (en) * 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
US7412676B2 (en) * 2000-06-13 2008-08-12 Nicolas B Cobb Integrated OPC verification tool
JP3665551B2 (ja) * 2000-09-22 2005-06-29 沖電気工業株式会社 半導体ウエハ用評価パターン及びそれを用いた半導体ウエハの評価方法
JP4083965B2 (ja) * 2000-09-27 2008-04-30 株式会社東芝 半導体集積回路の設計パターンのデータ処理方法、及びデータ処理プログラムを記録したコンピュータ読み取り可能な記録媒体
JP3730500B2 (ja) * 2000-09-27 2006-01-05 株式会社東芝 パターンデータ形成装置、パターンデータ形成方法、電子部品の製造方法
US6553559B2 (en) * 2001-01-05 2003-04-22 International Business Machines Corporation Method to determine optical proximity correction and assist feature rules which account for variations in mask dimensions
JP4044297B2 (ja) * 2001-03-29 2008-02-06 株式会社東芝 パターン欠陥検査装置
JP3909654B2 (ja) 2001-05-10 2007-04-25 ソニー株式会社 ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法
JP4104840B2 (ja) * 2001-08-23 2008-06-18 株式会社東芝 マスクパターン評価システム及びその方法
JP3706364B2 (ja) * 2001-10-09 2005-10-12 アスムル マスクツールズ ビー．ブイ． ２次元フィーチャ・モデルの較正および最適化方法
US6948141B1 (en) * 2001-10-25 2005-09-20 Kla-Tencor Technologies Corporation Apparatus and methods for determining critical area of semiconductor design data
JP3615182B2 (ja) * 2001-11-26 2005-01-26 株式会社東芝 光近接効果補正方法及び光近接効果補正システム
WO2003079111A1 (en) * 2002-03-04 2003-09-25 Massachusetts Institute Of Technology A method and system of lithography using masks having gray-tone features
JP4282051B2 (ja) * 2002-07-22 2009-06-17 シャープ株式会社 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法
US6842889B2 (en) * 2002-08-06 2005-01-11 Micron Technology, Inc. Methods of forming patterned reticles
US6785871B2 (en) * 2002-08-21 2004-08-31 Lsi Logic Corporation Automatic recognition of an optically periodic structure in an integrated circuit design
JP3668215B2 (ja) * 2002-08-21 2005-07-06 株式会社東芝 パターン検査装置
JP3870153B2 (ja) * 2002-10-22 2007-01-17 キヤノン株式会社 光学特性の測定方法
US6904587B2 (en) * 2002-12-20 2005-06-07 Synopsys, Inc. Incremental lithography mask layout design and verification
US6996790B2 (en) * 2003-01-30 2006-02-07 Synopsys, Inc. System and method for generating a two-dimensional yield map for a full layout
JP4303206B2 (ja) * 2003-04-30 2009-07-29 富士通マイクロエレクトロニクス株式会社 光近接効果補正処理検証方法
DE10337286B4 (de) * 2003-08-13 2005-11-10 Infineon Technologies Ag Verfahren zur Projektion eines auf einer Maske angeordneten Schaltungsmusters auf einen Halbleiterwafer
JP4620942B2 (ja) * 2003-08-21 2011-01-26 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク
US7325222B2 (en) * 2004-03-12 2008-01-29 Lsi Logic Corporation Method and apparatus for verifying the post-optical proximity corrected mask wafer image sensitivity to reticle manufacturing errors
US7194725B1 (en) * 2004-04-02 2007-03-20 Advanced Micro Devices, Inc. System and method for design rule creation and selection
US7065738B1 (en) * 2004-05-04 2006-06-20 Advanced Micro Devices, Inc. Method of verifying an optical proximity correction (OPC) model
US7404174B2 (en) * 2004-07-27 2008-07-22 International Business Machines Corporation method for generating a set of test patterns for an optical proximity correction algorithm
JP4768251B2 (ja) * 2004-11-01 2011-09-07 株式会社東芝 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法
US7640143B2 (en) * 2004-11-03 2009-12-29 International Business Machines Corporation Circuit statistical modeling for partially correlated model parameters
US7401319B2 (en) * 2004-12-23 2008-07-15 Invarium, Inc. Method and system for reticle-wide hierarchy management for representational and computational reuse in integrated circuit layout design
US7542013B2 (en) * 2005-01-31 2009-06-02 Asml Holding N.V. System and method for imaging enhancement via calculation of a customized optimal pupil field and illumination mode
JP4769025B2 (ja) * 2005-06-15 2011-09-07 株式会社日立ハイテクノロジーズ 走査型電子顕微鏡用撮像レシピ作成装置及びその方法並びに半導体パターンの形状評価装置
WO2007010621A1 (ja) * 2005-07-22 2007-01-25 Fujitsu Limited フォトマスクパターンデータの作成方法、そのフォトマスクパターンデータを用いて作成されたフォトマスク、及び、そのフォトマスクを用いた半導体装置の製造方法
US7266803B2 (en) * 2005-07-29 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Layout generation and optimization to improve photolithographic performance
US7458060B2 (en) * 2005-12-30 2008-11-25 Lsi Logic Corporation Yield-limiting design-rules-compliant pattern library generation and layout inspection
JP5242103B2 (ja) * 2007-09-07 2013-07-24 ルネサスエレクトロニクス株式会社 半導体集積回路のレイアウト方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0683949A (ja) * 1992-08-28 1994-03-25 Toyo Electric Mfg Co Ltd 画像の縮小方法
US6128067A (en) * 1998-04-28 2000-10-03 Kabushiki Kaisha Toshiba Correcting method and correcting system for mask pattern
CN1411046A (zh) * 2001-09-26 2003-04-16 株式会社东芝 图形评价装置、图形评价方法及程序

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
成品率驱动下基于模型的掩模版优化算法. 王旸，蔡懿慈，石蕊，洪先龙.半导体学报，第25卷第3期. 2004
成品率驱动下基于模型的掩模版优化算法. 王旸，蔡懿慈，石蕊，洪先龙.半导体学报，第25卷第3期. 2004 *

Also Published As

Publication number Publication date
KR20060128688A (ko) 2006-12-14
TW200710614A (en) 2007-03-16
JP4828870B2 (ja) 2011-11-30
JP2006343587A (ja) 2006-12-21
US20060285739A1 (en) 2006-12-21
TWI322340B (zh) 2010-03-21
KR100770815B1 (ko) 2007-10-26
CN1877586A (zh) 2006-12-13

Similar Documents

Publication Publication Date Title
US8745554B2 (en) Practical approach to layout migration
CN101228527B (zh) 有制造意识的ic设计处理和有设计意识的ic制造处理
TWI476617B (zh) 自動產生違反電路設計規則解決方案的方法及其系統
JP5708330B2 (ja) 配線パターンデータの生成方法
CN102053504A (zh) 基于衍射标记分析的对设计布局中的优化图案的选择
JP2001522111A (ja) Ｉｃレイアウトにおけるポリゴン表現
CN103311102A (zh) 制作与双重图案化技术兼容的转折布局绕线的方法
JP4229829B2 (ja) ホールパターン設計方法、およびフォトマスク
TW202001638A (zh) 產生佈局圖之方法
JP2006053248A (ja) 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム
CN104166304B (zh) 修正辅助图案的方法
JP2006276491A (ja) マスクパターン補正方法、及びフォトマスク作製方法
CN100433025C (zh) 评价图案的制作方法
JP2002072441A (ja) レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体
US20080148198A1 (en) Hotspot totalization method, pattern correction method, and program
JP2003149785A (ja) 波長に依存しないリソグラフィ用の露光パターン生成方法及び露光パターン生成装置
JP4317576B2 (ja) 自動生成されたダミー形状にもかかわらず整合する回路素子機能
JP5421054B2 (ja) マスクパターン検証装置、マスクパターン検証方法及びその方法を用いた半導体装置の製造方法
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
JP2004004941A (ja) Ｌｓｉ用マスクデータの作成方法及びｌｓｉ用パターンの形成方法
JP2006023873A (ja) 半導体集積回路の設計方法、その設計支援装置及び遅延ライブラリ
US20120304134A1 (en) Exposure data generation method
CN107783369A (zh) 光学邻近校正的修复方法
US8302034B2 (en) Performing optical proximity correction by incorporating critical dimension correction
JP2005250360A (ja) マスクパターンの検証装置および検証方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170810

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20211231

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right