JP3909654B2 - ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法 - Google Patents
ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法 Download PDFInfo
- Publication number
- JP3909654B2 JP3909654B2 JP2001139719A JP2001139719A JP3909654B2 JP 3909654 B2 JP3909654 B2 JP 3909654B2 JP 2001139719 A JP2001139719 A JP 2001139719A JP 2001139719 A JP2001139719 A JP 2001139719A JP 3909654 B2 JP3909654 B2 JP 3909654B2
- Authority
- JP
- Japan
- Prior art keywords
- evaluation
- simulation
- mask
- data
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光近接効果に基づくパターンの変形を見込んでマスクパターンの形状を予め補正するＯＰＣマスクを製作するためのルールベースＯＰＣの評価方法およびシミュレーションベースＯＰＣモデルの評価方法並びにマスクの製造方法および半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体の高集積化が進み、ゲート長の微細化に拍車がかかっている。このため、マスクからウェハに対するマスクパターンの転写の際には、露光装置で用いられる光の波長以下の寸法のパターンを解像することが求められている。
光の波長よりも短い線幅のパターンを忠実に解像するために、光近接効果によるウェハ上のパターンの変形を考慮して、予めマスクパターンの形状を補正する技術であるＯＰＣ（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ：光近接効果補正）技術が用いられる。前記ＯＰＣ技術はＰＰＣ（Ｐｒｏｃｅｓｓ Ｐｒｏｘｉｍｉｔｙ Ｅｆｆｅｃｔ Ｃｏｒｒｅｃｔｉｏｎ：プロセス近接効果補正）技術ともいう。
このようなＯＰＣ技術としてルールベースＯＰＣがある。
前記ルールベースＯＰＣは次のように行なわれる。すなわち、設計上許可している全てのパターンを表すテストパターンでテスト用のマスクパターンを製作し、このマスクパターンでウェハ上にパターンを転写してエッチングを行ない、テスト用のウェハを製作する。
このテスト用ウェハ上のパターンの形状の測長データ（測定データ）と、前記テスト用のマスクパターンの設計データとに基づいて設計ルール、つまりマスクパターンの設計データに加えるバイアスデータを決定するための設計ルール、すなわちルールベースＯＰＣを生成する。そして、ルールベースＯＰＣに基づいてマスクパターンの補正を行なう。この補正は、マスクパターンのレイアウトＣＡＤの段階で行なわれる。また、このような光近接効果補正が行なわれて製作されたマスクをＯＰＣマスクという。
【０００３】
また、前記ルールベースＯＰＣとは別にシミュレーションベースＯＰＣという技術がある。
シミュレーションベースＯＰＣでは、予め用意された少ない数のテストパターンの測長結果に基づいて光近接効果を考慮した転写のプロセスを表現するシミュレーションベースＯＰＣモデル（カーネルまたはプロセスモデルともいう）を生成し、マスクパターンの形状と、該マスクパターンによりウェハに転写されたパターンの形状との差異を前記シミュレーションベースＯＰＣモデルによってシミュレーション計算して求め、このシミュレーション結果に基づいてマスクパターンの補正を行なっている。
【０００４】
【発明が解決しようとする課題】
近年、ゲートパターンの微細化にともない、ゲートパターンとそのパターンに隣接するパターンとの間の間隔（スペース）の寸法の増減、換言すればパターン間の間隔の疎密に応じてパターンの線幅が影響を受ける現象であるスペース依存性が顕著になり、ゲートパターンの線幅制御性の劣化が問題となっている。
したがって、上述したルールベースＯＰＣおよびシミュレーションベースＯＰＣモデルの評価を行なう上で線幅制御性の良否を正確に分析することが重要である。
従来、線幅制御性の良否を分析するためには、ルールベースＯＰＣまたはシミュレーションベースＯＰＣモデルに基づいて評価用マスクを製作し、その評価用マスクに基づいて製作した評価用ウェハ上のゲートパターンの線幅を実測し、スペースの寸法に対する線幅の実測データの誤差やばらつきを求めている。
ところが、前記評価用ウェハ上のゲートパターンの数は膨大なものであり、ゲートパターンの全ての線幅を実測することは不可能である。このため、ゲートパターンの中から選択した箇所の線幅について実測データを求めている。ところが、選択した実測データが前記評価用ウェハ上のゲートパターンを代表するものとして妥当か否かを判定することが難しいため、線幅制御性の評価の正確さが不足していた。
そこで本発明の目的は、線幅制御性の評価を正確に行なうことができるルールベースＯＰＣの評価方法およびシミュレーションベースＯＰＣモデルの評価方法を提供することにある。
また、本発明の目的は、このようなルールベースＯＰＣの評価方法で評価されたルールーベースＯＰＣに基づいてマスクを製造するマスク製造方法およびこのようなマスク製造方法で製造されたマスクを用いて半導体装置を製造する半導体製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明のルールベースＯＰＣの評価方法は、前記目的を達成するため、評価用マスクパターンの設計データをルールベースＯＰＣにより補正処理することによって補正データを得るマスクパターン補正ステップと、前記補正データに基づいて、評価用マスクパターンを評価用マスクに形成する評価用マスク製作ステップと、前記評価用マスクに基づいて、評価用ゲートパターンを評価用ウェハに形成する評価用ウェハ製作ステップと、前記評価用ウェハに形成された前記評価用ゲートパターンの測長を行なうことにより評価用ゲートパターンの実測データを取得する実測ステップと、プロセスキャリブレーションを行なうためのテスト用マスクのテストパターンの設計データと、前記テスト用マスクに基づいて製作されたテスト用ウェハのゲートパターンの実測データとに基づいてプロセスキャリブレーションがなされたシミュレーションベースＯＰＣモデルを生成するシミュレーションベースＯＰＣモデル生成ステップと、前記シミュレーションベースＯＰＣモデルによって前記評価用マスクパターンの設計データに対してシミュレーションを行なうことによりシミュレーションデータを得るシミュレーションステップと、前記評価用ゲートパターンの実測データと前記シミュレーションデータを比較することによって、前記ルールベースＯＰＣの評価を行なう評価ステップとを含むことを特徴とする。
そのため、評価対象となる前記ルールベースＯＰＣに基づいて製作した評価用ゲートパターンの実測データと、前記評価用マスクパターンの設計データに対して得たシミュレーションデータとの比較を行なう。
【０００６】
本発明のシミュレーションベースＯＰＣモデルの評価方法は、前記目的を達成するため、評価用のマスクパターンの設計データを第１シミュレーションベースＯＰＣモデルにより補正処理することによって補正データを得るマスクパターン補正ステップと、前記補正データに基づいて評価用マスクパターンを評価用マスクに形成する評価用マスク製作ステップと、前記評価用マスクに基づいて、評価用ゲートパターンを評価用ウェハに形成する評価用ウェハ製作ステップと、前記評価用ウェハに形成された前記評価用ゲートパターンの測長を行なうことにより評価用ゲートパターンの実測データを取得する実測ステップと、プロセスキャリブレーションを行なうためのテスト用マスクのテストパターンの設計データと、前記テスト用マスクに基づいて製作されたテスト用ウェハのゲートパターンの実測データとに基づいてプロセスキャリブレーションがなされた第２シミュレーションベースＯＰＣモデルを生成するシミュレーションベースＯＰＣモデル生成ステップと、前記第２シミュレーションベースＯＰＣモデルによって前記評価用のマスクパターンの設計データに対してシミュレーションを行なうことによりシミュレーションデータを得るシミュレーションステップと、前記評価用ゲートパターンの実測データと前記シミュレーションデータを比較することによって、前記第１シミュレーションベースＯＰＣモデルの評価を行なう評価ステップとを含むことを特徴とする。
そのため、評価対象となる前記第１シミュレーションベースＯＰＣモデルに基づいて製作した評価用ゲートパターンの実測データと、前記評価用マスクパターンの設計データに対して得たシミュレーションデータとの比較を行なう。
また、本発明のマスク製造方法は、評価用マスクパターンの設計データをルールベースＯＰＣにより補正処理することによって補正データを得るマスクパターン補正ステップと、前記補正データに基づいて、評価用マスクパターンを評価用マスクに形成する評価用マスク製作ステップと、前記評価用マスクに基づいて、評価用ゲートパターンを評価用ウェハに形成する評価用ウェハ製作ステップと、前記評価用ウェハに形成された前記評価用ゲートパターンの測長を行なうことにより評価用ゲートパターンの実測データを取得する実測ステップと、プロセスキ ャリブレーションを行なうためのテスト用マスクのテストパターンの設計データと、前記テスト用マスクに基づいて製作されたテスト用ウェハのゲートパターンの実測データとに基づいてプロセスキャリブレーションがなされたシミュレーションベースＯＰＣモデルを生成するシミュレーションベースＯＰＣモデル生成ステップと、前記シミュレーションベースＯＰＣモデルによって前記評価用マスクパターンの設計データに対してシミュレーションを行なうことによりシミュレーションデータを得るシミュレーションステップと、前記評価用ゲートパターンの実測データと前記シミュレーションデータを比較することによって、前記ルールベースＯＰＣの評価を行なう評価ステップと、前記評価ステップによる評価がなされた前記ルールベースＯＰＣに基づいてマスクを製造するマスク製造ステップとを含むことを特徴とする。
そのため、評価対象となる前記ルールベースＯＰＣに基づいて製作した評価用ゲートパターンの実測データと、前記評価用マスクパターンの設計データに対して得たシミュレーションデータとの比較を行なうことによって得た前記ルールベースＯＰＣに基づいてマスクの製造を行なうことができる。
また、本発明の半導体装置の製造方法は、評価用マスクパターンの設計データをルールベースＯＰＣにより補正処理することによって補正データを得るマスクパターン補正ステップと、前記補正データに基づいて、評価用マスクパターンを評価用マスクに形成する評価用マスク製作ステップと、前記評価用マスクに基づいて、評価用ゲートパターンを評価用ウェハに形成する評価用ウェハ製作ステップと、前記評価用ウェハに形成された前記評価用ゲートパターンの測長を行なうことにより評価用ゲートパターンの実測データを取得する実測ステップと、プロセスキャリブレーションを行なうためのテスト用マスクのテストパターンの設計データと、前記テスト用マスクに基づいて製作されたテスト用ウェハのゲートパターンの実測データとに基づいてプロセスキャリブレーションがなされたシミュレーションベースＯＰＣモデルを生成するシミュレーションベースＯＰＣモデル生成ステップと、前記シミュレーションベースＯＰＣモデルによって前記評価用マスクパターンの設計データに対してシミュレーションを行なうことによりシミュレーションデータを得るシミュレーションステップと、前記評価用ゲートパタ ーンの実測データと前記シミュレーションデータを比較することによって、前記ルールベースＯＰＣの評価を行なう評価ステップと、前記評価ステップによる評価がなされた前記ルールベースＯＰＣに基づいてマスクを製造するマスク製造ステップと、前記マスク製造ステップによって製造された前記マスクを用いて半導体装置を製造する半導体装置製造ステップとを含むことを特徴とする。
そのため、評価対象となる前記ルールベースＯＰＣに基づいて製作した評価用ゲートパターンの実測データと、前記評価用マスクパターンの設計データに対して得たシミュレーションデータとの比較を行なうことによって得た前記ルールベースＯＰＣに基づいてマスクを製造し、該マスクを用いて半導体装置を製造することができる。
【０００７】
【発明の実施の形態】
本発明のルールベースＯＰＣの評価方法の実施の形態について説明する。
図２は、評価対象となるルールベースＯＰＣを示すブロック図である。
図２に示すように、本実施の形態において、ルールベースＯＰＣ１０は、コンピューター上で動作するソフトウェアによって実現されるものであって、マスクパターンの設計データに対応して、光近接効果を考慮したバイアスデータを前記設計データに加えることにより、補正データを出力するように構成されている。このルールベースＯＰＣ１０は、前記バイアスデータの最小単位、すなわち前記マスクパターンを補正する際の最小単位である補正グリッドが設定されることにより、この補正グリッドに基づいて前記補正データを出力するように構成されている。
【０００８】
図３は、前記ルールベースＯＰＣ１０を評価するためのシミュレーションデータを生成して出力するシミュレーションツール２０を示すブロック図である。
前記シミュレーションツール２０は、コンピューター上で動作するソフトウェアによって実現されるものであって、マスクパターンの転写のプロセスを表すシミュレーションモデル（カーネル）２２を含んで構成されている。前記シミュレーションモデル２２は、後述するプロセスキャリブレーションを行なうことによって生成される。
前記シミュレーションツール２０は、３に示すように、ウェハ上に形成すべき所望のパターンの設計データ（マスクパターンの設計データ）が入力されると、前記シミュレーションモデル２２のシミュレーション計算により、前記マスクパターンによりウェハ上に形成されるパターンの形状を示すシミュレーションデータを出力するように構成されている。
【０００９】
次に、図１を参照して前記ルールベースＯＰＣの評価手順について具体的に説明する。
まず、前記補正グリッドを前記ルールベースＯＰＣ１０に設定する（ステップＳ１０）。
次に、前記ルールベースＯＰＣ１０に評価用マスクのマスクパターンの設計データを入力することにより、前記評価用マスクのマスクパターンの補正データを得る（ステップＳ１２）。
次いで、前記補正データに基づいて評価用マスクを製作し（ステップＳ１４）、この評価用マスクを用いてウェハに対して露光およびエッチングを行なうことにより評価用ウェハを製作する（ステップＳ１６）。
そして、製作された評価用ウェハのゲートパターンの線幅について測長を行なう（ステップＳ１８）。
なお、前記評価用ウェハに形成されるゲートパターンは、線幅寸法および隣接するパターン間のスペースの寸法を異ならせて複数種類構成されている。また、前記ゲートパターンは、前記評価用ウェハの全面にわたって多数（例えば数千ゲート）設けられているため、評価用ウェハのゲートパターンの線幅の測長は、前記複数種類のゲートパターンの中から選ばれたゲートパターンの箇所について選択的に行なわれる。
【００１０】
一方、前記評価用ウェハの製作とは別に、前記シミュレーションベースＯＰＣモデルのプロセスキャリブレーションを行なうためにテスト用マスクがテスト用マスクのテストパターンの設計データに基づいて製作される（ステップＳ２０）。
次に、前記テスト用マスクに基づいてウェハに対して露光およびエッチングを行なうことにより、テスト用ゲートパターンが形成されたテスト用ウェハが製作される（ステップＳ２２）。
次に、前記テスト用ウェハのゲートパターンを測長することで実測データを得る（ステップＳ２４）。
ここで、前記テスト用マスクのテストパターンの設計データに対する前記テスト用ウェハのゲートパターンの実測データのばらつきは、光近接効果によるスタティックなばらつき成分を表現するものである。
したがって、図３に示すように、前記テスト用マスクのテストパターンの設計データと、前記テスト用ウェハのゲートパターンの実測データとがシミュレーションツール２０に入力されることにより、光近接効果によるスタティックなばらつき成分を考慮したプロセスキャリブレーションがなされたシミュレーションベースＯＰＣモデル２２が前記シミュレーションツール２０によって生成される（ステップＳ２６）。
【００１１】
次に、図４に示すように、前記評価用マスクのマスクパターンの設計データの全てが前記シミュレーションツール２０に入力されることにより、前記シミュレーションベースＯＰＣモデル２２によってシミュレーション計算がなされ、前記評価用ウェハ全面のゲートパターンに対応するシミュレーションデータが出力される（ステップＳ２８）。
【００１２】
次に、前記ステップＳ１８で得た前記評価用ゲートパターンの実測データと、前記ステップ２８で得た前記シミュレーションデータを比較することによって、前記ルールベースＯＰＣ１０の評価を行なう（ステップＳ３０）。
また、前記ステップＳ１０で設定した前記補正グリッドの評価を行なう（ステップＳ３２）。
図５、図６を参照して、前記ステップＳ３０、Ｓ３２について詳しく説明する。
図５（Ａ）は、前記補正グリッドを５ｎｍに設定した場合における前記評価用ゲートパターンの線幅の実測データのスペース依存性を示す線図であり、横軸にゲートパターン間のスペース（μｍ）をとり、縦軸に前記線幅の実測データの設計データからの誤差ＣＤ（ｎｍ）をとっている。図中、実線は各実測データの平均値を示している。
図５（Ａ）に示すように、各スペース毎の実測データの平均値は±５ｎｍの範囲に収まっており、補正グリッドを５ｎｍに設定した結果として良好であると判断できる。
なお、各スペース毎の実測データのばらつきは、ゲートパターンの線幅方向の両側に±５ｎｍずつばらつくことから、補正グリッドの２倍のプラスマイナスの範囲、すなわち±２＊５ｎｍ＝±１０ｎｍの範囲に収まっていれば良好と判断できるが、図５（Ａ）は±１０ｎｍの範囲に収まっているため良好と判断できる。
【００１３】
次に、図５（Ａ）の実測データが妥当なものか、すなわち前記評価用ウェハのゲートパターンの線幅のデータとして妥当なものかどうかについてシミュレーションデータとの比較検討を行なう。
図５（Ｂ）は、前記ステップＳ２８によって得られた前記評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を示す分布図であり、横軸に全体に占める占有率（％）、縦軸に前記線幅の実測データの設計データに対するシミュレーションデータの誤差ＣＤ（ｎｍ）をとっている。
図５（Ｂ）に示すように、±５ｎｍの範囲にほとんどのシミュレーションデータが分布していることが分かり、これにより、図５（Ａ）の実測結果が妥当なものであると判断することができる。また、前記ステップＳ１８で測長したゲートパターンの選択が妥当なものであると判断することができる。
【００１４】
図５（Ｃ）は、前記ステップＳ２８によって得られた前記評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を３次元で示す分布図であり、Ｘ軸とＹ軸が前記評価用ウェハ上における２次元の座標軸を示し、これらＸ軸とＹ軸に直交する縦軸（Ｚ軸）が前記線幅の実測データの設計データに対するシミュレーションデータの誤差ＣＤ（ｎｍ）をとっている。
つまり、図５（Ｃ）にプロットされている点が各ゲートパターンの誤差ＣＤに対応している。
【００１５】
次に、前記補正グリッドを５ｎｍから２．５ｎｍに変更して設定した場合について、図１に示すフローチャートと同様の手順で評価を行なった結果について図６（Ａ）乃至（Ｃ）を参照して説明する。
図６（Ａ）乃至（Ｃ）のそれぞれは、図５（Ａ）乃至（Ｃ）のそれぞれに相当している。
図６（Ａ）からわかるように、スペース毎の平均値は±２．５ｎｍの範囲に収まっており、補正グリッドを５ｎｍに設定した結果として良好であると判断できる。
また、各スペース毎の実測データのばらつきは、ほぼ±２＊２．５ｎｍ＝±５ｎｍの範囲に収まっており良好と判断できる。
図６（Ａ）と（Ｂ）を比較してわかるように、±２．５ｎｍの範囲にほとんどのシミュレーションデータが分布していることが分かり、これにより、図６（Ａ）の実測結果が妥当なものであると判断することができる。また、前記ステップＳ１８で測長したゲートパターンの選択が妥当なものであると判断することができる。
また、図５（Ｃ）と図６（Ｃ）を比較してわかるように、後者の方が縦軸方向のばらつき、すなわちシミュレーションデータの誤差ＣＤのばらつきが抑制されていることがわかる。
【００１６】
以上説明したように、本実施の形態のルールベースＯＰＣの評価方法によれば、前記ルールベースＯＰＣの線幅制御性を実測データとシミュレーションデータに基づいて正確に評価することができる。
また、前記補正グリッドの設定を変えた場合に、実測データのばらつきが妥当な範囲に収まっているかどうかを評価することができ、これにより補正グリッドの最適化を行なうことが可能となる。
また、図５（Ｃ）、図６（Ｃ）に示したような各ゲートパターンのシミュレーションデータのばらつきの情報をマスクパターンのレイアウト設計にフィードバックすることにより、ウェハ上に形成されるゲートパターンの誤差を抑制したマスクパターンの設計を図ることができる。
また、上述したルールベースＯＰＣの評価方法によって評価された前記ルールベースＯＰＣに基づいてマスクを製造するマスク製造ステップを実行することにより、正確な評価がなされたルールベースＯＰＣに基づいてマスクを製造するマスク製造方法を提供することができる。
また、このようなマスク製造方法で製造されたマスクを用いて半導体装置を製造する半導体製造ステップを実行することにより、正確な評価がなされたルールベースＯＰＣに基づいて製造されたマスクを用いて製造半導体装置を製造する半導体製造方法を提供することができる。
【００１７】
次に、補正グリッドをより小さな値に設定した場合について考える。
補正グリッドを小さくすれば、実測データのばらつきをより低減化することが期待できる。
ただし、この場合には、前記ルールベースＯＰＣを構築するために、ゲート線幅とスペースの寸法とを補正グリッドの単位で異ならせたゲートパターンを形成したウェハを作成するとともに、そのウェハに形成された各ゲートパターンの測長を行なわなくてはならない。
一般的に補正グリッドの寸法を半分にすると、ルールベースＯＰＣを構築するために必要な測長箇所が４倍になる。したがって、例えば補正グリッドを２．５ｎｍから０．５ｎｍと１／５に小さくすると、測長箇所が１６倍以上となり、各ゲートパターンの測長のために膨大な時間（例えば１年程度）かかってしまうため現実的ではない。
このため、補正グリッドの微細化を図る場合には、大量の測長が不要なシミュレーションベースＯＰＣモデルを用いることが有利である。
そして、以下に説明するようにシミュレーションベースＯＰＣモデルに関しても先の実施の形態と同様の手順で評価を行なうことができる。
【００１８】
本発明のシミュレーションベースＯＰＣモデルの評価方法の実施の形態について説明する。
図７は本実施の形態におけるシミュレーションベースＯＰＣモデルの評価手順を示すフローチャートである。なお、図７において図１と同一の処理については同一のステップ番号を付して説明を簡略化する。
また、本実施の形態では、評価対象となるシミュレーションベースＯＰＣモデルを第１シミュレーションベースＯＰＣモデルとし、前記評価用ウェハのゲートパターンのシミュレーションデータを生成するシミュレーションベースＯＰＣモデルを第２シミュレーションベースＯＰＣモデルとし、第１、第２シミュレーションベースＯＰＣモデルのシミュレーションツールをそれぞれ第１、第２シミュレーションツールとする。
まず、図８に示すように、前記補正グリッドを第１ルールベースＯＰＣ３０に設定する（ステップＳ１０）。
次に、前記ルールベースＯＰＣ１０に評価用マスクのマスクパターンの設計データを入力することにより、前記評価用マスクのマスクパターンの補正データを得る（ステップＳ１２Ａ）。
次いで、前記補正データに基づいて評価用マスクを製作し（ステップＳ１４）、この評価用マスクを用いてウェハに対して露光およびエッチングを行なうことにより評価用ウェハを製作し（ステップＳ１６）、製作された評価用ウェハのゲートパターンの線幅の測長を行なう（ステップＳ１８）。
【００１９】
一方、前記評価用ウェハの製作とは別に、前記第２シミュレーションベースＯＰＣモデルのプロセスキャリブレーションを行なうためにテスト用マスクがテスト用マスクのテストパターンの設計データに基づいて製作され（ステップＳ２０）、テスト用ウェハが製作され（ステップＳ２２）、前記テスト用ウェハのゲートパターンを測長することで実測データを得る（ステップＳ２４）。
したがって、図９に示すように、前記テスト用マスクのテストパターンの設計データと、前記テスト用ウェハのゲートパターンの実測データとが前記第２シミュレーションツール４０に入力されることにより、光近接効果によるスタティックなばらつき成分を考慮したプロセスキャリブレーションがなされた第２シミュレーションベースＯＰＣモデル４２が第２シミュレーションツール４０によって生成される（ステップＳ２６Ａ）。
【００２０】
次に、図１０に示すように、前記評価用マスクのマスクパターンの設計データの全てが前記第２シミュレーションツール４０に入力されることにより、前記第２シミュレーションベースＯＰＣモデル４２によってシミュレーション計算がなされ、前記評価用ウェハ全面のゲートパターンに対応するシミュレーションデータが出力される（ステップＳ２８Ａ）。
【００２１】
次に、前記ステップＳ１８Ａで得た前記評価用ゲートパターンの実測データと、前記ステップ２８Ａで得た前記シミュレーションデータを比較することによって、前記第１シミュレーションベースＯＰＣモデル３２の評価を行なう（ステップＳ３０Ａ）。
また、前記ステップＳ１０で設定した前記補正グリッドの評価を行なう（ステップＳ３２Ａ）。
【００２２】
図１１を参照して、前記ステップＳ３０Ａ、Ｓ３２Ａについて詳しく説明する。
図１１（Ａ）は、前記補正グリッドを０．５ｎｍに設定した場合における前記評価用ゲートパターンの線幅の実測データのスペース依存性を示す線図であり、横軸にゲートパターン間のスペース（μｍ）をとり、縦軸に前記線幅の実測データの設計データからの誤差ＣＤ（ｎｍ）をとっている。図中、実線は各実測データの平均値を示している。
図１１（Ａ）に示すように、各スペース毎の実測データの平均値は±２．５ｎｍの範囲に収まっており、補正グリッドが２．５ｎｍの実測データを示す図６（Ａ）よりも各スペース毎の実測データの平均値の範囲がさらに抑制されていると判断できる。
【００２３】
次に、図１１（Ａ）の判断結果が妥当なものかどうかについてシミュレーションデータとの比較検討を行なう。
図１１（Ｂ）は、前記ステップＳ２８Ａによって得られた前記評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を示す分布図であり、横軸に全体に占める占有率（％）、縦軸に前記線幅の実測データの設計データに対するシミュレーションデータの誤差ＣＤ（ｎｍ）をとっている。
図１１（Ｂ）に示すように、±２．５ｎｍの範囲にほとんどのシミュレーションデータが分布していることが分かり、これにより、図１１（Ａ）の実測結果が妥当なものであると判断することができる。また、前記ステップＳ１８Ａで測長したゲートパターンの選択が妥当なものであると判断することができる。
【００２４】
図１１（Ｃ）は、前記ステップＳ２８Ａによって得られた前記評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を３次元で示す分布図であり、Ｘ軸とＹ軸が前記評価用ウェハ上における２次元の座標軸を示し、これらＸ軸とＹ軸に直交する縦軸（Ｚ軸）が前記線幅の実測データの設計データに対するシミュレーションデータの誤差ＣＤ（ｎｍ）をとっている。
図６（Ｃ）と図１１（Ｃ）を比較してわかるように、後者の方が縦軸方向のばらつき、すなわちシミュレーションデータの誤差ＣＤのばらつきが抑制されていることがわかる。
【００２５】
以上説明したように、本実施の形態のシミュレーションベースＯＰＣモデルの評価方法によれば、前記シミュレーションベースＯＰＣモデルの線幅制御性を実測データとシミュレーションデータに基づいて正確に評価することができる。
また、前記補正グリッドの設定を変えた場合に、実測データのばらつきが妥当な範囲に収まっているかどうかを評価することができ、これにより補正グリッドの最適化を行なうことが可能となる。
また、図１１（Ｃ）に示したような各ゲートパターンのシミュレーションデータのばらつきの情報をマスクパターンのレイアウト設計にフィードバックすることにより、ウェハ上に形成されるゲートパターンの誤差を抑制したマスクパターンの設計を図ることができる。
【００２６】
【発明の効果】
以上説明したように本発明のルールベースＯＰＣの評価方法によれば、前記ルールベースＯＰＣの線幅制御性を実測データとシミュレーションデータに基づいて正確に評価することができる。
また、本発明のシミュレーションベースＯＰＣモデルの評価方法によれば、前記シミュレーションベースＯＰＣモデルの線幅制御性を実測データとシミュレーションデータに基づいて正確に評価することができる。
また、本発明のマスク製造方法によれば、前記ルールベースＯＰＣの評価方法で正確に評価されたルールーベースＯＰＣに基づいてマスクを製造することができる。
また、本発明の半導体製造方法によれば、前記ルールベースＯＰＣの評価方法で正確に評価されたルールーベースＯＰＣに基づいて製造されたマスクを用いて半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本実施の形態のルールベースＯＰＣの評価方法の評価手順を示すフローチャートである。
【図２】ルールベースＯＰＣのブロック図である。
【図３】ルールベースＯＰＣを評価するためのシミュレーションデータを生成して出力するシミュレーションツールを示すブロック図である。
【図４】シミュレーションベースＯＰＣモデルを生成するシミュレーションツールのブロック図である。
【図５】（Ａ）は、前記補正グリッドを５ｎｍに設定した場合における前記評価用ゲートパターンの線幅の実測データのスペース依存性を示す線図、（Ｂ）は評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を示す分布図、（Ｃ）は評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を３次元で示す分布図である。
【図６】（Ａ）は、前記補正グリッドを２．５ｎｍに設定した場合における前記評価用ゲートパターンの線幅の実測データのスペース依存性を示す線図、（Ｂ）は評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を示す分布図、（Ｃ）は評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を３次元で示す分布図である。
【図７】本実施の形態におけるシミュレーションベースＯＰＣモデルの評価手順を示すフローチャートである。
【図８】第１ＯＰＣシミュレーションツールのブロック図である。
【図９】第２シミュレーションベースＯＰＣモデルを生成する第２シミュレーションツールのブロック図である。
【図１０】第１シミュレーションベースＯＰＣモデルを評価するためのシミュレーションデータを生成して出力する第２シミュレーションツールを示すブロック図である。
【図１１】（Ａ）は、前記補正グリッドを０．５ｎｍに設定した場合における前記評価用ゲートパターンの線幅の実測データのスペース依存性を示す線図、（Ｂ）は評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を示す分布図、（Ｃ）は評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を３次元で示す分布図である。
【符号の説明】
１０……ルールベースＯＰＣ、２０……シミュレーションツール、２２……シミュレーションベースＯＰＣモデル、３０……第１シミュレーションツール、３２……第１シミュレーションベースＯＰＣモデル、４０……第２シミュレーションツール、４２……第２シミュレーションベースＯＰＣモデル。
【発明の属する技術分野】
本発明は、光近接効果に基づくパターンの変形を見込んでマスクパターンの形状を予め補正するＯＰＣマスクを製作するためのルールベースＯＰＣの評価方法およびシミュレーションベースＯＰＣモデルの評価方法並びにマスクの製造方法および半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体の高集積化が進み、ゲート長の微細化に拍車がかかっている。このため、マスクからウェハに対するマスクパターンの転写の際には、露光装置で用いられる光の波長以下の寸法のパターンを解像することが求められている。
光の波長よりも短い線幅のパターンを忠実に解像するために、光近接効果によるウェハ上のパターンの変形を考慮して、予めマスクパターンの形状を補正する技術であるＯＰＣ（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ：光近接効果補正）技術が用いられる。前記ＯＰＣ技術はＰＰＣ（Ｐｒｏｃｅｓｓ Ｐｒｏｘｉｍｉｔｙ Ｅｆｆｅｃｔ Ｃｏｒｒｅｃｔｉｏｎ：プロセス近接効果補正）技術ともいう。
このようなＯＰＣ技術としてルールベースＯＰＣがある。
前記ルールベースＯＰＣは次のように行なわれる。すなわち、設計上許可している全てのパターンを表すテストパターンでテスト用のマスクパターンを製作し、このマスクパターンでウェハ上にパターンを転写してエッチングを行ない、テスト用のウェハを製作する。
このテスト用ウェハ上のパターンの形状の測長データ（測定データ）と、前記テスト用のマスクパターンの設計データとに基づいて設計ルール、つまりマスクパターンの設計データに加えるバイアスデータを決定するための設計ルール、すなわちルールベースＯＰＣを生成する。そして、ルールベースＯＰＣに基づいてマスクパターンの補正を行なう。この補正は、マスクパターンのレイアウトＣＡＤの段階で行なわれる。また、このような光近接効果補正が行なわれて製作されたマスクをＯＰＣマスクという。
【０００３】
また、前記ルールベースＯＰＣとは別にシミュレーションベースＯＰＣという技術がある。
シミュレーションベースＯＰＣでは、予め用意された少ない数のテストパターンの測長結果に基づいて光近接効果を考慮した転写のプロセスを表現するシミュレーションベースＯＰＣモデル（カーネルまたはプロセスモデルともいう）を生成し、マスクパターンの形状と、該マスクパターンによりウェハに転写されたパターンの形状との差異を前記シミュレーションベースＯＰＣモデルによってシミュレーション計算して求め、このシミュレーション結果に基づいてマスクパターンの補正を行なっている。
【０００４】
【発明が解決しようとする課題】
近年、ゲートパターンの微細化にともない、ゲートパターンとそのパターンに隣接するパターンとの間の間隔（スペース）の寸法の増減、換言すればパターン間の間隔の疎密に応じてパターンの線幅が影響を受ける現象であるスペース依存性が顕著になり、ゲートパターンの線幅制御性の劣化が問題となっている。
したがって、上述したルールベースＯＰＣおよびシミュレーションベースＯＰＣモデルの評価を行なう上で線幅制御性の良否を正確に分析することが重要である。
従来、線幅制御性の良否を分析するためには、ルールベースＯＰＣまたはシミュレーションベースＯＰＣモデルに基づいて評価用マスクを製作し、その評価用マスクに基づいて製作した評価用ウェハ上のゲートパターンの線幅を実測し、スペースの寸法に対する線幅の実測データの誤差やばらつきを求めている。
ところが、前記評価用ウェハ上のゲートパターンの数は膨大なものであり、ゲートパターンの全ての線幅を実測することは不可能である。このため、ゲートパターンの中から選択した箇所の線幅について実測データを求めている。ところが、選択した実測データが前記評価用ウェハ上のゲートパターンを代表するものとして妥当か否かを判定することが難しいため、線幅制御性の評価の正確さが不足していた。
そこで本発明の目的は、線幅制御性の評価を正確に行なうことができるルールベースＯＰＣの評価方法およびシミュレーションベースＯＰＣモデルの評価方法を提供することにある。
また、本発明の目的は、このようなルールベースＯＰＣの評価方法で評価されたルールーベースＯＰＣに基づいてマスクを製造するマスク製造方法およびこのようなマスク製造方法で製造されたマスクを用いて半導体装置を製造する半導体製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明のルールベースＯＰＣの評価方法は、前記目的を達成するため、評価用マスクパターンの設計データをルールベースＯＰＣにより補正処理することによって補正データを得るマスクパターン補正ステップと、前記補正データに基づいて、評価用マスクパターンを評価用マスクに形成する評価用マスク製作ステップと、前記評価用マスクに基づいて、評価用ゲートパターンを評価用ウェハに形成する評価用ウェハ製作ステップと、前記評価用ウェハに形成された前記評価用ゲートパターンの測長を行なうことにより評価用ゲートパターンの実測データを取得する実測ステップと、プロセスキャリブレーションを行なうためのテスト用マスクのテストパターンの設計データと、前記テスト用マスクに基づいて製作されたテスト用ウェハのゲートパターンの実測データとに基づいてプロセスキャリブレーションがなされたシミュレーションベースＯＰＣモデルを生成するシミュレーションベースＯＰＣモデル生成ステップと、前記シミュレーションベースＯＰＣモデルによって前記評価用マスクパターンの設計データに対してシミュレーションを行なうことによりシミュレーションデータを得るシミュレーションステップと、前記評価用ゲートパターンの実測データと前記シミュレーションデータを比較することによって、前記ルールベースＯＰＣの評価を行なう評価ステップとを含むことを特徴とする。
そのため、評価対象となる前記ルールベースＯＰＣに基づいて製作した評価用ゲートパターンの実測データと、前記評価用マスクパターンの設計データに対して得たシミュレーションデータとの比較を行なう。
【０００６】
本発明のシミュレーションベースＯＰＣモデルの評価方法は、前記目的を達成するため、評価用のマスクパターンの設計データを第１シミュレーションベースＯＰＣモデルにより補正処理することによって補正データを得るマスクパターン補正ステップと、前記補正データに基づいて評価用マスクパターンを評価用マスクに形成する評価用マスク製作ステップと、前記評価用マスクに基づいて、評価用ゲートパターンを評価用ウェハに形成する評価用ウェハ製作ステップと、前記評価用ウェハに形成された前記評価用ゲートパターンの測長を行なうことにより評価用ゲートパターンの実測データを取得する実測ステップと、プロセスキャリブレーションを行なうためのテスト用マスクのテストパターンの設計データと、前記テスト用マスクに基づいて製作されたテスト用ウェハのゲートパターンの実測データとに基づいてプロセスキャリブレーションがなされた第２シミュレーションベースＯＰＣモデルを生成するシミュレーションベースＯＰＣモデル生成ステップと、前記第２シミュレーションベースＯＰＣモデルによって前記評価用のマスクパターンの設計データに対してシミュレーションを行なうことによりシミュレーションデータを得るシミュレーションステップと、前記評価用ゲートパターンの実測データと前記シミュレーションデータを比較することによって、前記第１シミュレーションベースＯＰＣモデルの評価を行なう評価ステップとを含むことを特徴とする。
そのため、評価対象となる前記第１シミュレーションベースＯＰＣモデルに基づいて製作した評価用ゲートパターンの実測データと、前記評価用マスクパターンの設計データに対して得たシミュレーションデータとの比較を行なう。
また、本発明のマスク製造方法は、評価用マスクパターンの設計データをルールベースＯＰＣにより補正処理することによって補正データを得るマスクパターン補正ステップと、前記補正データに基づいて、評価用マスクパターンを評価用マスクに形成する評価用マスク製作ステップと、前記評価用マスクに基づいて、評価用ゲートパターンを評価用ウェハに形成する評価用ウェハ製作ステップと、前記評価用ウェハに形成された前記評価用ゲートパターンの測長を行なうことにより評価用ゲートパターンの実測データを取得する実測ステップと、プロセスキ ャリブレーションを行なうためのテスト用マスクのテストパターンの設計データと、前記テスト用マスクに基づいて製作されたテスト用ウェハのゲートパターンの実測データとに基づいてプロセスキャリブレーションがなされたシミュレーションベースＯＰＣモデルを生成するシミュレーションベースＯＰＣモデル生成ステップと、前記シミュレーションベースＯＰＣモデルによって前記評価用マスクパターンの設計データに対してシミュレーションを行なうことによりシミュレーションデータを得るシミュレーションステップと、前記評価用ゲートパターンの実測データと前記シミュレーションデータを比較することによって、前記ルールベースＯＰＣの評価を行なう評価ステップと、前記評価ステップによる評価がなされた前記ルールベースＯＰＣに基づいてマスクを製造するマスク製造ステップとを含むことを特徴とする。
そのため、評価対象となる前記ルールベースＯＰＣに基づいて製作した評価用ゲートパターンの実測データと、前記評価用マスクパターンの設計データに対して得たシミュレーションデータとの比較を行なうことによって得た前記ルールベースＯＰＣに基づいてマスクの製造を行なうことができる。
また、本発明の半導体装置の製造方法は、評価用マスクパターンの設計データをルールベースＯＰＣにより補正処理することによって補正データを得るマスクパターン補正ステップと、前記補正データに基づいて、評価用マスクパターンを評価用マスクに形成する評価用マスク製作ステップと、前記評価用マスクに基づいて、評価用ゲートパターンを評価用ウェハに形成する評価用ウェハ製作ステップと、前記評価用ウェハに形成された前記評価用ゲートパターンの測長を行なうことにより評価用ゲートパターンの実測データを取得する実測ステップと、プロセスキャリブレーションを行なうためのテスト用マスクのテストパターンの設計データと、前記テスト用マスクに基づいて製作されたテスト用ウェハのゲートパターンの実測データとに基づいてプロセスキャリブレーションがなされたシミュレーションベースＯＰＣモデルを生成するシミュレーションベースＯＰＣモデル生成ステップと、前記シミュレーションベースＯＰＣモデルによって前記評価用マスクパターンの設計データに対してシミュレーションを行なうことによりシミュレーションデータを得るシミュレーションステップと、前記評価用ゲートパタ ーンの実測データと前記シミュレーションデータを比較することによって、前記ルールベースＯＰＣの評価を行なう評価ステップと、前記評価ステップによる評価がなされた前記ルールベースＯＰＣに基づいてマスクを製造するマスク製造ステップと、前記マスク製造ステップによって製造された前記マスクを用いて半導体装置を製造する半導体装置製造ステップとを含むことを特徴とする。
そのため、評価対象となる前記ルールベースＯＰＣに基づいて製作した評価用ゲートパターンの実測データと、前記評価用マスクパターンの設計データに対して得たシミュレーションデータとの比較を行なうことによって得た前記ルールベースＯＰＣに基づいてマスクを製造し、該マスクを用いて半導体装置を製造することができる。
【０００７】
【発明の実施の形態】
本発明のルールベースＯＰＣの評価方法の実施の形態について説明する。
図２は、評価対象となるルールベースＯＰＣを示すブロック図である。
図２に示すように、本実施の形態において、ルールベースＯＰＣ１０は、コンピューター上で動作するソフトウェアによって実現されるものであって、マスクパターンの設計データに対応して、光近接効果を考慮したバイアスデータを前記設計データに加えることにより、補正データを出力するように構成されている。このルールベースＯＰＣ１０は、前記バイアスデータの最小単位、すなわち前記マスクパターンを補正する際の最小単位である補正グリッドが設定されることにより、この補正グリッドに基づいて前記補正データを出力するように構成されている。
【０００８】
図３は、前記ルールベースＯＰＣ１０を評価するためのシミュレーションデータを生成して出力するシミュレーションツール２０を示すブロック図である。
前記シミュレーションツール２０は、コンピューター上で動作するソフトウェアによって実現されるものであって、マスクパターンの転写のプロセスを表すシミュレーションモデル（カーネル）２２を含んで構成されている。前記シミュレーションモデル２２は、後述するプロセスキャリブレーションを行なうことによって生成される。
前記シミュレーションツール２０は、３に示すように、ウェハ上に形成すべき所望のパターンの設計データ（マスクパターンの設計データ）が入力されると、前記シミュレーションモデル２２のシミュレーション計算により、前記マスクパターンによりウェハ上に形成されるパターンの形状を示すシミュレーションデータを出力するように構成されている。
【０００９】
次に、図１を参照して前記ルールベースＯＰＣの評価手順について具体的に説明する。
まず、前記補正グリッドを前記ルールベースＯＰＣ１０に設定する（ステップＳ１０）。
次に、前記ルールベースＯＰＣ１０に評価用マスクのマスクパターンの設計データを入力することにより、前記評価用マスクのマスクパターンの補正データを得る（ステップＳ１２）。
次いで、前記補正データに基づいて評価用マスクを製作し（ステップＳ１４）、この評価用マスクを用いてウェハに対して露光およびエッチングを行なうことにより評価用ウェハを製作する（ステップＳ１６）。
そして、製作された評価用ウェハのゲートパターンの線幅について測長を行なう（ステップＳ１８）。
なお、前記評価用ウェハに形成されるゲートパターンは、線幅寸法および隣接するパターン間のスペースの寸法を異ならせて複数種類構成されている。また、前記ゲートパターンは、前記評価用ウェハの全面にわたって多数（例えば数千ゲート）設けられているため、評価用ウェハのゲートパターンの線幅の測長は、前記複数種類のゲートパターンの中から選ばれたゲートパターンの箇所について選択的に行なわれる。
【００１０】
一方、前記評価用ウェハの製作とは別に、前記シミュレーションベースＯＰＣモデルのプロセスキャリブレーションを行なうためにテスト用マスクがテスト用マスクのテストパターンの設計データに基づいて製作される（ステップＳ２０）。
次に、前記テスト用マスクに基づいてウェハに対して露光およびエッチングを行なうことにより、テスト用ゲートパターンが形成されたテスト用ウェハが製作される（ステップＳ２２）。
次に、前記テスト用ウェハのゲートパターンを測長することで実測データを得る（ステップＳ２４）。
ここで、前記テスト用マスクのテストパターンの設計データに対する前記テスト用ウェハのゲートパターンの実測データのばらつきは、光近接効果によるスタティックなばらつき成分を表現するものである。
したがって、図３に示すように、前記テスト用マスクのテストパターンの設計データと、前記テスト用ウェハのゲートパターンの実測データとがシミュレーションツール２０に入力されることにより、光近接効果によるスタティックなばらつき成分を考慮したプロセスキャリブレーションがなされたシミュレーションベースＯＰＣモデル２２が前記シミュレーションツール２０によって生成される（ステップＳ２６）。
【００１１】
次に、図４に示すように、前記評価用マスクのマスクパターンの設計データの全てが前記シミュレーションツール２０に入力されることにより、前記シミュレーションベースＯＰＣモデル２２によってシミュレーション計算がなされ、前記評価用ウェハ全面のゲートパターンに対応するシミュレーションデータが出力される（ステップＳ２８）。
【００１２】
次に、前記ステップＳ１８で得た前記評価用ゲートパターンの実測データと、前記ステップ２８で得た前記シミュレーションデータを比較することによって、前記ルールベースＯＰＣ１０の評価を行なう（ステップＳ３０）。
また、前記ステップＳ１０で設定した前記補正グリッドの評価を行なう（ステップＳ３２）。
図５、図６を参照して、前記ステップＳ３０、Ｓ３２について詳しく説明する。
図５（Ａ）は、前記補正グリッドを５ｎｍに設定した場合における前記評価用ゲートパターンの線幅の実測データのスペース依存性を示す線図であり、横軸にゲートパターン間のスペース（μｍ）をとり、縦軸に前記線幅の実測データの設計データからの誤差ＣＤ（ｎｍ）をとっている。図中、実線は各実測データの平均値を示している。
図５（Ａ）に示すように、各スペース毎の実測データの平均値は±５ｎｍの範囲に収まっており、補正グリッドを５ｎｍに設定した結果として良好であると判断できる。
なお、各スペース毎の実測データのばらつきは、ゲートパターンの線幅方向の両側に±５ｎｍずつばらつくことから、補正グリッドの２倍のプラスマイナスの範囲、すなわち±２＊５ｎｍ＝±１０ｎｍの範囲に収まっていれば良好と判断できるが、図５（Ａ）は±１０ｎｍの範囲に収まっているため良好と判断できる。
【００１３】
次に、図５（Ａ）の実測データが妥当なものか、すなわち前記評価用ウェハのゲートパターンの線幅のデータとして妥当なものかどうかについてシミュレーションデータとの比較検討を行なう。
図５（Ｂ）は、前記ステップＳ２８によって得られた前記評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を示す分布図であり、横軸に全体に占める占有率（％）、縦軸に前記線幅の実測データの設計データに対するシミュレーションデータの誤差ＣＤ（ｎｍ）をとっている。
図５（Ｂ）に示すように、±５ｎｍの範囲にほとんどのシミュレーションデータが分布していることが分かり、これにより、図５（Ａ）の実測結果が妥当なものであると判断することができる。また、前記ステップＳ１８で測長したゲートパターンの選択が妥当なものであると判断することができる。
【００１４】
図５（Ｃ）は、前記ステップＳ２８によって得られた前記評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を３次元で示す分布図であり、Ｘ軸とＹ軸が前記評価用ウェハ上における２次元の座標軸を示し、これらＸ軸とＹ軸に直交する縦軸（Ｚ軸）が前記線幅の実測データの設計データに対するシミュレーションデータの誤差ＣＤ（ｎｍ）をとっている。
つまり、図５（Ｃ）にプロットされている点が各ゲートパターンの誤差ＣＤに対応している。
【００１５】
次に、前記補正グリッドを５ｎｍから２．５ｎｍに変更して設定した場合について、図１に示すフローチャートと同様の手順で評価を行なった結果について図６（Ａ）乃至（Ｃ）を参照して説明する。
図６（Ａ）乃至（Ｃ）のそれぞれは、図５（Ａ）乃至（Ｃ）のそれぞれに相当している。
図６（Ａ）からわかるように、スペース毎の平均値は±２．５ｎｍの範囲に収まっており、補正グリッドを５ｎｍに設定した結果として良好であると判断できる。
また、各スペース毎の実測データのばらつきは、ほぼ±２＊２．５ｎｍ＝±５ｎｍの範囲に収まっており良好と判断できる。
図６（Ａ）と（Ｂ）を比較してわかるように、±２．５ｎｍの範囲にほとんどのシミュレーションデータが分布していることが分かり、これにより、図６（Ａ）の実測結果が妥当なものであると判断することができる。また、前記ステップＳ１８で測長したゲートパターンの選択が妥当なものであると判断することができる。
また、図５（Ｃ）と図６（Ｃ）を比較してわかるように、後者の方が縦軸方向のばらつき、すなわちシミュレーションデータの誤差ＣＤのばらつきが抑制されていることがわかる。
【００１６】
以上説明したように、本実施の形態のルールベースＯＰＣの評価方法によれば、前記ルールベースＯＰＣの線幅制御性を実測データとシミュレーションデータに基づいて正確に評価することができる。
また、前記補正グリッドの設定を変えた場合に、実測データのばらつきが妥当な範囲に収まっているかどうかを評価することができ、これにより補正グリッドの最適化を行なうことが可能となる。
また、図５（Ｃ）、図６（Ｃ）に示したような各ゲートパターンのシミュレーションデータのばらつきの情報をマスクパターンのレイアウト設計にフィードバックすることにより、ウェハ上に形成されるゲートパターンの誤差を抑制したマスクパターンの設計を図ることができる。
また、上述したルールベースＯＰＣの評価方法によって評価された前記ルールベースＯＰＣに基づいてマスクを製造するマスク製造ステップを実行することにより、正確な評価がなされたルールベースＯＰＣに基づいてマスクを製造するマスク製造方法を提供することができる。
また、このようなマスク製造方法で製造されたマスクを用いて半導体装置を製造する半導体製造ステップを実行することにより、正確な評価がなされたルールベースＯＰＣに基づいて製造されたマスクを用いて製造半導体装置を製造する半導体製造方法を提供することができる。
【００１７】
次に、補正グリッドをより小さな値に設定した場合について考える。
補正グリッドを小さくすれば、実測データのばらつきをより低減化することが期待できる。
ただし、この場合には、前記ルールベースＯＰＣを構築するために、ゲート線幅とスペースの寸法とを補正グリッドの単位で異ならせたゲートパターンを形成したウェハを作成するとともに、そのウェハに形成された各ゲートパターンの測長を行なわなくてはならない。
一般的に補正グリッドの寸法を半分にすると、ルールベースＯＰＣを構築するために必要な測長箇所が４倍になる。したがって、例えば補正グリッドを２．５ｎｍから０．５ｎｍと１／５に小さくすると、測長箇所が１６倍以上となり、各ゲートパターンの測長のために膨大な時間（例えば１年程度）かかってしまうため現実的ではない。
このため、補正グリッドの微細化を図る場合には、大量の測長が不要なシミュレーションベースＯＰＣモデルを用いることが有利である。
そして、以下に説明するようにシミュレーションベースＯＰＣモデルに関しても先の実施の形態と同様の手順で評価を行なうことができる。
【００１８】
本発明のシミュレーションベースＯＰＣモデルの評価方法の実施の形態について説明する。
図７は本実施の形態におけるシミュレーションベースＯＰＣモデルの評価手順を示すフローチャートである。なお、図７において図１と同一の処理については同一のステップ番号を付して説明を簡略化する。
また、本実施の形態では、評価対象となるシミュレーションベースＯＰＣモデルを第１シミュレーションベースＯＰＣモデルとし、前記評価用ウェハのゲートパターンのシミュレーションデータを生成するシミュレーションベースＯＰＣモデルを第２シミュレーションベースＯＰＣモデルとし、第１、第２シミュレーションベースＯＰＣモデルのシミュレーションツールをそれぞれ第１、第２シミュレーションツールとする。
まず、図８に示すように、前記補正グリッドを第１ルールベースＯＰＣ３０に設定する（ステップＳ１０）。
次に、前記ルールベースＯＰＣ１０に評価用マスクのマスクパターンの設計データを入力することにより、前記評価用マスクのマスクパターンの補正データを得る（ステップＳ１２Ａ）。
次いで、前記補正データに基づいて評価用マスクを製作し（ステップＳ１４）、この評価用マスクを用いてウェハに対して露光およびエッチングを行なうことにより評価用ウェハを製作し（ステップＳ１６）、製作された評価用ウェハのゲートパターンの線幅の測長を行なう（ステップＳ１８）。
【００１９】
一方、前記評価用ウェハの製作とは別に、前記第２シミュレーションベースＯＰＣモデルのプロセスキャリブレーションを行なうためにテスト用マスクがテスト用マスクのテストパターンの設計データに基づいて製作され（ステップＳ２０）、テスト用ウェハが製作され（ステップＳ２２）、前記テスト用ウェハのゲートパターンを測長することで実測データを得る（ステップＳ２４）。
したがって、図９に示すように、前記テスト用マスクのテストパターンの設計データと、前記テスト用ウェハのゲートパターンの実測データとが前記第２シミュレーションツール４０に入力されることにより、光近接効果によるスタティックなばらつき成分を考慮したプロセスキャリブレーションがなされた第２シミュレーションベースＯＰＣモデル４２が第２シミュレーションツール４０によって生成される（ステップＳ２６Ａ）。
【００２０】
次に、図１０に示すように、前記評価用マスクのマスクパターンの設計データの全てが前記第２シミュレーションツール４０に入力されることにより、前記第２シミュレーションベースＯＰＣモデル４２によってシミュレーション計算がなされ、前記評価用ウェハ全面のゲートパターンに対応するシミュレーションデータが出力される（ステップＳ２８Ａ）。
【００２１】
次に、前記ステップＳ１８Ａで得た前記評価用ゲートパターンの実測データと、前記ステップ２８Ａで得た前記シミュレーションデータを比較することによって、前記第１シミュレーションベースＯＰＣモデル３２の評価を行なう（ステップＳ３０Ａ）。
また、前記ステップＳ１０で設定した前記補正グリッドの評価を行なう（ステップＳ３２Ａ）。
【００２２】
図１１を参照して、前記ステップＳ３０Ａ、Ｓ３２Ａについて詳しく説明する。
図１１（Ａ）は、前記補正グリッドを０．５ｎｍに設定した場合における前記評価用ゲートパターンの線幅の実測データのスペース依存性を示す線図であり、横軸にゲートパターン間のスペース（μｍ）をとり、縦軸に前記線幅の実測データの設計データからの誤差ＣＤ（ｎｍ）をとっている。図中、実線は各実測データの平均値を示している。
図１１（Ａ）に示すように、各スペース毎の実測データの平均値は±２．５ｎｍの範囲に収まっており、補正グリッドが２．５ｎｍの実測データを示す図６（Ａ）よりも各スペース毎の実測データの平均値の範囲がさらに抑制されていると判断できる。
【００２３】
次に、図１１（Ａ）の判断結果が妥当なものかどうかについてシミュレーションデータとの比較検討を行なう。
図１１（Ｂ）は、前記ステップＳ２８Ａによって得られた前記評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を示す分布図であり、横軸に全体に占める占有率（％）、縦軸に前記線幅の実測データの設計データに対するシミュレーションデータの誤差ＣＤ（ｎｍ）をとっている。
図１１（Ｂ）に示すように、±２．５ｎｍの範囲にほとんどのシミュレーションデータが分布していることが分かり、これにより、図１１（Ａ）の実測結果が妥当なものであると判断することができる。また、前記ステップＳ１８Ａで測長したゲートパターンの選択が妥当なものであると判断することができる。
【００２４】
図１１（Ｃ）は、前記ステップＳ２８Ａによって得られた前記評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を３次元で示す分布図であり、Ｘ軸とＹ軸が前記評価用ウェハ上における２次元の座標軸を示し、これらＸ軸とＹ軸に直交する縦軸（Ｚ軸）が前記線幅の実測データの設計データに対するシミュレーションデータの誤差ＣＤ（ｎｍ）をとっている。
図６（Ｃ）と図１１（Ｃ）を比較してわかるように、後者の方が縦軸方向のばらつき、すなわちシミュレーションデータの誤差ＣＤのばらつきが抑制されていることがわかる。
【００２５】
以上説明したように、本実施の形態のシミュレーションベースＯＰＣモデルの評価方法によれば、前記シミュレーションベースＯＰＣモデルの線幅制御性を実測データとシミュレーションデータに基づいて正確に評価することができる。
また、前記補正グリッドの設定を変えた場合に、実測データのばらつきが妥当な範囲に収まっているかどうかを評価することができ、これにより補正グリッドの最適化を行なうことが可能となる。
また、図１１（Ｃ）に示したような各ゲートパターンのシミュレーションデータのばらつきの情報をマスクパターンのレイアウト設計にフィードバックすることにより、ウェハ上に形成されるゲートパターンの誤差を抑制したマスクパターンの設計を図ることができる。
【００２６】
【発明の効果】
以上説明したように本発明のルールベースＯＰＣの評価方法によれば、前記ルールベースＯＰＣの線幅制御性を実測データとシミュレーションデータに基づいて正確に評価することができる。
また、本発明のシミュレーションベースＯＰＣモデルの評価方法によれば、前記シミュレーションベースＯＰＣモデルの線幅制御性を実測データとシミュレーションデータに基づいて正確に評価することができる。
また、本発明のマスク製造方法によれば、前記ルールベースＯＰＣの評価方法で正確に評価されたルールーベースＯＰＣに基づいてマスクを製造することができる。
また、本発明の半導体製造方法によれば、前記ルールベースＯＰＣの評価方法で正確に評価されたルールーベースＯＰＣに基づいて製造されたマスクを用いて半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本実施の形態のルールベースＯＰＣの評価方法の評価手順を示すフローチャートである。
【図２】ルールベースＯＰＣのブロック図である。
【図３】ルールベースＯＰＣを評価するためのシミュレーションデータを生成して出力するシミュレーションツールを示すブロック図である。
【図４】シミュレーションベースＯＰＣモデルを生成するシミュレーションツールのブロック図である。
【図５】（Ａ）は、前記補正グリッドを５ｎｍに設定した場合における前記評価用ゲートパターンの線幅の実測データのスペース依存性を示す線図、（Ｂ）は評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を示す分布図、（Ｃ）は評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を３次元で示す分布図である。
【図６】（Ａ）は、前記補正グリッドを２．５ｎｍに設定した場合における前記評価用ゲートパターンの線幅の実測データのスペース依存性を示す線図、（Ｂ）は評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を示す分布図、（Ｃ）は評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を３次元で示す分布図である。
【図７】本実施の形態におけるシミュレーションベースＯＰＣモデルの評価手順を示すフローチャートである。
【図８】第１ＯＰＣシミュレーションツールのブロック図である。
【図９】第２シミュレーションベースＯＰＣモデルを生成する第２シミュレーションツールのブロック図である。
【図１０】第１シミュレーションベースＯＰＣモデルを評価するためのシミュレーションデータを生成して出力する第２シミュレーションツールを示すブロック図である。
【図１１】（Ａ）は、前記補正グリッドを０．５ｎｍに設定した場合における前記評価用ゲートパターンの線幅の実測データのスペース依存性を示す線図、（Ｂ）は評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を示す分布図、（Ｃ）は評価用ウェハ全てのゲートパターンのシミュレーションデータの分布を３次元で示す分布図である。
【符号の説明】
１０……ルールベースＯＰＣ、２０……シミュレーションツール、２２……シミュレーションベースＯＰＣモデル、３０……第１シミュレーションツール、３２……第１シミュレーションベースＯＰＣモデル、４０……第２シミュレーションツール、４２……第２シミュレーションベースＯＰＣモデル。
Claims (14)
- 評価用マスクパターンの設計データをルールベースＯＰＣにより補正処理することによって補正データを得るマスクパターン補正ステップと、
前記補正データに基づいて、評価用マスクパターンを評価用マスクに形成する評価用マスク製作ステップと、
前記評価用マスクに基づいて、評価用ゲートパターンを評価用ウェハに形成する評価用ウェハ製作ステップと、
前記評価用ウェハに形成された前記評価用ゲートパターンの測長を行なうことにより評価用ゲートパターンの実測データを取得する実測ステップと、
プロセスキャリブレーションを行なうためのテスト用マスクのテストパターンの設計データと、前記テスト用マスクに基づいて製作されたテスト用ウェハのゲートパターンの実測データとに基づいてプロセスキャリブレーションがなされたシミュレーションベースＯＰＣモデルを生成するシミュレーションベースＯＰＣモデル生成ステップと、
前記シミュレーションベースＯＰＣモデルによって前記評価用マスクパターンの設計データに対してシミュレーションを行なうことによりシミュレーションデータを得るシミュレーションステップと、
前記評価用ゲートパターンの実測データと前記シミュレーションデータを比較することによって、前記ルールベースＯＰＣの評価を行なう評価ステップと、
を含むことを特徴とするルールベースＯＰＣの評価方法。 - 前記テスト用マスクのテストパターンの設計データに対する前記テスト用ウェハのゲートパターンの実測データのばらつきは、光近接効果によるスタティックなばらつき成分を表現するものであることを特徴とする請求項１記載のルールベースＯＰＣの評価方法。
- 前記マスクパターンを補正する際の最小単位である補正グリッドを設定する補正グリッド設定ステップを含み、前記マスクパターン補正ステップによる前記評価用マスクパターンの設計データの補正処理は前記補正グリッドに基づいて行なわれることを特徴とする請求項１記載のルールベースＯＰＣの評価方法。
- 前記実測データと前記シミュレーションデータを比較することによって、前記補正グリッド設定ステップで設定された補正グリッドの評価を行なう補正グリッド評価ステップを含むことを特徴とする請求項３記載のルールベースＯＰＣの評価方法。
- 前記実測データと前記シミュレーションデータは線幅寸法を示すデータであることを特徴とする請求項１記載のルールベースＯＰＣの評価方法。
- 前記シミュレーションステップおけるシミュレーションベースＯＰＣモデルによる設計データに対するシミュレーションは、前記設計データの全てに対して行なわれることを特徴とする請求項１記載のルールベースＯＰＣの評価方法。
- 評価用のマスクパターンの設計データを第１シミュレーションベースＯＰＣモデルにより補正処理することによって補正データを得るマスクパターン補正ステップと、
前記補正データに基づいて評価用マスクパターンを評価用マスクに形成する評価用マスク製作ステップと、
前記評価用マスクに基づいて、評価用ゲートパターンを評価用ウェハに形成する評価用ウェハ製作ステップと、
前記評価用ウェハに形成された前記評価用ゲートパターンの測長を行なうことにより評価用ゲートパターンの実測データを取得する実測ステップと、
プロセスキャリブレーションを行なうためのテスト用マスクのテストパターンの設計データと、前記テスト用マスクに基づいて製作されたテスト用ウェハのゲートパターンの実測データとに基づいてプロセスキャリブレーションがなされた第２シミュレーションベースＯＰＣモデルを生成するシミュレーションベースＯＰＣモデル生成ステップと、
前記第２シミュレーションベースＯＰＣモデルによって前記評価用のマスクパターンの設計データに対してシミュレーションを行なうことによりシミュレーションデータを得るシミュレーションステップと、
前記評価用ゲートパターンの実測データと前記シミュレーションデータを比較することによって、前記第１シミュレーションベースＯＰＣモデルの評価を行なう評価ステップと、
を含むことを特徴とするシミュレーションベースＯＰＣモデルの評価方法。 - 前記テスト用マスクのテストパターンの設計データに対する前記テスト用ウェハのゲートパターンの実測データのばらつきは、光近接効果によるスタティックなばらつき成分を表現するものであることを特徴とする請求項７記載のシミュレーションベースＯＰＣモデルの評価方法。
- 前記マスクパターンを補正する際の最小単位である補正グリッドを設定する補正グリッド設定ステップを含み、前記マスクパターン補正ステップによる前記評価用マスクパターンの設計データの補正処理は前記補正グリッドに基づいて行なわれることを特徴とする請求項７記載のシミュレーションベースＯＰＣモデルの評価方法。
- 前記実測データと前記シミュレーションデータを比較することによって、前記補正グリッド設定ステップで設定された補正グリッドの評価を行なう補正グリッド評価ステップを含むことを特徴とする請求項９記載のシミュレーションベースＯＰＣモデルの評価方法。
- 前記実測データと前記シミュレーションデータは線幅寸法を示すデータであることを特徴とする請求項７記載のシミュレーションベースＯＰＣモデルの評価方法。
- 前記シミュレーションステップおける第２シミュレーションベースＯＰＣモデルによる設計データに対するシミュレーションは、前記設計データの全てに対して行なわれることを特徴とする請求項７記載のシミュレーションベースＯＰＣモデルの評価方法。
- 評価用マスクパターンの設計データをルールベースＯＰＣにより補正処理することによって補正データを得るマスクパターン補正ステップと、
前記補正データに基づいて、評価用マスクパターンを評価用マスクに形成する評価用マスク製作ステップと、
前記評価用マスクに基づいて、評価用ゲートパターンを評価用ウェハに形成する評価用ウェハ製作ステップと、
前記評価用ウェハに形成された前記評価用ゲートパターンの測長を行なうことにより評価用ゲートパターンの実測データを取得する実測ステップと、
プロセスキャリブレーションを行なうためのテスト用マスクのテストパターンの設計データと、前記テスト用マスクに基づいて製作されたテスト用ウェハのゲートパターンの実測データとに基づいてプロセスキャリブレーションがなされたシミュレーションベースＯＰＣモデルを生成するシミュレーションベースＯＰＣモデル生成ステップと、
前記シミュレーションベースＯＰＣモデルによって前記評価用マスクパターンの設計データに対してシミュレーションを行なうことによりシミュレーションデータを得るシミュレーションステップと、
前記評価用ゲートパターンの実測データと前記シミュレーションデータを比較することによって、前記ルールベースＯＰＣの評価を行なう評価ステップと、
前記評価ステップによる評価がなされた前記ルールベースＯＰＣに基づいてマスクを製造するマスク製造ステップと、
を含むことを特徴とするマスクの製造方法。 - 評価用マスクパターンの設計データをルールベースＯＰＣにより補正処理することによって補正データを得るマスクパターン補正ステップと、
前記補正データに基づいて、評価用マスクパターンを評価用マスクに形成する評価用マスク製作ステップと、
前記評価用マスクに基づいて、評価用ゲートパターンを評価用ウェハに形成する評価用ウェハ製作ステップと、
前記評価用ウェハに形成された前記評価用ゲートパターンの測長を行なうことにより評価用ゲートパターンの実測データを取得する実測ステップと、
プロセスキャリブレーションを行なうためのテスト用マスクのテストパターンの設計データと、前記テスト用マスクに基づいて製作されたテスト用ウェハのゲートパターンの実測データとに基づいてプロセスキャリブレーションがなされたシミュレーションベースＯＰＣモデルを生成するシミュレーションベースＯＰＣモデル生成ステップと、
前記シミュレーションベースＯＰＣモデルによって前記評価用マスクパターンの設計データに対してシミュレーションを行なうことによりシミュレーションデータを得るシミュレーションステップと、
前記評価用ゲートパターンの実測データと前記シミュレーションデータを比較することによって、前記ルールベースＯＰＣの評価を行なう評価ステップと、
前記評価ステップによる評価がなされた前記ルールベースＯＰＣに基づいてマスクを製造するマスク製造ステップと、
前記マスク製造ステップによって製造された前記マスクを用いて半導体装置を製造する半導体装置製造ステップと、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001139719A JP3909654B2 (ja) | 2001-05-10 | 2001-05-10 | ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法 |
| TW091108701A TW539913B (en) | 2001-05-10 | 2002-04-26 | Method of evaluating rule-based OPC and method of evaluating simulation-based OPC model |
| PCT/JP2002/004579 WO2002093259A1 (fr) | 2001-05-10 | 2002-05-10 | Procede d'evaluation de verification en circuit ouvert a base de regles et procede d'evaluation de modele de verification en circuit ouvert a base de simulation |
| US10/332,631 US6928636B2 (en) | 2001-05-10 | 2002-05-10 | Rule based OPC evaluating method and simulation-based OPC model evaluating method |
| KR1020037000267A KR100872731B1 (ko) | 2001-05-10 | 2002-05-10 | 룰 베이스 ｏｐｃ의 평가 방법 및 시뮬레이션 베이스 ｏｐｃ 모델의 평가 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001139719A JP3909654B2 (ja) | 2001-05-10 | 2001-05-10 | ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002333700A JP2002333700A (ja) | 2002-11-22 |
| JP3909654B2 true JP3909654B2 (ja) | 2007-04-25 |
Family
ID=18986448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001139719A Expired - Fee Related JP3909654B2 (ja) | 2001-05-10 | 2001-05-10 | ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6928636B2 (ja) |
| JP (1) | JP3909654B2 (ja) |
| KR (1) | KR100872731B1 (ja) |
| TW (1) | TW539913B (ja) |
| WO (1) | WO2002093259A1 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3856197B2 (ja) * | 2001-04-13 | 2006-12-13 | ソニー株式会社 | Ｏｐマスクの製作方法 |
| JP3909654B2 (ja) | 2001-05-10 | 2007-04-25 | ソニー株式会社 | ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法 |
| US20030192015A1 (en) * | 2002-04-04 | 2003-10-09 | Numerical Technologies, Inc. | Method and apparatus to facilitate test pattern design for model calibration and proximity correction |
| US6934928B2 (en) * | 2002-08-27 | 2005-08-23 | Micron Technology, Inc. | Method and apparatus for designing a pattern on a semiconductor surface |
| US6898779B2 (en) * | 2002-08-28 | 2005-05-24 | Micron Technology, Inc. | Pattern generation on a semiconductor surface |
| JP4192618B2 (ja) * | 2003-02-17 | 2008-12-10 | ソニー株式会社 | マスクの補正方法 |
| JP4068531B2 (ja) * | 2003-08-20 | 2008-03-26 | 株式会社東芝 | Ｏｐｃを用いたパターン寸法の補正方法及び検証方法、マスクの作成方法及び半導体装置の製造方法、並びに該補正方法を実行するシステム及びプログラム |
| JP4818281B2 (ja) * | 2003-08-28 | 2011-11-16 | 株式会社東芝 | 工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム |
| JP2005099765A (ja) * | 2003-08-28 | 2005-04-14 | Toshiba Corp | プロセス近接効果の予測モデルの作成方法、工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム |
| JP3993545B2 (ja) | 2003-09-04 | 2007-10-17 | 株式会社東芝 | パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法 |
| JP2005189362A (ja) * | 2003-12-25 | 2005-07-14 | Toppan Printing Co Ltd | フォトマスク設計処理システム |
| US7065738B1 (en) * | 2004-05-04 | 2006-06-20 | Advanced Micro Devices, Inc. | Method of verifying an optical proximity correction (OPC) model |
| US7500218B2 (en) | 2004-08-17 | 2009-03-03 | Asml Netherlands B.V. | Lithographic apparatus, method, and computer program product for generating a mask pattern and device manufacturing method using same |
| US7627837B2 (en) * | 2004-10-15 | 2009-12-01 | Takumi Technology Corp. | Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction |
| US7713667B2 (en) | 2004-11-30 | 2010-05-11 | Asml Holding N.V. | System and method for generating pattern data used to control a pattern generator |
| KR100636677B1 (ko) | 2005-04-04 | 2006-10-23 | 주식회사 하이닉스반도체 | 이방성 및 비대칭 조명을 이용한 노광공정에서의레이아웃체크방법 |
| CN104090466B (zh) | 2005-04-26 | 2019-06-14 | 瑞萨电子株式会社 | 半导体装置及其制造方法、光接近处理方法 |
| JP4828870B2 (ja) | 2005-06-09 | 2011-11-30 | 株式会社東芝 | 評価パタンの作成方法およびプログラム |
| KR100820561B1 (ko) * | 2005-11-30 | 2008-04-07 | 동부일렉트로닉스 주식회사 | 반도체공정에서의 마스크패턴 및 마스크패턴 형성방법 |
| KR100702794B1 (ko) | 2005-12-14 | 2007-04-03 | 동부일렉트로닉스 주식회사 | Ｏｐｃ 검증을 통한 마스크 레이아웃 보정 방법 |
| KR100662961B1 (ko) | 2005-12-17 | 2006-12-28 | 동부일렉트로닉스 주식회사 | 광근접보정 모델링 데이타 추출을 위한 테스트 패턴제작방법 |
| KR101168331B1 (ko) * | 2006-04-25 | 2012-07-24 | 에스케이하이닉스 주식회사 | 광 근접 보정 검증 방법 |
| JP2008033277A (ja) | 2006-06-29 | 2008-02-14 | Sharp Corp | 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法 |
| KR100735535B1 (ko) * | 2006-07-10 | 2007-07-04 | 삼성전자주식회사 | 마스크 제작 방법 |
| KR100818999B1 (ko) * | 2006-10-09 | 2008-04-02 | 삼성전자주식회사 | 마스크 제작 방법 |
| US7650587B2 (en) * | 2006-11-30 | 2010-01-19 | International Business Machines Corporation | Local coloring for hierarchical OPC |
| JP5224687B2 (ja) * | 2006-12-22 | 2013-07-03 | キヤノン株式会社 | 露光条件算出プログラム及び露光条件算出方法 |
| US20080168419A1 (en) * | 2007-01-04 | 2008-07-10 | International Business Machines Corporation | Optical proximity correction improvement by fracturing after pre-optical proximity correction |
| KR100826655B1 (ko) * | 2007-05-21 | 2008-05-06 | 주식회사 하이닉스반도체 | 광 근접 효과 보정 방법 |
| KR100877105B1 (ko) | 2007-06-27 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체소자의 패턴 검증 방법 |
| KR20090032293A (ko) | 2007-09-27 | 2009-04-01 | 삼성전자주식회사 | 모델 베이스 광 근접 효과 보정을 이용한 마스크 제조방법및 이를 이용한 반도체 소자의 제조방법 |
| US8059884B2 (en) * | 2007-11-08 | 2011-11-15 | International Business Machines Corporation | Method and system for obtaining bounds on process parameters for OPC-verification |
| US8010915B2 (en) * | 2008-07-10 | 2011-08-30 | GlobalFoundries, Inc. | Grid-based fragmentation for optical proximity correction in photolithography mask applications |
| US7894927B2 (en) * | 2008-08-06 | 2011-02-22 | Tokyo Electron Limited | Using Multi-Layer/Multi-Input/Multi-Output (MLMIMO) models for metal-gate structures |
| CN104183513B (zh) * | 2013-05-21 | 2018-05-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的检测方法 |
| KR20220078124A (ko) | 2020-12-03 | 2022-06-10 | 삼성전자주식회사 | Opc 방법 및 이를 이용한 반도체 소자의 제조 방법 |
| CN117434785B (zh) * | 2023-12-21 | 2024-03-01 | 华芯程(杭州)科技有限公司 | 一种掩膜图案校正方法、装置、电子设备和可读存储介质 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0619115A (ja) * | 1992-06-30 | 1994-01-28 | Nec Corp | 投影露光装置用マスク |
| JP3934719B2 (ja) | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
| US5862058A (en) | 1996-05-16 | 1999-01-19 | International Business Machines Corporation | Optical proximity correction method and system |
| JPH10239826A (ja) * | 1997-02-25 | 1998-09-11 | Toppan Printing Co Ltd | フォトマスクパターン設計装置およびフォトマスクパターン設計方法 |
| US6243855B1 (en) | 1997-09-30 | 2001-06-05 | Kabushiki Kaisha Toshiba | Mask data design method |
| JP3954216B2 (ja) * | 1997-09-30 | 2007-08-08 | 株式会社東芝 | マスクデータ設計方法 |
| JPH11184064A (ja) | 1997-12-18 | 1999-07-09 | Toppan Printing Co Ltd | フォトマスクパターン設計装置および設計方法ならびにフォトマスクパターン設計プログラムを記録した記録媒体 |
| JPH11218900A (ja) * | 1998-01-29 | 1999-08-10 | Sony Corp | マスクパターンの補正方法およびその装置 |
| JPH11218899A (ja) * | 1998-01-29 | 1999-08-10 | Sony Corp | マスクパターンの補正方法およびその装置 |
| US6128067A (en) | 1998-04-28 | 2000-10-03 | Kabushiki Kaisha Toshiba | Correcting method and correcting system for mask pattern |
| JP3396629B2 (ja) | 1998-07-29 | 2003-04-14 | 松下電器産業株式会社 | マスクパターン補正方法 |
| JP3482172B2 (ja) | 1999-03-04 | 2003-12-22 | 松下電器産業株式会社 | Ｌｓｉ用パターンのレイアウト作成方法及びｌｓｉ用パターンの形成方法 |
| KR20000060456A (ko) * | 1999-03-16 | 2000-10-16 | 윤종용 | 리소그래피 공정으로부터 야기되는 불량 발생 지점 예측 방법 |
| JP2000292903A (ja) * | 1999-04-12 | 2000-10-20 | Hitachi Ltd | マスクパターンの設計方法および被露光基板の設計方法 |
| JP3333176B2 (ja) * | 1999-06-03 | 2002-10-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 近接補正方法、装置及び記録媒体 |
| JP3461305B2 (ja) * | 1999-06-30 | 2003-10-27 | 株式会社東芝 | マスク描画データ作成方法、作成装置および記録媒体 |
| JP2001014376A (ja) * | 1999-07-02 | 2001-01-19 | Mitsubishi Electric Corp | デザインルール生成システムおよびそのプログラムを記録した記録媒体 |
| JP2001066759A (ja) | 1999-08-26 | 2001-03-16 | Toppan Printing Co Ltd | Ｏｐｃマスク欠陥修正方法及び欠陥修正装置 |
| US6562638B1 (en) * | 1999-12-30 | 2003-05-13 | Cypress Semiconductor Corp. | Integrated scheme for predicting yield of semiconductor (MOS) devices from designed layout |
| JP2002174890A (ja) * | 2000-12-07 | 2002-06-21 | Hitachi Ltd | 半導体集積回路の製造方法 |
| JP3909654B2 (ja) | 2001-05-10 | 2007-04-25 | ソニー株式会社 | ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法 |
-
2001
- 2001-05-10 JP JP2001139719A patent/JP3909654B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-26 TW TW091108701A patent/TW539913B/zh not_active IP Right Cessation
- 2002-05-10 WO PCT/JP2002/004579 patent/WO2002093259A1/ja active Application Filing
- 2002-05-10 US US10/332,631 patent/US6928636B2/en not_active Expired - Fee Related
- 2002-05-10 KR KR1020037000267A patent/KR100872731B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030014427A (ko) | 2003-02-17 |
| JP2002333700A (ja) | 2002-11-22 |
| US20030149955A1 (en) | 2003-08-07 |
| TW539913B (en) | 2003-07-01 |
| US6928636B2 (en) | 2005-08-09 |
| KR100872731B1 (ko) | 2008-12-08 |
| WO2002093259A1 (fr) | 2002-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3909654B2 (ja) | ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法 | |
| US20030177467A1 (en) | Opc mask manufacturing method, opc mask, and chip | |
| EP1424595B1 (en) | Automatic calibration of a masking process simulator | |
| TWI524374B (zh) | 模型化臨界尺寸掃描電子顯微鏡抽取的方法 | |
| US7673281B2 (en) | Pattern evaluation method and evaluation apparatus and pattern evaluation program | |
| US20050089768A1 (en) | Method of creating predictive model, method of managing process steps, method of manufacturing semiconductor device, method of manufacturing photo mask, and computer program product | |
| JP2000003028A (ja) | マスクパタ―ン補正システムとその補正方法 | |
| KR20090008223A (ko) | 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템 | |
| US7117140B2 (en) | Method of evaluating the exposure property of data to wafer | |
| US20090019418A1 (en) | Lithography simulation method, mask pattern preparation method, semiconductor device manufacturing method and recording medium | |
| TW202211075A (zh) | 校正在精簡模型中的隨機訊號 | |
| KR100494964B1 (ko) | 반도체 디바이스의 레이아웃 패턴을 시뮬레이션하는리소그래피 프로세스 마진 평가 장치 | |
| JP2005062750A (ja) | Ｏｐｃを用いたパターン寸法の補正方法及び検証方法、該補正方法を用いて作成されたマスク及び半導体装置、並びに該補正方法を実行するシステム及びプログラム | |
| US20060195808A1 (en) | Method for correcting the optical proximity effect | |
| CN111443567B (zh) | 光学邻近修正模型、光学邻近修正方法 | |
| US8443309B2 (en) | Multifeature test pattern for optical proximity correction model verification | |
| JP2004163472A (ja) | フォトマスクの設計方法、フォトマスク、及び半導体装置 | |
| US20090210838A1 (en) | Interpolation distance for layout desing data correction model | |
| US7974457B2 (en) | Method and program for correcting and testing mask pattern for optical proximity effect | |
| KR20090000868A (ko) | 광 근접효과 보정방법 | |
| US20220067260A1 (en) | Method and System for Calculating Printed Area Metric Indicative of Stochastic Variations of the Lithographic Process | |
| CN117355797A (zh) | 实时图形化热点分析仪 | |
| US8336004B2 (en) | Dimension assurance of mask using plurality of types of pattern ambient environment | |
| JP2006330270A (ja) | マスクデータ作成方法、マスク製造方法および半導体装置の製造方法 | |
| CN117950280B (zh) | 建立光学邻近效应修正模型的方法、电子设备和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140202 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |