JPS6381571A - パタン作成装置に用いるデ−タ処理方法及びデ−タ処理装置 - Google Patents

パタン作成装置に用いるデ−タ処理方法及びデ−タ処理装置

Info

Publication number
JPS6381571A
JPS6381571A JP61226914A JP22691486A JPS6381571A JP S6381571 A JPS6381571 A JP S6381571A JP 61226914 A JP61226914 A JP 61226914A JP 22691486 A JP22691486 A JP 22691486A JP S6381571 A JPS6381571 A JP S6381571A
Authority
JP
Japan
Prior art keywords
data
pattern
data processing
library
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61226914A
Other languages
English (en)
Inventor
Kunihiko Tsuboi
坪井 邦彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61226914A priority Critical patent/JPS6381571A/ja
Publication of JPS6381571A publication Critical patent/JPS6381571A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパタン作成装置に用いるデータ処理方法、及び
データ処理装置に関する。本発明は例えば、電子ビーム
描画装置等によりマスクパクンなどを作成する場合のデ
ータ処理に適用することができ、このような電子ビーム
描画によるパタン作成装置は、半導体装置その他の電子
部品を製造するためのマスクパクンの作成用として利用
できる。
〔発明の(既要〕
本発明は、パタン作成装置に用いるデータ処理技術にお
いて、データの共通部についてパタンデ−タフアイルブ
ロックを構成するとともに、該パタンデータファイルブ
ロックはライブラリーとして作成しておく構成としたこ
とによって、データ処理及び管理を容易にし、バターニ
ングファイルの有効利用を可能ならしめたものである。
〔従来の技術及びその問題点〕
従来より、パタン作成装置例えば電子ビーム描。
再装置等が、電子部品を得るためのマスクバクンを形成
するためなどに用いられている。この場合所望のパタン
を得るためにデータ処理を行って、これに基づいて電子
ビーム描画等を行わせるが、従来はすべてのパタンデー
タをマスクパクンとして展開していた為、データ容量の
増大やデータ処理及びデータ管理を困難にするという問
題をもたらしていた。
即ち、マスクパクンを生成する場合に、同じパタンのブ
ロックが複数回あられれる場合は多い。
更にその間−パタンを基本ユニットセルとして、これを
もとにして得られるパタンブロックを合わせると、該同
一パタンのブロックの出現回数は一層増加する。例えば
そのパタンを基本にして、そのスケーリング、ミラング
、線幅を一定値太らした/細らしたなどの指令を付加し
て基本パタンを改変したパタンブロックを得ることがあ
るが、このようなパタンブロック等をとると、該同一パ
タンの出現回数は更に増加するのである。
従来は、これら豪すべてのデータをマスクパタンデータ
として展開していた為、パタンデータ容量は増大し、そ
れに伴りて、描画時間も面積比にて増加していた。従っ
て、データ容量の増大は、ディスクメモリの増設を必要
としてきた。かつ従来は、これらすべてのデータをその
プロセス毎に用意し、データ処理する手段をとっていた
為、上記データ容量の増大のみならず、データ処理やデ
ータ管理が難しいという問題をもたらしていたのである
半導体装置製造用のマスクパタン形成技術を例にとれば
、例えば、逼像素子として用いられる電荷結合素子CC
D等は、第4図に示すマスクパタン全体図例にみられる
如く、その絵素部は矩形、台形などのくり返しパタンか
ら成っており、このような絵素部を描く為のデータも、
くり返しショットデータ(矩形、台形)から構成され、
かつ従来はその全体のデータが1つのファイルとして同
しく第4図のような構成としてマスクパタンデータとし
てlJ/aされていた。このように従来は、必要なパタ
ンを形成するためのマスクパタンデータは、所望のパタ
ン全体のデータをファイルする構成で準備されていたわ
けである。
この従来技術にあっては、データ容量が膨大となるばか
りでなく、データ処理が複雑化し、データ管理も容易で
はない。またパタン全体のデータをファイルするので、
第4図について言えばその全面データが存在しており、
描画時には一括描画領域をパタンメモリ上へ転送し、描
画を行うようにする為、描画時間が面積比で増大してい
くことになる。よって従来技術は、描画時間の増加に伴
うパタン精度の悪化をもたらすこともあった。
本発明は上記した問題点を解決して、データ8縮も可能
としたパタン作成装置用データ処理方法、及びデータ処
理装置を提供せんとするものである。
C問題点を解決するための手段及びその作用〕本発明の
パタン作成装置用データ処理方法は、データの共通部に
ついてパタンデータファイルブロックを構成するととも
に、該パタンデータファイルブロックは、ライブラリー
として作成しておく構成としたもので、これにより共通
部のデータを一つのファイルブロックにできるので容量
の増大化を避けることができ、データ処理やデータ管理
が容易になる。これに伴い、精度向上や処理時間の短縮
も可能となる。
また、本発明のデータ処理装置は、予め定めてあるパタ
ンデータからデータの共通部を抽出することにより、あ
るいは設計時に共通データをブロックとして作成するこ
とにより、データの共通部についてパタンデータファイ
ルブロックを構成して該パタンデータファイルブロック
またはこのブロックとその他のデータを含むパタンデー
タファイルをライブラリーとして作成しておき、かつパ
タンをいかに配列するかを記述するファイルは上記ライ
ブラリーとは別に作成するようにしたものである。この
ようにすると、パタンデータと配列データとを一括する
のに比し、容量をコンパクトにでき、パタンデータファ
イルの一層の有効利用が可能である。
本発明によれば、必要なデータを全体図としてファイル
するのでなく、共通部についてブロックとしてファイル
するので、データ容量を小さくすることができる。従っ
て、処理時間を短縮することができる。
かつ、パタンデータファイルはライブラリーとして作成
しておくので、データの処理や管理が容易である。
更に、上記パタンデータファイルのライブラリーと別途
、配列データを作成する本発明の装置を用いれば上記効
果を一層高めることができる。
本発明を実施する場合、次のような態様を用いることが
できる。
例えば第1図に示すような、共通のパタンブロック1に
ついての共通のパタンデータをライブラリーとして作成
する。これは、電子ビーム描画を用いる場合など、当該
電子ビーム描画用パタンデータになる前のソースデータ
として、ディスクファイル上に登録しておき、配列デー
タ記述内において、パタンデータファイルをコールする
ようにする。コールする際には、登録したファイルのス
ケーリング、ミラリング、インクリメント/デクリメン
ト等の情報を付記する。即ち、配列データ内にあるスケ
ーリング等の情報を付記して、例えばパタンを0.2ミ
クロン太くするとか、全体を80%に縮小するなどの情
報を付記して、電子ビーム描画用パタンデータに変換す
るように実施できる。
このようにするとディスクメモリー容量のコンパクト化
が実現でき、メモリーの有効利用ができる。
また配列データとパタンデータを分割するようにすれば
、よりファイル管理が容易となる。
本発明は、すでにパタンデータとして全体が出力されて
いる場合には、検図システムによりデータの単位共通部
を抽出しクリップしてブロックを構成してこれをライブ
ラリーとするとともに、配列・情報データを作成する構
成をとることができる。またCADシステムなどにより
設計することができ、この場合には、初めjから単位パ
タンデータをブロックとして作成し、これをライブラリ
ーとする構成で実施することができる。
〔実施例〕
以下本発明の実施例について述べる。但し、当然のこと
ではあるが、以下述べる実施例は本発明の例示なのであ
って、本発明がこれにより限定されるものではない。
この実施例は、本発明をCOD製造のためのマスクパク
ンのパタンデータ処理に適用したものである。
本例においては、マスクパタン全体図をスケーリング、
ミラリング、インクリメント等を考慮して共通ブロック
を抽出する0例えば、第1図に符号1で示すようなくり
返し基本パタンを共通部とし、これを第2図に示すよう
にデータファイルブロック1として、このブロック1を
継ぎ合わせてセル領域を構成するようにできる。第2図
中、2〜5はランダム領域を4ブロツクに分けたもので
ある。このように、各ブロックについて、共通部は1、
その他は2〜5という具合に各々の数字をもって各デー
タファイルを区別できる。
あるいは全体を組み上げる際に、前もってパタンデータ
ファイルを登録しておく。
上記のようにして設定した必要なブロックを、すべてデ
ィスクファイル上にライブラリーとして作成しておく。
例えばアスキーのソースファイルとして各座標値力糠容
易に編集可能なフォーマットとなるように作成する。つ
まり電子ビーム描画用のパタンフォーマットとは異なり
、人間がみて即座に理解できる形にする。この形でデー
タ管理を行う。
また、上述したパタンファイルをいかに配列するかを記
述するファイルを、やはり容易に編集可能なフォーマッ
トにて別途作成する。この配列データ用ファイルなかで
は、パタンファイルをコールし、1亥パタンデータのス
ケーリング、ミラリング、インクリメント量などを描画
条件に応じ設定する。
以上の方法により、配列情報ファイル、パタンファイル
雨音あるいは一方を検図し、確認後、電 。
子ビーム描画用のジョブファイル、パタンファイルを自
動生成するためのシステムを構築する。
上記の実施例においては、パタンファイルをライブラリ
ー化し、描画配列ファイルと分離したので、検図時に不
都合が生じた場合にエラーの所在が即座に判明し、正常
なデータに編集しやすい。またパタンファイルをライブ
ラリー化し、共通化することによって、パタンデータ、
描画配列データを一括して記述するのに比較し、メモリ
ー容量をコンパクトにすることができ、パタンデータフ
ァイルの有効利用ができる。さらに、このような処理技
術を用いると、電子ビーム描画等におけるデータ準備が
汎用のミニコンピユータにて処理可能上にて、パタン情
報ファイル(共通部のパタンを含む)及び配列データを
記述する描画ジョブファイルを分離して、エディタによ
り情報を生成する。
両ファイル及びとちらか一方のデータをグラフィックス
CRT上にて検図して妥当性の確認を行った後、パタン
データ及び配列データ(描画用ジョブデータ)を自動生
成する。以上のシステムをブアイル、パタンファイルを
磁気テープヘスドアし、描画本体のミニコンピユータ上
へデータ転送し、マスク描画を実現する。
本実施例では、第3図に示すような流れでデータ処理を
行うことができる。これは電子ビームによるマスクパタ
ン作成のため流れ図であり第3図中■は描画に関する各
パラメータの設定部で、ここでは電子ビーム描画に必要
な各種のパラメータが設定される。例えば、各マスクや
デバイスにはタイトルを付すので、この設定部!ではこ
れらのタイトルが番号で設定される。またアドレスサイ
ズ、スボフトサイズ、電子ビーム描画の際の電流値、マ
スク全体の拡大率あるいは縮小率などがここで設定され
る。
次に■は、データを電子ビーム描画パタンデータに変換
するためのパラメータの設定部である。
ここではインプットスケールを1とした場合のアウトプ
ットスケール(通常設計時にはシリコン基板上の実際の
大きさで設計がなされるが、マスクはその整数倍である
のが一般なので、その倍率で定められる)とか作成する
素子のチンブサイズなどが設定され、あるいは例えば上
記設定部Iでタイトルlと定めたマスクについて、該マ
スクのレア(1ayer、マスクは何層かの1ayer
からなるのが一般である)1について、ノーマル描画す
る場合にサイズを0.2ミクロン大きくするなどのデー
タが設定される。
次に■は電子ビーム描画のためのパタンデータの生成部
であり、本実施例においてはここで上記した本発明にお
けるデータの共通部を設定する。
即ち、第2図に示したデータファイルブロック1を、そ
のX方向、X方向の大きさを定めることにより設定する
。このパタンデータ生成部■では、ランダム領域である
データファイル2〜5についても、その大きさを設定し
てデータを生成する。
このデータはライブラリー■として作成するので一度こ
のライブラリーを登録しておくと、他のプので、有効に
利用できる。
次に、■は電子ビーム描画パタンデータの配列を設定す
る配列データ設定部で、ここで上記データ生成部■とは
別に、配列データを設定する。この配列データ設定部■
では、上記共通部であるデータファイルブロック1をX
方向に何列、X方向に何列で配列するかが設定される。
この配列データ生成部■では、ランダム領域のデータフ
ァイル2〜5の配列も定められる。
上記により一連の処理は終了である。
上記のデータ処理によって、本発明を有効に具体化でき
、これはCODのみならず各種のパタン作成技術による
電子部材の作成、例えばLSIなどの作成に適用できる
。勿論その他一般のパタン作成におけるデータ処理技術
に応用できるものである。
〔発明の効果〕
上述の如く本発明によれば、データ容量の増大を避ける
ことができ、かつデータ処理やデータ管理を容易にし、
データのメモリの有効利用及び記述の単純・明確化を実
現でき、精度向上やデータ処理時間の短縮も可能となる
ものである。
【図面の簡単な説明】
第1図乃至第3図は本発明の一実施例を説明する為の図
であり、第1図は共通のパタンを示す図、第2図は基本
パタンファイル配列図、第3図はデータ処理のフロー図
である。第4図は従来例を説明する為の図である。 1−共通部(パタンデータファイルブロック)、V−・
・ライブラリー。

Claims (1)

  1. 【特許請求の範囲】 1、パタン作成装置に用いるデータ処理方法であって、 データの共通部についてパタンデータファ イルブロックを構成するとともに、 該パタンデータファイルブロックは、ライ ブラリーとして作成しておく構成としたことを特徴とす
    るデータ処理方法。 2、パタン作成装置に用いるデータ処理装置であって、 予め定めてあるパタンデータからデータの 共通部を抽出することにより、あるいは設計時に共通デ
    ータをブロックとして作成することにより、データの共
    通部についてパタンデータファイルブロックを構成して
    、少なくとも該パタンデータファイルブロックを含むパ
    タンデータファイルをライブラリーとして作成しておき
    、 かつパタンをいかに配列するかを記述する ファイルを上記ライブラリーとは別に作成する構成とし
    たことを特徴とするデータ処理装置。
JP61226914A 1986-09-25 1986-09-25 パタン作成装置に用いるデ−タ処理方法及びデ−タ処理装置 Pending JPS6381571A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61226914A JPS6381571A (ja) 1986-09-25 1986-09-25 パタン作成装置に用いるデ−タ処理方法及びデ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61226914A JPS6381571A (ja) 1986-09-25 1986-09-25 パタン作成装置に用いるデ−タ処理方法及びデ−タ処理装置

Publications (1)

Publication Number Publication Date
JPS6381571A true JPS6381571A (ja) 1988-04-12

Family

ID=16852577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61226914A Pending JPS6381571A (ja) 1986-09-25 1986-09-25 パタン作成装置に用いるデ−タ処理方法及びデ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS6381571A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0247825A (ja) * 1988-08-10 1990-02-16 Mitsubishi Electric Corp 荷電ビーム描画データ作成方法
JPH02105259A (ja) * 1988-10-13 1990-04-17 Nec Corp パターン露光装置用データ作成方法
JP2004170902A (ja) * 2002-08-21 2004-06-17 Lsi Logic Corp 集積回路デザインにおける光学的周期構造の自動認識
JP2006343587A (ja) * 2005-06-09 2006-12-21 Toshiba Corp 評価パタンの作成方法およびプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55143583A (en) * 1979-04-26 1980-11-08 Nippon Electric Co Graphic data generation circuit
JPS5613378A (en) * 1979-05-28 1981-02-09 Yoshiyuki Mizuyama Method of assembling scaffold in spherical tank

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55143583A (en) * 1979-04-26 1980-11-08 Nippon Electric Co Graphic data generation circuit
JPS5613378A (en) * 1979-05-28 1981-02-09 Yoshiyuki Mizuyama Method of assembling scaffold in spherical tank

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0247825A (ja) * 1988-08-10 1990-02-16 Mitsubishi Electric Corp 荷電ビーム描画データ作成方法
JPH02105259A (ja) * 1988-10-13 1990-04-17 Nec Corp パターン露光装置用データ作成方法
JP2004170902A (ja) * 2002-08-21 2004-06-17 Lsi Logic Corp 集積回路デザインにおける光学的周期構造の自動認識
JP2006343587A (ja) * 2005-06-09 2006-12-21 Toshiba Corp 評価パタンの作成方法およびプログラム

Similar Documents

Publication Publication Date Title
US6249904B1 (en) Method and apparatus for submicron IC design using edge fragment tagging to correct edge placement distortion
US7024655B2 (en) Mixed-mode optical proximity correction
JP3886695B2 (ja) 露光パターンデータ生成方法、露光パターンデータ生成装置、半導体装置の製造方法、及びフォトマスクの製造方法
US5999716A (en) LSI layout design method capable of satisfying timing requirements in a reduced design processing time
JP2001296645A (ja) ホトマスク並びに光近接効果補正用データの処理方法及び装置
JPS6381571A (ja) パタン作成装置に用いるデ−タ処理方法及びデ−タ処理装置
JPS62261144A (ja) 半導体集積回路
US5731986A (en) Method of downsizing graphic data of a mask pattern stored in a hierarchical graphic database
JPH07334532A (ja) 配線容量値抽出装置
JPS6381570A (ja) 電子ビ−ム装置に用いるデ−タ処理方法及びデ−タ処理装置
JPH0695356A (ja) マスク用データ作成方法
JP2933584B2 (ja) 半導体集積回路装置及びマクロ端子クランプ処理方法
JP2824304B2 (ja) 図形処理方法
JP2874096B2 (ja) 露光データ生成方法
JP2886227B2 (ja) 露光データの生成方法
JPH04310952A (ja) 半導体デバイス用パターン修正方法
JP3083349B2 (ja) Lsiマスクデータの記録装置
JP3603027B6 (ja) エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンic設計のための改善された方法および装置
JP2002149740A (ja) 信頼性検証用ライブラリ作成方法
JP2786017B2 (ja) 半導体集積回路の製造方法
JPH04314351A (ja) スクライブラインの作成方法
JPS6066428A (ja) 電子ビ−ム露光方法
JP3830311B2 (ja) 露光方法および装置、記録媒体
JPH056338B2 (ja)
JPH05249651A (ja) データ処理方法