JP2002149740A - 信頼性検証用ライブラリ作成方法 - Google Patents

Abstract

(57)【要約】 【課題】ＥＭ要素、ＨＣ要素のライブラリ精度を向上さ
せた信頼性検証用ライブラリ作成方法を提供する。 【解決手段】ＬＳＩの信頼性検証時に、エレクトロマイ
グレーション（ＥＭ）要素のライブラリおよびホットキ
ャリア（ＨＣ）要素のライブラリを生成し、これらライ
ブラリをマージしてＥＭ要素＋ＨＣ要素の周波数制限テ
ーブルを作成する信頼性検証用ライブラリ作成方法にお
いて、前記ＥＭ要素のライブラリ生成時に、前記ＬＳＩ
のセル内部のＥＭ要素に関わる全てのコンタクト素子を
考慮してライブラリを生成することを特徴とし、またＨ
Ｃ要素のライブラリ生成時に、前記ＬＳＩのセル内部の
ＨＣ要素に関わる全てのＮＭＯＳトランジスタを考慮し
てライブラリを生成することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩの信頼性検
証時に使用するライブラリの作成方法に関し、特にＡＳ
ＩＣ等における信頼性検証に用いるライブラリの作成方
法に関する。

【０００２】

【従来の技術】一般に、ＬＳＩのＡＳＩＣ等における信
頼性検証の要素には大きく分けて２種類あり、１つはエ
レクトロマイグレーション要素（ＥＭ要素）、もう１つ
はホットキャリア要素（ＨＣ要素）である。従って、ラ
イブラリ作成フローはこれら２つの要素を考慮したもの
となっている。

【０００３】従来、ＬＳＩの信頼性検証のプロセスにお
いては、ＥＭ要素及びＨＣ要素による信頼性問題があま
り顕著ではなく、又、セル内部においてＥＭ要素、ＨＣ
要素的に問題となる個所をある程度特定する事が出来て
いた。例えば、ＥＭ要素的に問題となる素子には、コン
タクト、ＶＩＡが挙げられるが、従来のプロセスにおい
ては、配線幅、コンタクタサイズ等がＥＭ耐圧としてネ
ックになるようなレベルではなく、かつ、セル内のレイ
アウトの作り方によってはセル内部の素子にＥＭ的な限
界がこないように設計することが可能であった。つま
り、セル内部のコンサクトよりもセル外のＶＩＡにＥＭ
的な制限がかかるようにレイアウトを作成する等の対処
が可能であった。これら事情より、セル単位のＥＭ要
素、ＨＣ要素の制限ライブラリは、ある程度簡略化した
ライブラリとする事が可能だった。具体的には、従来は
セル内部の限定したある素子に関してのみの制限ライブ
ラリとしていた。

【０００４】しかし、現状の微細プロセスで設計される
論理ＬＳＩにおいては、配線に流れる電流の高周波化と
配線幅の微細化、あるいはトランジスタ自体の微細化に
よりＥＭ耐圧及びＨＣ劣化が顕著になってきている為、
これら信頼性検証用ライブラリの精度向上が要求されて
きている。又、高集積化を期待すべくセル自体のサイズ
も小さくなってきており、同時にＬＳＩ設計の自動配線
時のセル内部端子へのアクセス性（配線性）も考慮しな
ければならず、従来のようなレイアウト手法によるＥＭ
緩和の対処が難しくなっている。これは、具体的にはコ
ンタクトの複数打ちを行うセル内のスペースが無い為
に、電流を分散させる経路の確保等が難しくなっている
事を示している。これらプロセスの進化により、現状、
信頼性検証用のライブラリ精度の向上が必須となってき
ている。

【０００５】最新の公知技術として、特開２０００−０
１１０２７号公報（以下公知例という）があるが、この
技術は信頼性検証の効率化に関するものであり、信頼性
ライブラリ作成手法とは異なる観点での技術である。そ
こで、図１１に示す従来の一般的な信頼性検証用ライブ
ラリの作成フロー図を基に説明を行う。

【０００６】従来は、図１１のように、ＥＭ要素を検証
する為の制限ライブラリと、ＨＣ要素を検証する為の制
限ライブラリとを個々に生成し、これらをマージする事
でＥＭ要素とＨＣ要素とを同時に検証できる周波数制限
ライブラリを作成していた。

【０００７】図１１におけるステップＳ５１〜Ｓ５３の
ステップ枠Ｓ６０は、ＥＭ要素の制限ライブラリ作成フ
ローである。ステップＳ５１において、セル内部でEM要
素的に弱いと思われる代表素子を選択し、ステップＳ５
２において、セルへの入力波形鈍りと出力負荷容量を考
慮した場合に、ステップＳ５１で選択した素子へ流れる
電流値（電荷量）を測定する。この処理により、入力波
形鈍りと出力負荷容量毎の電荷量テーブル１０ｃが生成
される。次のステップＳ５３において、抽出した電荷量
を周波数へ変換し、ＥＭ要素に関する周波数制限テーブ
ル１２ｃのライブラリを抽出する。

【０００８】図１１のステップＳ５４，Ｓ５５のステッ
プ枠Ｓ６１は、ＨＣ要素の制限ライブラリ作成フローで
ある。ＥＭ要素のライブラリ作成フローと同様に、ステ
ップＳ５４において、セル内部でＨＣ要素的に弱いと思
われる代表ＮＭＯＳトランジスタ（以下Ｔｒという）素
子を選択し、ステップＳ５５において、ＨＣの計算式を
用いて、ＮＭＯＳＴｒ素子のサイズ、セルへの入力波形
鈍り、出力負荷容量、その他の係数をパラメータとして
計算を行い、ＨＣ要素に関する周波数制限テーブル１４
ｃを生成する。

【０００９】次のステップＳ５６において、ステップ枠
Ｓ６０、６１により抽出したＥＭ要素の周波数制限テー
ブル１２ｃと、ＨＣ要素の周波数制限テーブル１４ｃの
ワースト（Ｗｏｒｓｔ；最悪）値の抽出によるマージ処
理を行い、最終的に信頼性検証ステップＳ５７で用いる
ＥＭ要素とＨＣ要素を考慮した周波数制限テーブル１６
ｃのライブラリを抽出している。

【００１０】これらの処理を駆動能力別に選出した代表
セルに対して行ない、各代表セル毎に周波数制限のライ
ブラリを抽出する。その後、駆動能力別に区分けをした
その他のセルへ代表ブロックの周波数制限ライブラリを
コピーして全セルのライブラリを作成する。

【００１１】

【発明が解決しようとする課題】このような従来技術の
信頼性検証用ライブラリの作成方法では、図１１のステ
ップＳ５１、５４に示すように、セル内部の限定したあ
る素子に関してのみの制限ライブラリとしていた事がわ
かる。しかし、先にも説明したように、現状の微細プロ
セスにおいてはＥＭ耐圧、ＨＣ劣化による影響が顕著に
なってきており、従来のような固定観測点によるライブ
ラリ作成方法では充分な信頼性検証が出来なくなってき
ている。

【００１２】従来の場合には、図１１の信頼性検証のス
テップＳ５７において、図１２に示すように、エラーが
発生した場合、ステップＳ７５のように、エラー素子の
特定ができず、ステップＳ７６のように、動作周波数の
抑制、再自動配置配線による負荷容量の低減等による対
処を行っていた。

【００１３】従って、ＥＭ要素の場合においては、セル
への入力波形鈍り、出力負荷容量によってセル内部の、
どのコンタクトにＥＭの制限がきてもおかしくない状況
にきているのである。又、先にも述べたトランジスタの
微細化、高集積化によるセルサイズの縮小化に伴い、従
来のようなレイアウト方法におけるＥＭ対策も難しくな
ってくると言える。

【００１４】又、ＨＣ要素の場合も同様であり、従来は
セル内部の初段、または最終段のＮＭＯＳＴｒ素子に関
してのみの制限ライブラリを作成していたが、現状プロ
セスにおいては、セル内部のどのＮＭＯＳＴｒ素子にＨ
Ｃ要素の限界がきてもおかしくない状況にきている。
又、現状のＨＣ劣化はＥＭ要素以上に顕著な現象となっ
てきていると言える。このＨＣ劣化の飛躍は、プロセス
進化におけるトランジスタの微細化による駆動能力の低
下と、それによるセルの出力波形鈍りの増加が大きく起
因していると言える。ＨＣ劣化はＮＭＯＳＴｒのＷサイ
ズが小さい程顕著に起こり、又、ＮＭＯＳＴｒ素子のゲ
ートの波形鈍りが大きい程、ＮＭＯＳＴｒ素子の出力負
荷容量が大きい程影響を受ける。従って、今後のプロセ
ス進化に対し、従来のライブラリ作成手法では信頼性検
証として十分なライブラリとは言えず、同時にセル内部
ノードの波形鈍り、容量値を正確に考慮しなければ信頼
性検証の観点で致命的となる恐れがある。

【００１５】以上の背景から、現状プロセスにおける信
頼性検証としては、ＥＭ要素、ＨＣ要素の制限ライブラ
リの精度をもっと向上させる必要があるという認識が強
まってきている。なお、従来技術において精度向上を考
えた場合、全素子（コンタクト，ＮＭＯＳＴｒ）に関す
るテーブルを複数準備する必要があった為、ライブラリ
データの増加、及び、設計ＴＡＴ、検証ＴＡＴの増加を
招くという問題点も生ずる。

【００１６】本発明の目的は、以上の問題点を解決し、
ＥＭ要素、ＨＣ要素のライブラリ精度を向上させた信頼
性検証用ライブラリ作成方法を提供することにある。

【００１７】

【課題を解決するための手段】本発明の構成は、ＬＳＩ
の信頼性検証時に、エレクトロマイグレーション（Ｅ
Ｍ）要素のライブラリおよびホットキャリア（ＨＣ）要
素のライブラリを生成し、これらライブラリをマージし
てＥＭ要素＋ＨＣ要素の周波数制限テーブルを作成する
信頼性検証用ライブラリ作成方法において、前記ＥＭ要
素のライブラリ生成時に、前記ＬＳＩのセル内部のＥＭ
要素に関わる全てのコンタクト素子を考慮してライブラ
リを生成することを特徴とする。

【００１８】本発明において、ＥＭ要素のライブラリ
は、ＥＭ要素に関わるコンタクト素子に流れる電荷量
（電流値）を測定し、そのワースト値とその値に対応す
る素子名の各テーブルを作成し、その電荷量値を周波数
値に変換してＥＭ要素の周波数制限テーブルを作成する
ことができる。

【００１９】本発明の他の構成は、ＬＳＩの信頼性検証
時に、ＥＭ要素のライブラリおよびＨＣ要素のライブラ
リを生成し、これらライブラリをマージしてＥＭ要素＋
ＨＣ要素の周波数制限テーブルを作成する信頼性検証用
ライブラリ作成方法において、前記ＨＣ要素のライブラ
リ生成時に、前記ＬＳＩのセル内部のＨＣ要素に関わる
全てのＮＭＯＳトランジスタを考慮してライブラリを生
成することを特徴とする。

【００２０】本発明において、ＨＣ要素のライブラリ
は、ＨＣ要素に関わるＷサイズを抽出し、各ＮＭＯＳト
ランジスタに関する周波数制限値を測定し、この周波数
制限値のワースト値とその値に対応する素子名の各テー
ブルを作成し、その周波数制限値からＨＣ要素の周波数
制限テーブルを作成することができる。

【００２１】また、本発明において、ＥＭ要素またはＨ
Ｃ要素のライブラリ生成時に、２次元テーブルのパラメ
ータ毎の内部ノードの波形鈍り、内部ノードの負荷容量
値を正確に考慮して、その２次元テーブルを作成するよ
うにでき、また、複数のライブラリテーブルから２次元
配列毎にワースト値の抽出を行うように、各素子のテー
ブルのパラメータ毎にワーストとなる値を抽出して複数
のテーブルを１つにする仕組みを持つ事により、そのラ
イブラリ精度を落とすことなく、ライブラリデータ数の
削減を行うようにできる。

【００２２】さらに、ワーストとなる値の抽出を、１番
目のワースト値および２番目のワースト値の抽出により
行い、これら２つの抽出値をＥＭ要素、ＨＣ要素および
ＥＭ要素＋ＨＣ要素それぞれの各テーブルにすることも
でき、また、複数のライブラリテーブルから２次元配列
毎にワースト値の抽出を行う際に、同時にワーストとな
る素子名の抽出も行う事で、信頼性検証時にエラー個所
を特定できるようにできる。さらにまた、信頼性検証時
のライブラリ補間精度をチェックする際に、マージした
周波数制限テーブルの精度チェックを行うこともでき
る。

【００２３】さらに、本発明において、マージした周波
数制限テーブルに対し、補間精度が悪いテーブルポイン
トを見つけ、また、補間精度向上の為の新規テーブルポ
イントの追加を行う仕組みを持つ事により、信頼性検証
時の ライブラリ補間精度を向上させることもできる。

【００２４】本発明の信頼性検証時に使用するライブラ
リの作成方法によれば、セル内部の全ての素子に関して
データ収集を行い、その中からワーストとなる値を抽出
してテーブル化する事により、ライブラリ数を増加する
ことなく精度の良いライブラリ生成ができる。

【００２５】なお、前述の抽出したライブラリは、周波
数制限のテーブルとなっているが、このテーブルの各周
波数制限値で制限がかかるセル内部の素子名テーブルも
同時に抽出する事で、信頼性検証時にエラーとなる個所
を特定し易くなり、さらに、補間精度を考慮したライブ
ラリ生成の仕組みを持つことにより、信頼性検証時にラ
イブラリ補間精度が向上できるという特徴もある。

【００２６】

【発明の実施の形態】次に本発明の実施形態を図面によ
り説明する。図１は本発明の一実施形態の信頼性検証用
ライブラリ生成方法のフロー図である。前述のように、
信頼性検証の要素には、エレクトロマイグレーション要
素（ＥＭ要素）とホットキャリア要素（ＨＣ要素）があ
るので、ライブラリ作成フローはこれら２つの要素を考
慮したものとなっている。

【００２７】図１におけるステップＳ１〜Ｓ７のステッ
プ枠Ｓ８はＥＭ要素のライブラリ作成フローであり、ス
テップＳ１１〜Ｓ１７のステップ枠Ｓ１８はＨＣ要素の
ライブラリ作成フローである。ステップＳ８のＥＭ要素
のライブラリ作成フローにおいては、ステップＳ１でセ
ル内の全素子の抽出を行い、ステップＳ２でセル内部の
全素子に流れる電流（電荷量）を抽出し、ステップＳ３
でワーストとなる電荷量と素子名を抽出したテーブルデ
ータを生成する。

【００２８】ステップＳ４において、ステップＳ３で抽
出したテーブルの補間精度チェックを行い、ステップＳ
５で判定し、その補間精度に問題があった場合は、テー
ブルパラメータの追加ステップＳ６を行う事によりライ
ブラリの精度を向上させている。ステップＳ５でその補
間精度に問題なければ、ステップＳ７において電荷量テ
ーブル１０を周波数テーブルへ変換し、ＥＭ要素のライ
ブラリテーブル１２を生成する。なお、ステップＳ５の
判定により、テーブル補間精度に問題がなくなった時点
で、抽出した周波数制限テーブル１２にリンクしたセル
内で制限がかかる素子名テーブル１１も同時に生成す
る。

【００２９】ステップ枠Ｓ１８のＨＣ要素のライブラリ
生成に関しても基本フローとしては同様な方法により行
う。まず、ステップＳ１１は各セル内部ノードの波形鈍
り、容量値を抽出し、ステップＳ１２で全ＮＭＯＳＴｒ
のＷサイズを抽出し、ステップＳ１３で各ＮＭＯＳＴｒ
に関し周波数制限値の計算を行い、ステップＳ１４で各
ＮＭＯＳＴｒのワースト周波数制限値、該素子名の抽出
をし、ステップＳ１５でテーブルの補間精度をチェック
し、ステップＳ１６で補間精度の判定を行い、そしてス
テップＳ１７でテーブルパラメータの追加をする。

【００３０】最終的にステップＳ２０、２１においてＥ
Ｍ要素とＨＣ要素の周波数制限テーブル１２，１４又
は、制限素子名テーブル１０，１３のマージ処理を行
い、信頼性検証用のライブラリテーブル１５、１６を生
成し、信頼性検証ステップＳ２２へと進む。

【００３１】以上のような方法で信頼性検証用ライブラ
リを生成する事により、ライブラリデータを増やすこと
なく精度を向上させることができ、又、同時に制限素子
名テーブルライブラリも生成する事で信頼性検証時にエ
ラー箇所の特定がし易くなるという効果を得ることが出
来る。

【００３２】先に説明したように、信頼性検証の要素に
は、ＥＭ要素とＨＣ要素の２種類があるため、ライブラ
リ作成フローはまずこれら２つの要素のライブラリ生成
を個別に行い、最終的に２種類のライブラリをマージし
て信頼性検証用のライブラリを抽出するようになってい
る。まず、ステップ枠Ｓ８におけるＥＭ要素のライブラ
リ作成フローに関する構成を説明する。

【００３３】ＥＭ要素のライブラリはセル内部のコンタ
クト、メタル、ＶＩＡ素子がエレクトロマイグレーショ
ンにより破壊されないように制限を設ける為のものであ
る。従って、これら各素子に流れる電流値（電荷量）の
測定を行い、例えば、Ｉ＝ｃｖｆ式（Ｉは許容電流、ｃ
ｖは電荷量、ｆは周波数を表す）よりＴ５０（５０％故
障時間）を満足できる限界の周波数値を抽出する事で、
信頼性検証時に周波数によるＥＭ制限が出来るようなラ
イブラリ抽出を行っている。

【００３４】まず、ステップＳ１でセル内部のＥＭ的に
関係する全素子名を抽出し、ステップＳ２でステップＳ
１で抽出した各素子に流れる電荷量を抽出し、ステップ
Ｓ３で、ステップＳ２により抽出された各素子の電荷量
からワーストの電荷量値、及びワーストの電荷量が発生
する素子名を抽出し、ステップＳ４でステップＳ３で抽
出したワースト電荷量のライブラリテーブルに関し補間
精度をチェックする。このチェック後には判定処理のス
テップにおいて電荷量テーブルの精度向上可否の判断が
下される。

【００３５】ステップＳ６は、ステップＳ５において補
間精度に問題があると判断された場合に、電荷量テーブ
ルの補間精度を向上させる処理を加える。補間精度に問
題が無かった場合は、最終的な電荷量テーブル１０及び
素子名テーブル１１の抽出が行われる。ステップＳ８
は、電荷量テーブル１０をＩ＝ｃｖｆの式により周波数
テーブルへ変換するステップであり、これにより、ＥＭ
要素の周波数制限テーブル１１を抽出できる。

【００３６】次に、ステップ枠Ｓ１８におけるＨＣ要素
のライブラリ作成フローに関する構成を説明する。まず
ホットキャリア劣化とは、ＭＯＳＴｒが動作中にチャネ
ル領域で加速されたキャリアがドレイン近傍で衝突電離
を起こし、その時に発生するキャリアがＭＯＳＴｒのゲ
ート酸化膜に吸収される事により起こる。この現象によ
り、ＭＯＳＴｒの閾値の増加、駆動能力の減少などのＴ
ｒ劣化を起こしてしまい、最悪の場合、Ｔｒが誤動作を
引き起こす結果となる。ホットキャリア劣化はＮＭＯＳ
Ｔｒで顕著に起こり易く、又、劣化の度合いは、ＮＭＯ
ＳＴｒのＷサイズ、ＮＭＯＳＴｒゲートの波形鈍り、Ｎ
ＭＯＳＴｒドレインの容量値により決まる。 従って、
本発明においてはＮＭＯＳＴｒを代表として記述を行っ
ているが、ＰＭＯＳＴｒにおいても本発明の適用は可能
である。

【００３７】ＨＣ要素のライブラリは、ＮＭＯＳＴｒの
劣化要素であるＷサイズ、波形鈍り、容量値と、以下の
式（１）を用いて、ＨＣ制限が出来るようなライブラリ
抽出を行っている。抽出するライブラリはＥＭ要素同
様、周波数制限テーブルとし、次の（１）式から各パラ
メータを用いて周波数値の算出を行う。

【００３８】 ＣMAX ＝ＮＭＯＳＴｒのＷサイズ×係数Ａ（Ｔrf）×周波数係数Ｂ（Ｔrf） …………(1) この式（１）はホットキャリア劣化基準式であり、ある
動作周波数（ＭＨｚ）の時に負荷できるＮＭＯＳＴｒの
最大のドレイン負荷容量値ＣMAX（ｐＦ）を抽出する式
であり、係数Ａ、Ｂ（Ｔrf）は各プロセス毎に定められ
ホットキャリア劣化基準により決まるゲート波形鈍り毎
の係数値で、ＷサイズとはＮＭＯＳＴｒのゲートＷ（μ
ｍ）てある。

【００３９】まず、ステップＳ１１で、セルの内部ノー
ドの波形鈍り、内部ノードの容量値の抽出を行い、ステ
ップＳ１２で、セル内部の全ＮＭＯＳＴｒのＷサイズを
抽出する。ステップＳ１１，Ｓ１２より抽出したパラメ
ータ、及び、計算に使用する係数Ａ、Ｂを用いて、ステ
ップＳ１３において、各ＮＭＯＳＴｒ毎に周波数制限値
の計算を行い、ステップＳ１４で、ステップＳ１３によ
り計算された各ＮＭＯＳＴｒの周波数値からワーストの
周波数値、及び、ワーストの周波数により壊れるＮＭＯ
ＳＴｒ名を抽出し、ステップＳ１５で、ステップＳ１４
で抽出したワースト周波数のライブラリテーブルに関し
補間精度をチェックし、そのチェック後には判定処理の
ステップＳ１６において周波数テーブルの精度向上可否
の判断が下される。ステップＳ１７は、ステップＳ１６
において補間精度に問題があると判断された場合に、周
波数テーブルの補間精度を向上させる処理を加え、補間
精度に問題が無かった場合は、最終的なＨＣ要素の周波
数制限テーブル１４、及び、ワーストの素子名テーブル
１３の抽出が行われる。

【００４０】以上のステップ枠Ｓ８、１８のフローによ
り、ＥＭ要素とＨＣ要素の２種類の周波数制限テーブル
１２，１４の抽出と、２種類の素子名テーブル１０，１
３の抽出が出来るが、ここで言うテーブルというのは、
セルへの入力波形鈍り、出力負荷容量のパラメータを持
つ２次元配列の事である。

【００４１】ステップＳ２０は、抽出したEM要素とHC要
素の周波数制限テーブル１２，１４からワースト値の抽
出を行い、２種類のテーブルをマージした最終的な周波
数制限テーブル２３を抽出する。又、ステップＳ２１
は、ＥＭ要素とＨＣ要素の素子名テーブル１１，１３か
らステップＳ２２と同様のテーブルマージを行い、最終
的な素子名テーブル１５を抽出するステップであり、ス
テップＳ２２は、ＥＭ、ＨＣ要素マージ後の周波数制限
テーブル１６と素子名テーブル１５を用いて信頼性検証
を行う。

【００４２】次に、ステップ枠Ｓ８におけるEM要素のラ
イブラリ作成フローに関する具体例について説明する。
この実施形態では、セル内部における全ての素子に関し
てデータ収集を行い、各条件（入力波形鈍りＴrf、及
び、出力負荷容量ＣL ）毎にワーストとなる値を抽出し
てライブラリ生成を行っている。まず、ステップＳ１に
おいて、例えばセル内部の全コンタクト素子を抽出し、
ステップＳ２において、抽出したセル内部の各コンタク
ト素子に流れる電荷量の測定をセルへの入力波形鈍り、
出力負荷容量をパラメータとして行う。この時、セル外
に配置されるＶＩＡ素子に流れる電荷量の測定も行って
おく事により、ＬＳＩ設計の自動配線時にセル端子へ接
続されるＶＩＡ素子のEM要素をライブラリへ反映させる
事ができる。ステップＳ３において、複数存在する各素
子の測定結果から入力波形鈍り、出力負荷容量の２次元
配列毎にワーストとなる電荷量の抽出を行う。同時に、
ワースト値の抽出を行った素子名（コンタクト、素子
名、又は、ＶＩＡ名）テーブルの抽出も行う。このステ
ップＳ３における処理により、従来よりライブラリデー
タ数を削減する事が可能となる。

【００４３】ここでステップＳ１からステップＳ３につ
いて、図２を用いてワースト値抽出によるテーブル作成
方法を説明する。図２（ａ）に示すセルＡの回路素子３
０の回路において、セル内に存在する全てのコンタクト
素子１から５の抽出（ステップＳ１）を行い、抽出した
５つのコンタクト素子、及びセル外に接続されるであろ
うＶＩＡ素子に流れる電流値（電荷量）の測定を行なう
（ステップＳ２）。

【００４４】これら処理により、図２（ｂ）に示すよう
な、各素子毎の入力波形鈍りＴrfと出力負荷容量ＣL の
２次元テーブル３１を抽出できる。しかし、回路素子３
０が大規模なものであった場合、当然、セル内部に持つ
コンタクト数も膨大となる為、抽出されるテーブル数が
膨大となる事が予想される。従って、ここでテーブル数
を削減する処理を行なう必要が出てくる。そこで、図１
のステップＳ３において、各素子のテーブルから入力波
形鈍りＴrf，出力負荷容量ＣL のポイント毎にワースト
となる値の抽出を行ない、複数のテーブルを１つにする
処理を行なっている。

【００４５】実際には、例えば、図２（ｂ）に示すよう
な素子毎の複数テーブル３１において、丸で囲んだ領域
３２の入力波形鈍り１ｎｓ、出力負荷容量１ｐＦのテー
ブルポイントに着目した場合、１番ワーストとなる電荷
量がコンタクト１のテーブルのＡｐＣだったとする。そ
の場合、図２（ｃ）に示すワースト値抽出後テーブル３
３の入力波形鈍り１ｎｓ、出力負荷容量１ｐＦのポイン
トには、ＡｐＣの値が格納される事になる。又、この時
のテーブルポイントにおいてワーストとなった素子のコ
ンタクト１の素子名が、図２（ｄ）に示すような素子名
テーブル３４に格納される。

【００４６】以上のような処理により、複数存在する素
子毎の入力波形鈍りと出力負荷容量の２次元テーブルを
１つにする事が出来る為、精度を悪くする事なくライブ
ラリ数を削減する事が出来るという効果を得られる。な
お、信頼性が悪い部分の素子名テーブルを抽出する事に
より、信頼性検証時にエラー個所の特定がし易くなると
いう効果も得られる。

【００４７】次に図１のフローに戻り、ステップＳ４以
降の処理に関して説明を行なう。ステップＳ４におい
て、ステップＳ３により抽出した電荷量テーブルの補間
精度チェックを行う。ステップＳ５の判定処理において
テーブルの補間精度が悪いと判断された場合は、ステッ
プＳ６においてテーブルのパラメータ（入力波形鈍り、
出力負荷容量）を追加し、再度、ステップＳ１に戻り、
追加したパラメータの電流測定を行う。又、ステップＳ
５の判定処理においてテーブルの補間精度に問題が無い
と判断された場合は、最終的な電荷量テーブル１０、及
び、素子名テーブル１１の抽出が行われる。

【００４８】次に、本発明の第２の特徴となるステップ
Ｓ４からステップＳ６に関して、図３から図５を用いて
補間精度チェック、テーブルパラメータの追加方法を説
明する。

【００４９】図３は、ステップＳ３において、例えばコ
ンタクト素子とＶＩＡ素子の各テーブルからワーストと
なる電荷量を抽出した図である。図３に示すような２つ
のテーブルから２次元配列毎にワースト値の抽出を行う
場合、点線で囲まれた部分の電荷量に着目すると、図４
に示すようなグラフに表すことが出来る。図４のように
コンタクトとＶＩＡのテーブルが交差する場合、ワース
ト値を抽出してテーブル作成を行うと、信頼性検証を行
う際のテーブルからの補間時に最終的に図４の点線のよ
うな補間を行なってしまい、精度が悪くなってしまう。

【００５０】図５にはワースト値抽出後のテーブルのグ
ラフを示しており、点線で示されているのがワースト値
抽出直後のテーブル、実線で示しているのが精度の高い
理想テーブルである。図５において、コンタクトとＶＩ
Ａのテーブルの交点であるＡｐＦの負荷容量に着目した
場合、点線部と実線部において電荷量に差が見られるの
がわかる。この差が小さい場合は問題とならないが、大
きい場合は、必要以上にライブラリを厳しく作ってしま
う事になる為、精度が良いとは言えない。

【００５１】そこで、この交点となるＡｐＦの負荷容量
ポイントをテーブルパラメータへ追加し（図１のステッ
プＳ６）、再度電荷量の抽出を行うことでライブラリの
精度向上を図るようにする。交点の抽出は各テーブルの
直線近似により抽出する事が可能である。これら仕組み
を持つ事により、必要最小限のテーブルパラメータで補
間精度の良いテーブルを生成する事が可能となる。仮
に、この仕組みを用いずに補間精度の良いテーブルを生
成する場合は、図１のステップＳ２で電荷量の測定を行
う際にテーブルのパラメータ（入力波形鈍り、出力負荷
容量）を複数考慮する必要がある為、ライブラリ設計Ｔ
ＡＴが長くなり、かつ、テーブルデータ量が膨大となる
恐れがある。

【００５２】又、補間精度向上の仕組みにおけるテーブ
ルパラメータ追加の判定基準は、図５に示すＱＱの差で
決定し、この判定を図１のステップＳ５で行っている。
図５に示したＱＱは任意に設定を行い、例えば、信頼性
検証を行う製品の動作周波数の１０％等のように設定
し、ＱＱの差が１０％以上であればパラメータを追加す
るというような方法をとっても良い。

【００５３】以上、追加を行うテーブルパラメータに関
しては、セルの負荷容量を対象とした説明であったが、
もちろん、パラメータの追加にあたっては、入力波形鈍
りのパラメータにおいても同様である。

【００５４】こうして生成された図１の補間精度向上後
の電荷量テーブル１０、図１のステップＳ７により周波
数テーブルへ変換し、最終的に、ＥＭ要素に関する周波
数制限テーブル１２の抽出を行う。なお、この時、同時
に最終の素子名テーブル１１の抽出も行う。

【００５５】次に、図１のステップＳ１１〜Ｓ１６のス
テップ枠Ｓ１８に示すＨＣ要素のライブラリ生成フロー
に関して説明する。ＨＣ要素のライブラリは、ＮＭＯＳ
ＴｒのＷサイズ、及び入力波形鈍り、出力容量値、その
他係数を用いて計算式により抽出を行うが、従来は限定
されたあるＮＭＯＳＴｒに関してのみのライブラリとし
ており、かつその前後の波形鈍り、容量値に関しては、
固定値あるいは換算値を用いていた。

【００５６】これに対し本発明においては、図１のステ
ップＳ１１において、予め条件毎（入力波形鈍り、出力
負荷容量）にセル内部の全ノードの波形鈍り、容量値の
抽出を行い、ステップＳ１２では各ＮＭＯＳＴｒのＷサ
イズの抽出を行い、抽出したこれら値を用いて、ステッ
プＳ１３において計算式（図６）により、各ＮＭＯＳＴ
ｒ毎のＨＣ周波数制限テーブルを算出する。この時に生
成するテーブルは、ＥＭ要素同様、入力波形鈍りと出力
負荷容量の２次元テーブルとする。

【００５７】次にステップＳ１４において、ＥＭ要素の
ライブラリ作成時と同様に、複数存在する各ＮＭＯＳＴ
ｒ毎の計算結果から入力波形鈍り、出力負荷容量の２次
元配列毎にワーストとなる周波数の抽出を行う。また同
時にワースト値の抽出を行った素子名（ＮＭＯＳＴｒ素
子名）テーブルも抽出する。

【００５８】ステップＳ１５からステップＳ１７におい
ても、ＥＭ要素のライブラリ作成時（図１のステップ４
からステップ６のフローに対応）と同様に、ＨＣのライ
ブラリ補間精度を向上させ、最終的なＨＣ要素に関する
周波数制限テーブル１４と、ＮＭＯＳＴｒに関する素子
名テーブル１３を抽出する。

【００５９】以上により、ＥＭ要素に関する周波数制限
テーブル１２と、ＨＣ要素に関する周波数制限テーブル
１４を抽出できた事になる。次に図１のステップＳ２１
において、ＥＭ要素とＨＣ要素の２種類の周波数制限テ
ーブルのマージ処理を行う。ここではステップＳ３、Ｓ
１４と同様な方法で入力波形鈍り、出力負荷容量の２次
元配列毎にワーストとなる周波数値の抽出を行ってお
り、最終的なＥＭ要素とＨＣ要素を併せ持つ周波数制限
テーブル１６を抽出する。又、ステップＳ２０において
も、ＥＭ要素のライブラリ作成フロー（枠Ｓ８）とＨＣ
要素のライブラリ作成フロー（枠１８）よりそれぞれ抽
出した素子名テーブル１１と素子名テーブル１３のマー
ジ処理を行い、最終的なＥＭ要素とＨＣ要素を併せ持つ
素子名テーブル１５を抽出する。

【００６０】図６（ａ）（ｂ）は周波数制限テーブル１
６と素子名テーブル１５の具体例の図を示す。まず、周
波数制限テーブル１６に着目すると、縦軸がセルの入力
波形鈍り、横軸が出力負荷容量の２次元テーブルとなっ
ている。４０に示すＥＥは、例えば入力波形鈍りが１ｎ
ｓ、出力負荷容量が５ｐＦの時の周波数制限値であり、
ＥＭ要素からくる周波数制限値であり、これに対して、
４１に示すｅｅは、例えば入力波形鈍りが４ｎｓ、出力
負荷容量が１ｐＦの時の周波数制限値であり、ＨＣ要素
からくる周波数制限値である。

【００６１】次に、図６（ｂ）の素子名テーブルに着目
すると、これも周波数制限テーブル同様、２次元形式の
テーブルとなっている。４２に示すＶ：１は、入力波形
鈍りが1ｎｓ、出力負荷容量が５ｐＦの時に制限がかか
った素子名であり、ＥＭ要素からくるＶＩＡ：１で制限
がかかっている事を示している。これに対して、４３に
示すＮ：１は、入力波形鈍りが４ｎｓ、出力負荷容量が
１ｐＦの時に制限がかかった素子名であり、ＨＣ要素か
らくるＮＭＯＳＴｒ：１で制限がかかっている事を示し
ている。

【００６２】つまり、４０と４２、４１と４３のテーブ
ルの相関から入力波形鈍りが１ｎｓ、出力負荷容量が５
ｐＦの時のＥＥ（ＭＨｚ）で制限のかかる素子は、ＶＩ
Ａ：１であると言え、又、入力波形鈍りが４ｎｓ、出力
負荷容量が１ｐＦの時のｅｅ（ＭＨｚ）で制限のかかる
素子は、ＮＭＯＳＴｒ：１であると言える。

【００６３】図１の説明に戻り、最終的に抽出された信
頼性検証用ライブラリである周波数制限テーブル１６と
素子名テーブル１５を入力データとして、ステップＳ２
２により信頼性検証が行われる事となる。なお、この周
波数制限テーブル１６と素子名テーブル１５をリンクさ
せる事により、信頼性検証Ｓ２２においてエラーとなっ
たレーイアウト内のポイントを特定する事が可能とな
る。

【００６４】素子名テーブル１５を抽出する事による効
果の具体例を以下に説明する。従来は、図１の信頼性検
証のステップ２２において、エラーが発生した場合、動
作周波数の抑制、再自動配置配線による負荷容量の低減
等による対処を行っていた。しかし、本実施形態による
図１（図７）のようなＥＭ要素，ＨＣ要素的に限界とな
る素子名が記述されているテーブル１５を用意する事に
より、信頼性検証のステップ２２において、先に述べた
ようなレイアウト的に問題となる素子の特定が可能とな
る為、その部分のレイアウト修正のみによる対処が可能
となる。つまり、修正ＴＡＴの削減が可能となる。

【００６５】例えば、図８に示すように、図１のステッ
プＳ２２において、ｔrf＝１ｎｓ、ＣＬ＝１ｐＦのテー
ブル値１００ＭＨｚにおいてエラーとなった場合、リン
ク情報より、Ｃ：３の素子が問題である事が特定でき
る。このエラー素子情報の抽出（ステップＳ７１）によ
り、レイアウトの修正が行える。この時のレイアウト修
正の方法として、エラー素子情報を元に対象個所の手修
正を行う処理（ステップＳ７２）、又は、既存のレイア
ウト自動修正ツールへエラー素子情報を入力し、自動修
正を行なう処理（ステップＳ７３）のどちらの方法を行
っても良い。

【００６６】図５のＡｐＦの場合の負荷容量で考える
と、従来のライブラリでは１．２ｐＣ、本実施形態では
０．８５ｐＣという開きがある。例えば、これを素子の
許容電流０．１３２ｍＡとしてＩ＝ｃｖｆの式により周
波数値に換算すると、従来１１０ＭＨｚ（１．２ｐＣ）
で制限がかけられていたのに対し、本実施形態では１５
５ＭＨｚ（０．８５ｐＣ）まで周波数制限が緩和できる
事になり、約３０％精度が向上できる。

【００６７】次に、本発明の他の実施例について図９を
参照して説明する。図９は本発明の第２の実施形態を示
すフロー図である。この図９のフローは、図１に示され
る第１の実施形態に対し、ステップ枠Ｓ８のＥＭ要素ラ
イブラリ抽出フローにおける補間精度チェック後のステ
ップＳ５の代りに、ステップＳ３０におけるクロスポイ
ント判定処理、及び、ステップＳ３１に示すテーブルパ
ラメータの追加方法と、ステップ枠Ｓ１８のＨＣ要素ラ
イブラリ抽出フローにおける補間精度チェック後のステ
ップＳ１６の代りに、ステップＳ３２におけるクロスポ
イント判定処理、及び、ステップＳ３３に示すテーブル
パラメータの追加方法が異なるものとなっている。

【００６８】先に述べた図１に示す場合では、ステップ
Ｓ５の判定処理においてテーブルの補間精度が悪いと判
断された場合は、ステップＳ６において精度が悪いポイ
ントをテーブルのパラメータ（入力波形鈍り、出力負荷
容量）へ追加し、再度、ステップＳ１に戻り、追加した
パラメータの電流測定を行うフローとなっているが、第
２の実施形態では、図９のステップ枠Ｓ８のＥＭ要素ラ
イブラリ抽出フローの場合、ステップＳ３０、Ｓ３１に
示すテーブルパラメータの追加処理フローにおいて、次
のような処理を行う。

【００６９】例えば、図３に示すようなテーブルのワー
スト値抽出が行われた場合、図４に示すように各テーブ
ルデータがクロスするＡｐＦの部分の補間精度が悪い事
がわかる。従って、まず、図９のステップＳ３０におい
て、ワースト値抽出前の各テーブルデータの傾きからテ
ーブル同士がクロスするポイントがあるかどうかの判定
を行ない、もし、クロスするポイントがあった場合は全
てのクロスポイントの抽出を行なう。次に、ステップＳ
３１において、クロスポイントにおける電荷量の算出を
行ない、その値を直接、電荷量テーブル１０へ追加す
る。又、同時に素子名テーブル１１への追加も行う。

【００７０】なお、追加する素子名はクロスする２つの
テーブル分あるので、両方の素子を抽出して追加を行
う。以上の仕組みを用いて、図９のステップ枠Ｓ１８の
ＨＣ要素ライブラリ抽出フローの場合も同様に、ステッ
プＳ３２のクロスポイント判定により、クロスポイント
の抽出を行ない、ステップＳ３１によりテーブルパラメ
ータの追加を行なう事で、ライブラリテーブルの補間精
度を向上させる。

【００７１】この場合、マージした周波数制限テーブル
に対し、補間精度が悪いテーブルポイントを見つけ、さ
らに、補間精度向上の為の新規テーブルポイントの追加
を行う仕組みを持つ事により、信頼性検証時の ライブ
ラリ補間精度を向上できるようになる。

【００７２】図９のその他ステップに関しては、第１の
実施形態と同様であるので、省略する。本実施形態で
は、図９のステップＳ３０、Ｓ３１において計算により
追加する電荷量、周波数値を求めているので、多少の誤
差を生じる可能性はあるが、第１の実施形態のように、
再度ステップＳ１へ戻り、電荷量の測定を行なう必要が
ない為、ライブラリ生成ＴＡＴの短縮が望めるという効
果を得る事が出来る。

【００７３】図１０は本発明のさらに他に第３の実施形
態を示すフロー図である。この図１０のフローは、図９
に示される第２の実施形態に対し、ステップ枠Ｓ８のＥ
Ｍ要素ライブラリ抽出フローにより抽出されたＥＭ要素
の周波数制限テーブル９と、ステップ枠Ｓ１８のＨＣ要
素ライブラリ抽出フローにより抽出されたＨＣ要素の周
波数制限テーブル１４のマージ処理を行なうステップＳ
２１の直後において、再度、補間精度のチェックを行な
うステップＳ４０を有す点が異なっている。

【００７４】先に述べた図１の第１の実施形態、又は図
９の第２の実施形態では、ＥＭ要素とＨＣ要素のテーブ
ルのマージ後にはテーブルの補間精度の確認は行なって
いない。しかし、今後の信頼性検証の精度向上の為に、
より精度の良いライブラリ生成が必要な場合は、図１０
のステップＳ４０に示すような第１の実施形態と同様の
補間精度チェック、及び、第２の実施形態と同様のステ
ップＳ４１に示すクロスポイント判定、ステップＳ４２
に示すテーブルパラメータの追加処理を、ステップＳ２
１のＥＭ要素とＨＣ要素の周波数制限テーブルのマージ
処理後に行なう事によって、よりライブラリ精度の向上
が図られる。

【００７５】本実施形態は、今後のプロセスの進化に伴
い、多少、ライブラリテーブルの２次元配列が増加して
も精度を優先したライブラリが必要とされてきた場合に
有効である。

【００７６】図１０は本発明の第４の実施形態を示すフ
ロー図である。本実施形態のフローは、図１に示される
第１の実施形態に対し、ステップ枠Ｓ８のＥＭ要素ライ
ブラリ抽出フローにおいて、ステップＳ２より抽出する
複数のテーブルからワースト１とワースト２の値を抽出
するステップＳ３ａの仕組みと、ステップ枠Ｓ１８のＨ
Ｃ要素ライブラリ抽出フローにおいて、ステップ１３よ
り抽出される複数のテーブルからワースト１とワースト
２の値を抽出するステップＳ１４ａの仕組みを有する点
が異なっている。

【００７７】先に述べた図１の第１の実施形態では、ス
テップＳ３及びステップＳ１４のワースト値抽出処理に
おいて、いずれも１番ワーストとなる値のみを抽出し、
１つずつのテーブルを出力する仕組みとなっている。従
って、最終的に抽出されるライブラリは、ＥＭ要素＋Ｈ
Ｃ要素の周波数制限テーブル１６と、ＥＭ要素＋ＨＣ要
素の素子名テーブル１５の計２つのテーブルであり、こ
れらテーブルを使って信頼性検証（Ｓ２２）が行なわれ
る。この際に、検証結果でエラーと判断された個所の修
正を行ない、再度、修正データに対して信頼性検証を行
なった場合、また別の個所でエラーが発生してしまう可
能性が考えられる。

【００７８】そこで、もう少し効率よくエラーの収束が
出来るように、本発明の第４の実施形態では、予め２番
目にワーストとなる値を抽出したテーブルを生成してお
き、信頼性検証後のエラー修正時に１番目にワーストと
なる素子と一緒に、２番目にワーストとなる素子の修正
も行なえるようにしたものである。

【００７９】図１０のステップ枠Ｓ８ｂのＥＭ要素ライ
ブラリ抽出フローにおけるステップＳ３ａは、ステップ
Ｓ２より抽出する複数のテーブルから１番ワーストとな
る電荷量と２番目にワーストとなる電荷値の２つのテー
ブルを抽出するステップであり、この処理により、１番
ワーストとなる電荷量テーブル１０と２番目にワースト
となる電荷量テーブル１０ａの２つの電荷量テーブル
と、１番ワーストとなる素子名テーブル１１と２番目に
ワーストとなる素子名テーブル１１ａの２つの素子名テ
ーブルを抽出する。

【００８０】その後第１の実施形態と同様に、ステップ
Ｓ７の処理により、電荷量テーブル１０、１０ａをＥＭ
要素に関する周波数制限テーブル１２、１２ａへ変換す
る。又、ＨＣ要素ライブラリ抽出フローにおいても同様
に、ステップＳ１４ａの処理により、ステップＳ１３よ
り抽出される複数のテーブルから１番ワーストとなる周
波数と２番目にワーストとなる周波数の２つのテーブル
を抽出し、１番ワーストとなる周波数制限テーブル１４
と２番目にワーストとなる周波数制限テーブル１４ａの
２つの周波数テーブルと、１番ワーストとなる素子名テ
ーブル１３と、２番目にワーストとなる素子名テーブル
１３ａの２つの素子名テーブルを抽出する。

【００８１】その後、第１の実施形態と同様の処理を行
なう事で、最終的な信頼性検証用の１番ワーストとなる
周波数制限テーブル１６と２番目にワーストとなる周波
数制限テーブル１６ａ、及び１番ワーストとなる素子名
テーブル１５と２番目にワーストとなる素子名テーブル
１５ａを抽出する。

【００８２】本実施形態の方法により抽出した４つのラ
イブラリテーブルデータ（１５，１５ａ，１６、１６
ａ）を信頼性検証（Ｓ２２）で用いる事により、初期の
エラー発生時に１番ワーストとなる素子と、２番目にワ
ーストとなる素子を同時に修正できるようになるので、
効率よくエラーを収束させる事が出来るという効果を得
る事が出来る。

【００８３】なお、今後のプロセスのさらなる進化に伴
い、信頼性検証におけるエラーが多発する事が予想され
る場合は、３番目にワーストとなるテーブル、４番目に
ワーストとなるテーブル……、といったように生成する
テーブル数を増加しても良いことは明らかである。

【００８４】

【発明の効果】以上説明したように本発明の構成によれ
ば、ＥＭ要素に関しては全てのコンタクト素子、ＨＣ要
素に関しても全てのＮＭＯＳＴｒ、全ての内部ノードの
波形鈍り、内部ノードの容量値を考慮した検証が出来る
ため、信頼性検証用ライブラリの精度が向上し、現状の
微細プロセスにおける信頼性検証が満足に行えるように
なる。

【００８５】また、精度向上の為に複数のテーブルを準
備しなければならなかった従来に対し、本発明では、ワ
ースト値抽出によるライブラリテーブルのマージ処理を
行う事で、ライブラリ数を増加せずに精度を向上させる
事が可能となり、従来と同じライブラリ数で精度が向上
できる。また、信頼性検証用ライブラリとして、周波数
制限テーブル及びこれにリンクした素子名テーブルを持
つことにより、検証時に発生したレイアウト内のエラー
個所の特定が出来るようになり、検証結果のバックアノ
テーションとして、問題素子に対して最小限のレイアウ
ト修正が可能となる。

【００８６】さらに、従来技術におけるライブラリテー
ブルに対し、補間時の精度向上を考慮したライブラリテ
ーブルを生成する仕組みを持った事により、信頼性検証
時の補間精度も向上できる。例えば、あるＬＳＩの動作
周波数が１５０ＭＨｚだった場合、従来のライブラリで
は再度の自動配置配線等でレイアウト修正ＴＡＴが発生
していたが、本発明の方法により作成したライブラリで
はこのような修正が少なくなるという効果がある。

【００８７】また、今後の微細化レイアウトにおいて
は、ＥＭ的に制限される個所が一義的に決まらなくなる
事が予想されるが、本発明のライブラリ生成方法を用い
ることで、全ての制限箇所を網羅した信頼性検証が行え
るようになる。

【図面の簡単な説明】

【図１】本発明の信頼性検証用ライブラリ作成方法の第
１の実施形態を説明するフローチャート。

【図２】（ａ）〜（ｄ）は本実施形態のワースト値抽出
によるテーブル作成方法を示すための一例の回路図、電
荷量テーブル図、素子名テーブル図。

【図３】本実施形態の補間精度向上の方法を説明するワ
ースト値抽出テーブルの具体例を示す図。

【図４】本実施形態の補間精度向上の方法を説明する電
荷量と負荷容量のグラフ。

【図５】本実施形態の補間精度の向上可否の判定方法を
説明する電荷量と負荷容量のグラフ。

【図６】（ａ）（ｂ）は本実施形態のマージ後の周波数
制限テーブルとマージ後の素子名テーブルを示す具体例
のパターン図。

【図７】本発明における信頼性検証用ライブラリを用い
た信頼性検証後のエラー修正方法を示すフローチャー
ト。

【図８】本発明の信頼性検証用ライブラリ作成の第２の
実施形態を説明するフローチャート。

【図９】本発明の信頼性検証用ライブラリ作成の第３の
実施形態を説明するためのフローチャート。

【図１０】本発明による信頼性検証用ライブラリ作成の
第４の実施例を説明するためのフローチャート。

【図１１】従来例における信頼性検証用ライブラリ作成
方法を説明するフローチャート。

【図１２】図１１における信頼性検証ステップの処理方
法を示すフローチャート。

【符号の説明】

１０，１０ａ 電荷量テーブル １１，１１ａ，１３，１３ａ 素子名テーブル １２，１２ａ，１２ｂ ＥＭ要素に関する周波数制限
テーブル １４，１４ａ，１４ｂ ＨＣ要素に関する周波数制限
テーブル １５，１５ａ ＥＭ要素＋ＨＣ要素の素子名テーブル １６，１６ａ，１６ｂ ＥＭ要素＋ＨＣ要素の周波数
制限テーブル １０ｂ ２番目にワーストとなる電荷量テーブル １１ｂ，１３ｂ ２番目にワーストとなる素子名テー
ブル １２ｂ ２番目にワーストとなるＥＭ要素に関する周
波数制限値テーブル １４ｂ ２番目にワーストとなるＨＣ要素に関する周
波数制限値テーブル １５ｂ ２番目にワーストとなるＥＭ要素＋ＨＣ要素
の素子名テーブル １６ｂ ２番目にワーストとなるＥＭ要素＋ＨＣ要素
の周波数制限テーブル ３０ セルＡの回路素子 ３１ 各素子毎の入力波形鈍りＴrfと出力負荷容量CL
の２次元テーブル ３２ 入力波形鈍り１ｎｓ、出力負荷容量１ｐＦのテ
ーブル ポイント ３３ ワースト値抽出後の電荷量テーブル ３４ ワースト値抽出後の素子名テーブル ４０ 入力波形鈍り１ｎｓ、出力負荷容量５ｐＦの時
の周波数制限値 ４１ 入力波形鈍り４ｎｓ、出力負荷容量１ｐＦの時
の周波数制限値 ４２ 入力波形鈍り１ｎｓ、出力負荷容量５ｐＦの時
に制限がある素子名 ４３ 入力波形鈍り４ｎｓ、出力負荷容量１ｐＦの時
に制限がある素子名 Ｓ１〜Ｓ７６ 処理ステップ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 博 神奈川県川崎市中原区小杉町一丁目403番 53 日本電気アイシーマイコンシステム株 式会社内 (72)発明者 和田 将威 神奈川県川崎市中原区小杉町一丁目403番 53 日本電気アイシーマイコンシステム株 式会社内 Ｆターム(参考） 5B046 AA08 BA04 JA01 KA06 5F064 BB35 CC09 DD50 EE02 EE27 EE60 HH06 HH10 HH12

Claims (10)

【特許請求の範囲】
1. 【請求項１】 ＬＳＩの信頼性検証時に、エレクトロマ
   イグレーション（ＥＭ）要素のライブラリおよびホット
   キャリア（ＨＣ）要素のライブラリを生成し、これらラ
   イブラリをマージしてＥＭ要素＋ＨＣ要素の周波数制限
   テーブルを作成する信頼性検証用ライブラリ作成方法に
   おいて、前記ＥＭ要素のライブラリ生成時に、前記ＬＳ
   Ｉのセル内部のＥＭ要素に関わる全てのコンタクト素子
   を考慮してライブラリを生成することを特徴とする信頼
   性検証用ライブラリ作成方法。
2. 【請求項２】 ＥＭ要素のライブラリは、ＥＭ要素に関
   わるコンタクト素子に流れる電荷量（電流値）を測定
   し、そのワースト値とその値に対応する素子名の各テー
   ブルを作成し、その電荷量値を周波数値に変換してＥＭ
   要素の周波数制限テーブルを作成する請求項１記載の信
   頼性検証用ライブラリ作成方法。
3. 【請求項３】 ＬＳＩの信頼性検証時に、ＥＭ要素のラ
   イブラリおよびＨＣ要素のライブラリを生成し、これら
   ライブラリをマージしてＥＭ要素＋ＨＣ要素の周波数制
   限テーブルを作成する信頼性検証用ライブラリ作成方法
   において、前記ＨＣ要素のライブラリ生成時に、前記Ｌ
   ＳＩのセル内部のＨＣ要素に関わる全てのＮＭＯＳトラ
   ンジスタを考慮してライブラリを生成することを特徴と
   する信頼性検証用ライブラリ作成方法。
4. 【請求項４】 ＨＣ要素のライブラリは、ＨＣ要素に関
   わるＷサイズを抽出し、各ＮＭＯＳトランジスタに関す
   る周波数制限値を測定し、この周波数制限値のワースト
   値とその値に対応する素子名の各テーブルを作成し、そ
   の周波数制限値からＨＣ要素の周波数制限テーブルを作
   成する請求項３記載の信頼性検証用ライブラリ作成方
   法。
5. 【請求項５】 ＥＭ要素またはＨＣ要素のライブラリ生
   成時に、２次元テーブルのパラメータ毎の内部ノードの
   波形鈍り、内部ノードの負荷容量値を正確に考慮して、
   その２次元テーブルを作成するようにした請求項１，
   ２，３または４記載の信頼性検証用ライブラリ作成方
   法。
6. 【請求項６】 複数のライブラリテーブルから２次元配
   列毎にワースト値の抽出を行うように、各素子のテーブ
   ルのパラメータ毎にワーストとなる値を抽出して複数の
   テーブルを１つにする仕組みを持つ事により、そのライ
   ブラリ精度を落とすことなく、ライブラリデータ数の削
   減を行うようにした請求項５記載の信頼性検証用ライブ
   ラリ作成方法。
7. 【請求項７】 ワーストとなる値の抽出を、１番目のワ
   ースト値および２番目のワースト値の抽出により行い、
   これら２つの抽出値をＥＭ要素、ＨＣ要素およびＥＭ要
   素＋ＨＣ要素それぞれの各テーブルにする請求項６記載
   の信頼性検証用ライブラリ作成方法。
8. 【請求項８】 複数のライブラリテーブルから２次元配
   列毎にワースト値の抽出を行う際に、同時にワーストと
   なる素子名の抽出も行う事で、信頼性検証時にエラー個
   所を特定できるようにした請求項６または７記載の信頼
   性検証用ライブラリ作成方法。
9. 【請求項９】 信頼性検証時のライブラリ補間精度をチ
   ェックする際に、マージした周波数制限テーブルの精度
   チェックを行う請求項１乃至８のうちの１項に記載の信
   頼性検証用ライブラリ作成方法。
10. 【請求項１０】 マージした周波数制限テーブルに対
    し、補間精度が悪いテーブルポイントを見つけ、さら
    に、補間精度向上の為の新規テーブルポイントの追加を
    行う仕組みを持つ事により、信頼性検証時の ライブラ
    リ補間精度を向上できるようにした請求項１乃至９のう
    ちの１項に記載の信頼性検証用ライブラリ作成方法。