JP2004170902A - 集積回路デザインにおける光学的周期構造の自動認識 - Google Patents
集積回路デザインにおける光学的周期構造の自動認識 Download PDFInfo
- Publication number
- JP2004170902A JP2004170902A JP2003297248A JP2003297248A JP2004170902A JP 2004170902 A JP2004170902 A JP 2004170902A JP 2003297248 A JP2003297248 A JP 2003297248A JP 2003297248 A JP2003297248 A JP 2003297248A JP 2004170902 A JP2004170902 A JP 2004170902A
- Authority
- JP
- Japan
- Prior art keywords
- cell layer
- basic structure
- physical representation
- coordinates
- initial element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000737 periodic effect Effects 0.000 title claims abstract description 28
- 230000003287 optical effect Effects 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000004590 computer program Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/40—Analysis of texture
- G06T7/49—Analysis of texture based on structural texture description, e.g. using primitives or placement rules
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/60—Analysis of geometric attributes
- G06T7/68—Analysis of geometric attributes of symmetry
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Abstract
【解決手段】本方法は、集積回路デザインのセル層の物理表現を入力として受け取り704、物理表現からセル層の選択された部分の基準座標系を発見し6、基準座標の最も近くに位置する初期要素を選択し708、初期要素と物理表現における最小数の要素とを含む基本構造を構築する710各ステップから構成される。ただし、基本構造はXオフセットとYオフセットとにおいて複製され選択された部分全体を充填することが可能であり、基本構造のそれぞれの複製におけるそれぞれの要素に対し、物理表現において同一の座標に同一の要素が存在する。
【選択図】図7.A
Description
図2は、従来技術のGDSファイルからのメモリ・セルのセル層200の表現の例を図解している。
図3は、図2のセル層200における周期的要素の幾何学的階層を図解している。図3には、セル302、304、306及び308が示されている。
これらの基本構造は、それぞれを複製して対応する境界構造の全体を構築することができる。従って、基本構造は、それぞれが、対応する境界構造の内部で光学的に周期的である。
ステップ702は、流れ図700の開始点である。
ステップ708では、境界を含み基準座標に最も近い初期要素が選択され基本構造の中にコピーされる。
ステップ712では、初期要素の座標と要素リストの中で初期要素の左側へ最も近い要素の座標との差が、Xオフセットとして計算される。あるいは、初期要素の右側へ最も近い要素を用いてXオフセットを計算することもできる。
ステップ738は、流れ図700の出口である。
(a)集積回路デザインのセル層に対する物理表現を入力として受け取るステップと、
(b)前記セル層の選択された部分の基準座標を前記セル層の物理表現から発見するステップと、
(c)前記基準座標に最も近い初期要素を選択するステップと、
(d)前記セル層の物理表現における初期要素のそれぞれの例の座標を要素リストの中へコピーするステップと、
(e)前記初期要素のコピーを基本構造の中へ挿入するステップと、
(f)前記初期要素の座標と前記要素リストの中で前記初期要素の左側(又は右側)へ最も近い要素の座標との差をXオフセットとして計算するステップと、
(g)前記基本構造における前記初期要素の座標に前記Xオフセットを加算する又は前記座標から前記Xオフセットを減算して前記基本構造をX軸上のそれぞれの方向に沿って複製することによって、前記基本構造を複製するステップと、
(h)前記基本構造の前記複製におけるそれぞれの要素に対して前記セル層の物理表現において同じ座標に同じ要素が存在する場合には制御を(l)に移動させ、それ以外の場合には制御を(i)に移動させるステップと、
(i)前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのX座標の差に等しい幅を有し、前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのY座標の差に等しい高さを有するウィンドウの寸法を計算するステップと、
(j)前記セル層の物理表現の中にあり前記ウィンドウの内部に包囲される要素を前記基本構造の中にコピーするステップと、
(k)前記ウィンドウの幅と高さとにそれぞれ等しいX及びYオフセットを設定し、制御を(g)に移動させるステップと、
(l)前記セル層の前記選択された部分がX軸に沿って前記基本構造の複製で充填されている場合には制御を(m)に移動させ、それ以外の場合には制御を(g)に移動させるステップと、
(m)前記初期要素の座標と前記要素リストの中で前記初期要素の下側(又は上側)へ最も近い要素の座標との差をYオフセットとして計算するステップと、
(n)前記基本構造における前記初期要素の座標に前記Yオフセットを加算する又は前記座標から前記Yオフセットを減算して前記基本構造をY軸上のそれぞれの方向に沿って複製することによって、前記基本構造を複製するステップと、
(o)前記基本構造の前記複製におけるそれぞれの要素に対して前記セル層の物理表現において同じ座標に同じ要素が存在する場合には制御を(s)に移動させ、それ以外の場合には制御を(p)に移動させるステップと、
(p)前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのX座標の差に等しい幅を有し、前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのY座標の差に等しい高さを有するウィンドウの寸法を計算するステップと、
(q)前記セル層の物理表現の中にあり前記ウィンドウの内部に包囲される要素を前記基本構造の中にコピーするステップと、
(r)前記ウィンドウの幅と高さとにそれぞれ等しいY及びYオフセットを設定し、制御を(n)に移動させるステップと、
(s)前記セル層の前記選択された部分がY軸に沿って前記基本構造の複製で充填されている場合には制御を(t)に移動させ、それ以外の場合には制御を(n)に移動させるステップと、
(t)前記セル層の前記選択された部分において前記光学的周期構造を定義する基本構造を出力として発生するステップと、
によって構成される機能である。
Claims (19)
- 集積回路デザインのセル層において光学的周期構造を発見する方法であって、
集積回路デザインのセル層の物理表現を入力として受け取るステップと、
セル層の前記物理表現から前記セル層の選択された部分の基準座標を発見するステップと、
前記基準座標の最も近くに位置する初期要素を選択するステップと、
前記初期要素と前記セル層の前記物理表現における最小数の要素とを含む基本構造を構築するステップと、
を含んでおり、前記基本構造はXオフセットとYオフセットとにおいて複製され前記選択された部分の全体を充填することが可能であり、前記基本構造のそれぞれの複製におけるそれぞれの要素に対し、前記セル層の前記物理表現において同一の座標には同一の要素が存在することを特徴とする方法。 - 請求項1記載の方法において、前記光学的周期構造を定義する基本構造を出力として発生するステップを更に含むことを特徴とする方法。
- 請求項1記載の方法において、前記初期要素は境界だけを含むことを特徴とする方法。
- 請求項3記載の方法において、前記境界は、点、線、矩形及び多角形の中の1つを定義することを特徴とする方法。
- 請求項1記載の方法において、セル層の物理表現はGDSファイルであることを特徴とする方法。
- 請求項1記載の方法において、前記セル層の前記選択された部分は、内部部分、左境界構造、右境界構造、頂部境界構造及び底部境界構造の中の1つであることを特徴とする方法。
- 請求項1記載の方法において、前記基準座標は中心座標であることを特徴とする方法。
- 集積回路デザインのセル層において光学的周期構造を発見する方法であって、
(a)集積回路デザインのセル層に対する物理表現を入力として受け取るステップと、
(b)前記セル層の選択された部分の基準座標を前記セル層の物理表現から発見するステップと、
(c)前記基準座標に最も近い初期要素を選択するステップと、
(d)前記セル層の物理表現における初期要素のそれぞれの例の座標を要素リストの中へコピーするステップと、
(e)前記初期要素のコピーを基本構造の中へ挿入するステップと、
(f)前記初期要素の座標と前記要素リストの中で前記初期要素の左側(又は右側)へ最も近い要素の座標との差をXオフセットとして計算するステップと、
(g)前記基本構造における前記初期要素の座標に前記Xオフセットを加算する又は前記座標から前記Xオフセットを減算して前記基本構造をX軸上のそれぞれの方向に沿って複製することによって、前記基本構造を複製するステップと、
(h)前記基本構造の前記複製におけるそれぞれの要素に対して前記セル層の物理表現において同じ座標に同じ要素が存在する場合には制御を(l)に移動させ、それ以外の場合には制御を(i)に移動させるステップと、
(i)前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのX座標の差に等しい幅を有し、前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのY座標の差に等しい高さを有するウィンドウの寸法を計算するステップと、
(j)前記セル層の物理表現の中にあり前記ウィンドウの内部に包囲される要素を前記基本構造の中にコピーするステップと、
(k)前記ウィンドウの幅と高さとにそれぞれ等しいX及びYオフセットを設定し、制御を(g)に移動させるステップと、
(l)前記セル層の前記選択された部分がX軸に沿って前記基本構造の複製で充填されている場合には制御を(m)に移動させ、それ以外の場合には制御を(g)に移動させるステップと、
(m)前記初期要素の座標と前記要素リストの中で前記初期要素の下側(又は上側)へ最も近い要素の座標との差をYオフセットとして計算するステップと、
(n)前記基本構造における前記初期要素の座標に前記Yオフセットを加算する又は前記座標から前記Yオフセットを減算して前記基本構造をY軸上のそれぞれの方向に沿って複製することによって、前記基本構造を複製するステップと、
(o)前記基本構造の前記複製におけるそれぞれの要素に対して前記セル層の物理表現において同じ座標に同じ要素が存在する場合には制御を(s)に移動させ、それ以外の場合には制御を(p)に移動させるステップと、
(p)前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのX座標の差に等しい幅を有し、前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのY座標の差に等しい高さを有するウィンドウの寸法を計算するステップと、
(q)前記セル層の物理表現の中にあり前記ウィンドウの内部に包囲される要素を前記基本構造の中にコピーするステップと、
(r)前記ウィンドウの幅と高さとにそれぞれ等しいY及びYオフセットを設定し、制御を(n)に移動させるステップと、
(s)前記セル層の前記選択された部分がY軸に沿って前記基本構造の複製で充填されている場合には制御を(t)に移動させ、それ以外の場合には制御を(n)に移動させるステップと、
(t)前記セル層の前記選択された部分において前記光学的周期構造を定義する基本構造を出力として発生するステップと、
を含むことを特徴とする方法。 - 請求項8記載の方法において、前記セル層の前記選択された部分は、内部部分、左境界構造、右境界構造、頂部境界構造及び底部境界構造の中の1つであることを特徴とする方法。
- 請求項8記載の方法において、前記初期要素は境界だけを含むことを特徴とする方法。
- 請求項10記載の方法において、前記境界は、点、線、矩形及び多角形の中の1つを定義することを特徴とする方法。
- 請求項11記載の方法において、セル層の物理表現はGDSファイルであることを特徴とする方法。
- 請求項8記載の方法において、前記基準座標は中心座標であることを特徴とする方法。
- 集積回路デザインのセル層において光学的周期構造を発見するコンピュータ・プログラム・プロダクトであって、
コンピュータに入力するためのコンピュータ・プログラムを包含する媒体と、
前記媒体に包含されており前記コンピュータに、
(a)集積回路デザインのセル層に対する物理表現を入力として受け取るステップと、
(b)前記セル層の選択された部分の基準座標を前記セル層の物理表現から発見するステップと、
(c)前記基準座標に最も近い初期要素を選択するステップと、
(d)前記セル層の物理表現における初期要素のそれぞれの例の座標を要素リストの中へコピーするステップと、
(e)前記初期要素のコピーを基本構造の中へ挿入するステップと、
(f)前記初期要素の座標と前記要素リストの中で前記初期要素の左側(又は右側)へ最も近い要素の座標との差をXオフセットとして計算するステップと、
(g)前記基本構造における前記初期要素の座標に前記Xオフセットを加算する又は前記座標から前記Xオフセットを減算して前記基本構造をX軸上のそれぞれの方向に沿って複製することによって、前記基本構造を複製するステップと、
(h)前記基本構造の前記複製におけるそれぞれの要素に対して前記セル層の物理表現において同じ座標に同じ要素が存在する場合には制御を(l)に移動させ、それ以外の場合には制御を(i)に移動させるステップと、
(i)前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのX座標の差に等しい幅を有し、前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのY座標の差に等しい高さを有するウィンドウの寸法を計算するステップと、
(j)前記セル層の物理表現の中にあり前記ウィンドウの内部に包囲される要素を前記基本構造の中にコピーするステップと、
(k)前記ウィンドウの幅と高さとにそれぞれ等しいX及びYオフセットを設定し、制御を(g)に移動させるステップと、
(l)前記セル層の前記選択された部分がX軸に沿って前記基本構造の複製で充填されている場合には制御を(m)に移動させ、それ以外の場合には制御を(g)に移動させるステップと、
(m)前記初期要素の座標と前記要素リストの中で前記初期要素の下側(又は上側)へ最も近い要素の座標との差をYオフセットとして計算するステップと、
(n)前記基本構造における前記初期要素の座標に前記Yオフセットを加算する又は前記座標から前記Yオフセットを減算して前記基本構造をY軸上のそれぞれの方向に沿って複製することによって、前記基本構造を複製するステップと、
(o)前記基本構造の前記複製におけるそれぞれの要素に対して前記セル層の物理表現において同じ座標に同じ要素が存在する場合には制御を(s)に移動させ、それ以外の場合には制御を(p)に移動させるステップと、
(p)前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのX座標の差に等しい幅を有し、前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのY座標の差に等しい高さを有するウィンドウの寸法を計算するステップと、
(q)前記セル層の物理表現の中にあり前記ウィンドウの内部に包囲される要素を前記基本構造の中にコピーするステップと、
(r)前記ウィンドウの幅と高さとにそれぞれ等しいY及びYオフセットを設定し、制御を(n)に移動させるステップと、
(s)前記セル層の前記選択された部分がY軸に沿って前記基本構造の複製で充填されている場合には制御を(t)に移動させ、それ以外の場合には制御を(n)に移動させるステップと、
(t)前記セル層の前記選択された部分において前記光学的周期構造を定義する基本構造を出力として発生するステップと、
からなる機能を実行させるコンピュータ・プログラムと、
を含むことを特徴とするコンピュータ・プログラム・プロダクト。 - 請求項14記載のコンピュータ・プログラム・プロダクトにおいて、前記セル層の前記選択された部分は、内部部分、左境界構造、右境界構造、頂部境界構造及び底部境界構造の中の1つであることを特徴とするコンピュータ・プログラム・プロダクト。
- 請求項14記載のコンピュータ・プログラム・プロダクトにおいて、前記初期要素は境界だけを含むことを特徴とするコンピュータ・プログラム・プロダクト。
- 請求項16記載のコンピュータ・プログラム・プロダクトにおいて、前記境界は、点、線、矩形及び多角形の中の1つを定義することを特徴とするコンピュータ・プログラム・プロダクト。
- 請求項14記載のコンピュータ・プログラム・プロダクトにおいて、セル層の物理表現はGDSファイルであることを特徴とするコンピュータ・プログラム・プロダクト。
- 請求項14記載のコンピュータ・プログラム・プロダクトにおいて、前記基準座標は中心座標であることを特徴とするコンピュータ・プログラム・プロダクト。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/225,909 US6785871B2 (en) | 2002-08-21 | 2002-08-21 | Automatic recognition of an optically periodic structure in an integrated circuit design |
US10/225909 | 2002-08-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004170902A true JP2004170902A (ja) | 2004-06-17 |
JP5143994B2 JP5143994B2 (ja) | 2013-02-13 |
Family
ID=31188004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003297248A Expired - Lifetime JP5143994B2 (ja) | 2002-08-21 | 2003-08-21 | 集積回路デザインにおける光学的周期構造の自動認識 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6785871B2 (ja) |
EP (1) | EP1391844A3 (ja) |
JP (1) | JP5143994B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006343587A (ja) * | 2005-06-09 | 2006-12-21 | Toshiba Corp | 評価パタンの作成方法およびプログラム |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7642742B2 (en) * | 2003-12-01 | 2010-01-05 | Societe Bic | Fuel cell system with fuel supply monitoring system and method of use |
US10810339B1 (en) * | 2016-12-23 | 2020-10-20 | Synopsys, Inc. | Determination of dimensional changes of features across mask pattern simulation fields |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6381571A (ja) * | 1986-09-25 | 1988-04-12 | Sony Corp | パタン作成装置に用いるデ−タ処理方法及びデ−タ処理装置 |
JPH09265537A (ja) * | 1996-03-29 | 1997-10-07 | Hitachi Ltd | 画像処理方法 |
JPH10256135A (ja) * | 1997-03-14 | 1998-09-25 | Nec Corp | 集積回路パターンデータ処理方法 |
JPH11272737A (ja) * | 1998-03-25 | 1999-10-08 | Toshiba Corp | パターンレイアウト方法、パターンレイアウト装置およびその記録媒体 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5515293A (en) * | 1993-12-22 | 1996-05-07 | Vlsi Technology, Inc. | Method and apparatus for generating a linked data structure for integrated circuit layout |
US5696693A (en) * | 1995-03-31 | 1997-12-09 | Unisys Corporation | Method for placing logic functions and cells in a logic design using floor planning by analogy |
US5734582A (en) * | 1995-12-12 | 1998-03-31 | International Business Machines Corporation | Method and system for layout and schematic generation for heterogeneous arrays |
US6425113B1 (en) * | 2000-06-13 | 2002-07-23 | Leigh C. Anderson | Integrated verification and manufacturability tool |
US6430737B1 (en) * | 2000-07-10 | 2002-08-06 | Mentor Graphics Corp. | Convergence technique for model-based optical and process correction |
JP2004030308A (ja) * | 2002-06-26 | 2004-01-29 | Nec Micro Systems Ltd | 半導体集積回路のレイアウト作成方法 |
-
2002
- 2002-08-21 US US10/225,909 patent/US6785871B2/en not_active Expired - Fee Related
-
2003
- 2003-06-13 EP EP03013324A patent/EP1391844A3/en not_active Withdrawn
- 2003-08-21 JP JP2003297248A patent/JP5143994B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6381571A (ja) * | 1986-09-25 | 1988-04-12 | Sony Corp | パタン作成装置に用いるデ−タ処理方法及びデ−タ処理装置 |
JPH09265537A (ja) * | 1996-03-29 | 1997-10-07 | Hitachi Ltd | 画像処理方法 |
JPH10256135A (ja) * | 1997-03-14 | 1998-09-25 | Nec Corp | 集積回路パターンデータ処理方法 |
JPH11272737A (ja) * | 1998-03-25 | 1999-10-08 | Toshiba Corp | パターンレイアウト方法、パターンレイアウト装置およびその記録媒体 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006343587A (ja) * | 2005-06-09 | 2006-12-21 | Toshiba Corp | 評価パタンの作成方法およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP5143994B2 (ja) | 2013-02-13 |
US20040040002A1 (en) | 2004-02-26 |
EP1391844A3 (en) | 2011-12-07 |
US6785871B2 (en) | 2004-08-31 |
EP1391844A2 (en) | 2004-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4617272B2 (ja) | 二重露光リソグラフィを実行するための方法、プログラム製品及びデバイス製造方法 | |
US7172838B2 (en) | Chromeless phase mask layout generation | |
KR100585478B1 (ko) | 쌍극 조명기술과 함께 이용되는 마스크를 생성하는 방법및 장치 | |
JP4779003B2 (ja) | フルチップ設計のパターン分解を行うための方法 | |
JP5078543B2 (ja) | 階層opcのための局所的な色付け | |
US8402396B2 (en) | Layout decomposition for double patterning lithography | |
US7306881B2 (en) | Method and system of lithography using masks having gray-tone features | |
US6083275A (en) | Optimized phase shift design migration | |
US6818389B2 (en) | Method of design and fabrication of integrated circuits using regular arrays and gratings | |
US7401319B2 (en) | Method and system for reticle-wide hierarchy management for representational and computational reuse in integrated circuit layout design | |
KR100882260B1 (ko) | 패턴 분해된 피처들을 위한 모델-기반 opc를 수행하는장치 및 방법 | |
US6470489B1 (en) | Design rule checking system and method | |
US8601403B2 (en) | Resolution enhancing technology using phase assignment bridges | |
US7651821B2 (en) | Method and system of lithography using masks having gray-tone features | |
JP5032948B2 (ja) | Dptプロセスで用いられるパターン分解を行うための方法、プログラムおよび装置 | |
Heng et al. | Application of automated design migration to alternating phase shift mask design | |
US20030088837A1 (en) | Verification utilizing instance-based hierarchy management | |
JP5143994B2 (ja) | 集積回路デザインにおける光学的周期構造の自動認識 | |
TWI536093B (zh) | 產生方法,儲存媒體及資訊處理裝置 | |
JPH1195405A (ja) | フォトマスクの製造方法 | |
JP3592098B2 (ja) | マスクパターン作成方法および装置 | |
Chiang et al. | Systematic Yield-Lithography | |
Shin et al. | Model-based OPC for 0.13-um contacts using 248-nm Att PSM | |
Vikram et al. | Critical Review of Current Trends in ASIC Writing and Layout Analysis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090629 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090929 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091002 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091029 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091130 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100812 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100819 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20101203 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110812 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110817 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120614 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5143994 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |