JP2004170902A - 集積回路デザインにおける光学的周期構造の自動認識 - Google Patents

集積回路デザインにおける光学的周期構造の自動認識 Download PDF

Info

Publication number
JP2004170902A
JP2004170902A JP2003297248A JP2003297248A JP2004170902A JP 2004170902 A JP2004170902 A JP 2004170902A JP 2003297248 A JP2003297248 A JP 2003297248A JP 2003297248 A JP2003297248 A JP 2003297248A JP 2004170902 A JP2004170902 A JP 2004170902A
Authority
JP
Japan
Prior art keywords
cell layer
basic structure
physical representation
coordinates
initial element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003297248A
Other languages
English (en)
Other versions
JP5143994B2 (ja
Inventor
Sergei B Rodin
セルゲイ・ビー・ロディン
Evgueny E Egorov
エブゲニー・イー・エゴロフ
Stanislav V Aleshin
スタニスラフ・ブイ・アレシン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JP2004170902A publication Critical patent/JP2004170902A/ja
Application granted granted Critical
Publication of JP5143994B2 publication Critical patent/JP5143994B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/40Analysis of texture
    • G06T7/49Analysis of texture based on structural texture description, e.g. using primitives or placement rules
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/60Analysis of geometric attributes
    • G06T7/68Analysis of geometric attributes of symmetry
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Abstract

【課題】同一の光学的性質を有する集積回路の層において、周期的な構造を発見すること。
【解決手段】本方法は、集積回路デザインのセル層の物理表現を入力として受け取り704、物理表現からセル層の選択された部分の基準座標系を発見し6、基準座標の最も近くに位置する初期要素を選択し708、初期要素と物理表現における最小数の要素とを含む基本構造を構築する710各ステップから構成される。ただし、基本構造はXオフセットとYオフセットとにおいて複製され選択された部分全体を充填することが可能であり、基本構造のそれぞれの複製におけるそれぞれの要素に対し、物理表現において同一の座標に同一の要素が存在する。
【選択図】図7.A

Description

本発明は、広くは、同一の光学的性質を有する集積回路の層において周期的な構造を発見することに関する。更に詳しくは、本発明は、これに制限されるのではないが、集積回路デザインのセル層において光学的に周期的な構造を発見することに関する。
フォトリソグラフィは、半導体デバイスの製造で用いられる一般的な技術である。典型的には、半導体ウエハは、フォトレジストと称される光感知性材料の層を用いてコーティングされる。パターニングのなされたマスクであるレチクルを用いて、半導体ウエハは、典型的には光化学作用を有しておりレチクルを通過しフォトレジストの上に射影された放射である光に露出され、それによって、フォトレジストは光に露出された領域が化学的に変化する。フォトレジストの化学的に変化した領域は化学的エッチングによって取り除かれ、理想的にはレチクルのパターンと同じフォトレジストの線のパターンが半導体ウエハ上に残る。フォトレジスト・パターンは、半導体ウエハの上に半導体デバイスを作成するのに用いられる。
結果的に生じるフォトレジスト・パターンがレチクル・パターンに対応する程度は、半導体ウエハの上の半導体デバイスの製造を左右する。フォトレジスト・パターンに誤差やレチクル・パターンからの逸脱があると、その結果、半導体ウエハの上に形成される半導体デバイスの誤動作が生じうる。レチクル・パターンの形状や特徴の近接により、回折などの光学的近接効果が生じ、その結果として、フォトレジスト・パターンにおいて誤差や逸脱が生じうる。
レチクル・パターンを投影するのに用いられる光投影システムの画像平面上の位置の関数として光強度が変動することにより、光学像(aerial image)が定義される。光学像をシミュレートする方法は、例えば、米国特許第6,171,731号に記載されているように、近接効果補正(Optical Proximity Correction = OPC)技術において、結果的に得られるシミュレートされた光学像が選択された公差の範囲内に収まるまでレチクル・パターンを修正するのに用いられる。そして、修正されたレチクル・パターンは、半導体デバイスを半導体ウエハの上に実際に製造するためのマスクを作成するのに用いられる。
セルのための標準的なGDSファイル・フォーマットは、一般に、複数の層における機能構造を定義する階層的な構造を有している。例えば、メモリ・セルのためのGDSファイルは、ポリ層におけるトランジスタ、一連の金属層におけるトランジスタの間の相互接続などのためのセル構造を定義する。運の悪いことに、GDSファイルにおいて画定される機能構造は、製造マスクを作成する際に用いられる近接効果補正技術に適していない。というのは、セルの光学的配置の階層の記述が必要であるからである。
米国特許第6,171,731号
本発明によると、集積回路デザインのセル層において光学的に周期的な構造を発見する方法であって、集積回路デザインのセル層の物理表現を入力として受け取るステップと、セル層の前記物理表現から前記セル層の選択された部分の基準座標系を発見するステップと、前記基準座標の最も近くに位置する初期要素を選択するステップと、前記初期要素と前記セル層の前記物理表現における最小数の要素とを含む基本構造を構築するステップと、を含んでおり、前記基本構造はXオフセットとYオフセットとにおいて複製され前記選択された部分全体を充填することが可能であり、前記基本構造のそれぞれの複製におけるそれぞれの要素に対し、前記セル層の前記物理表現において同一の座標に同一の要素が存在する方法が提供される。
本発明は、例を用いて説明されるが、添付の図面によっては限定されない。図面においては、複数の図面において同じ参照番号が用いられている場合には、それらの番号は複数の図面にわたる類似の構造を示している。
図面における要素は、単純かつ明瞭に図解されており、必ずしも寸法通りには描かれていない。例えば、図面の中のいくつかの要素の寸法は、それ以外の要素との関係では誇張されている場合があるが、それは、本発明の実施例をよりよく理解するためである。
本発明の1つの側面では、セルに対するGDSファイルの機能的階層が、近接効果補正手順への入力とするために、光学的に同一の周期構造の幾何学的階層に変換される。ある実施例では、集積回路デザインのセル層において光学的周期構造を発見する方法は、集積回路デザインのセル層の物理表現を入力として受け取るステップと、セル層の前記物理表現から前記セル層の選択された部分の基準座標を発見するステップと、前記基準座標の最も近くに位置する初期要素を選択するステップと、前記初期要素と前記セル層の前記物理表現における最小数の要素とを含む基本構造を構築するステップと、を含んでおり、前記基本構造はXオフセットとYオフセットとにおいて複製され前記選択された部分の全体を充填することが可能であり、前記基本構造のそれぞれの複製におけるそれぞれの要素に対し、前記セル層の前記物理表現において同一の座標には同一の要素が存在する。
図1は、本発明の実施例によるセル層の様々な選択された部分の位置を図解している。図1には、内部部分102と、左境界構造104と、左上コーナー構造106と、頂部境界構造108と、右上コーナー構造110と、右境界構造112と、右下コーナー構造114と、底部境界構造116と、左下コーナー構造118とが示されている。
内部部分102は、一般に、セル層の物理表現における最大数の光学的周期構造を含む。
図2は、従来技術のGDSファイルからのメモリ・セルのセル層200の表現の例を図解している。
セル層200は、境界と開空間とによって定義される複数の要素を含む。
図3は、図2のセル層200における周期的要素の幾何学的階層を図解している。図3には、セル302、304、306及び308が示されている。
階層の第1のレベルでは、セル302が周期的である、すなわち、セル層200において反復されている。しかし、これらのセル302は、セル302とは同一ではない介入しているセル304及び306によって分離されている。
階層の第2のレベルでは、セル302、304及び306を含むセル308は同一である。しかし、階層の第2のレベルも、依然として、図2のセル層に示されている開空間を有していない。
図4は、図2のセル層200に対する本発明の実施例による基本構造の構築を図解している。図4に示されているのは、中心座標(x0,y0)と、初期要素402と、次の要素404と、開空間408を含む基本構造406と、基本構造の複製410とである。
セル層200の選択された部分の基本構造406は、好ましくはGDSファイルであるセルの物理表現からセル層の基準座標となる例えば中心座標(x0,y0)を見つけることによって構築される。ただし、本発明の様々な実施例によれば、セル層のこれ以外の記述を用いて基本構造406を構築することもできる。基本構造406は、当初は、中心座標(x0,y0)に最も近くにあり境界だけを含む初期要素にのみ等しくなるように設定される。その理由は、境界だけがセル層200の光学的性質を決定するからである。基本構造を構築するのに用いられる境界だけを含む要素の例としては、点、線、矩形及び多角形がある。
初期要素402は、GDSファイルを探索し、中心座標(x0,y0)に最も近くにあり境界だけを含む要素を選択することによって発見される。初期要素と初期要素と同一なGDSファイルの中のそれぞれの要素との座標が、要素リストの中に入れられる。初期要素の座標と要素リストの中にあり初期要素の例えば左側へ最も近い要素の座標との差が、Xオフセットとして計算される。初期要素402を含む基本構造406が、初期要素の座標にこのオフセットを反復的に加算する又は座標からこのオフセットを反復的に減算して基本構造をX軸上のそれぞれの方向に沿って複製することによって、複製される。基本構造406のそれぞれの複製は、次のように、セルの物理表現と比較される。基本構造406の複製の中のそれぞれの要素に対してセルの物理表現において同一の座標に同一の要素が存在する場合には、比較は成功である。比較が成功である場合には、基本構造406の次の複製がセルの物理表現と比較される。X軸に沿った両方向ですべての比較が成功である場合には、同じ手順が反復され、要素リストの中で初期要素の下方向において初期要素に最も近くにある要素へのYオフセットが計算され、セル層200の選択された部分すべてが基本構造406の複製で充填されるまで、Y軸に沿って基本構造406が複製される。
比較が成功ではない場合には、基本構造の現在の複製における初期要素とセル層の物理表現における初期要素とのX座標の差に等しい幅を有し、基本構造の現在の複製における初期要素とセル層の物理表現における初期要素とのY座標の差に等しい高さを有するウィンドウの寸法が計算される。Y座標の差がゼロである場合には、ウィンドウの高さは基本構造の高さに設定される。物理表現の中にありウィンドウの内部に包囲される要素は基本構造406に含まれ、X及びYオフセットはそれぞれがウィンドウの幅と高さとに等しくなるように設定される。
すべての比較が成功である場合には、基本構造406は、セル層200の選択された部分全体を表すのに用いられる最小の数の要素を含む。結果的に得られる基本構造406は、基本構造406からのそれぞれの方向(左、右、上、下)においてセル層の内部部分の中で光学的に周期的である。
図5は、本発明の実施例によるセル層200の内部部分のファクシミリ500における最終的な基本構造406の複製を図解している。残りの境界構造104、108、112及び116に対する基本構造は、例えば境界構造の中心である基準座標を見つけ、境界構造の基準座標に最も近い要素をGDSファイルの中で見つけ、内部部分に関して上述したように境界構造に対する基本構造を構築することによって、同様にして構築される。境界構造では、基本構造の複製は、左及び右の境界構造に対して上下、又は、上下の境界構造に対して左右という2方向において周期的である。内部部分では、複製は、すべての4つの方向について周期的である。コーナー構造は無視されるのが一般的であるが、その理由は、周期的構造をいくつか含むとしてもごく少数であるのが典型であるからである。
図6は、本発明の実施例に従って構築された図2のセル層200の境界に対する基本構造を図解している。図6には、左境界602、右境界604、右境界基本構造606、頂部境界608、頂部境界基本構造610、底部境界612及び底部境界基本構造614が示されている。
この例では、左境界基本構造602は空である。
これらの基本構造は、それぞれを複製して対応する境界構造の全体を構築することができる。従って、基本構造は、それぞれが、対応する境界構造の内部で光学的に周期的である。
図7は、本発明の実施例に従って集積回路デザインのセル層において光学的周期構造を自動的に識別する方法の流れ図700を図解している。
ステップ702は、流れ図700の開始点である。
ステップ704では、集積回路デザインのセル層に対するGDSファイルが入力として受け取られる。GDSファイルが好ましいが、セル層の他の物理表現でありセル層において要素とその座標とを見いだすためのGDSファイルから抽出されるのと同じ情報を含むものであれば、用いることができる。
ステップ706では、セル層の選択された部分の例えば中心座標などの基準座標が、GDSファイルから見つけられる。
ステップ708では、境界を含み基準座標に最も近い初期要素が選択され基本構造の中にコピーされる。
ステップ710では、GDSファイルにおける初期要素のそれぞれの例の座標が要素リストの中にコピーされる。
ステップ712では、初期要素の座標と要素リストの中で初期要素の左側へ最も近い要素の座標との差が、Xオフセットとして計算される。あるいは、初期要素の右側へ最も近い要素を用いてXオフセットを計算することもできる。
ステップ714では、基本構造における初期要素のコピーの座標にXオフセットを加算する又はその座標からXオフセットを減算して基本構造をX軸上のそれぞれの方向に沿って複製することによって、基本構造が複製される。
ステップ716では、基本構造の複製におけるそれぞれの要素に対してセル層の物理表現において同じ座標に同じ要素が存在する場合には、制御がステップ722に移動される。それ以外の場合には、制御がステップ718に移動される。
ステップ718では、基本構造の現在の複製における初期要素とセル層の物理表現における初期要素とのX座標の差に等しい幅を有し、基本構造の現在の複製における初期要素とセル層の物理表現における初期要素とのY座標の差に等しい高さを有するウィンドウのX方向及びY方向の寸法が計算される。
ステップ720では、セル層の物理表現の中にありウィンドウの内部に包囲される要素が基本構造の中にコピーされ、ウィンドウの幅と高さとにそれぞれ等しいX及びYオフセットが設定される。そして、制御は、ステップ714に戻される。
ステップ722では、セル層の選択された部分がX軸に沿って基本構造の複製によって被覆されている場合には、制御はステップ724に移動される。それ以外の場合には、制御はステップ714に戻される。
ステップ724では、セル層の物理表現における初期要素のY座標と要素リストの中で初期要素の下側へ最も近い要素のY座標との差が、Yオフセットとして計算される。あるいは、初期要素の上側へ最も近い要素を用いてYオフセットを計算することもできる。
ステップ726では、初期要素のY座標にYオフセットを加算する又はそのY座標からYオフセットを減算して基本構造をY軸上のそれぞれの方向に沿って複製することによって、基本構造が複製される。
ステップ728では、基本構造の複製におけるそれぞれの要素に対してセル層の物理表現において同じ座標に同じ要素が存在する場合には、制御がステップ734に移動される。それ以外の場合には、制御がステップ730に移動される。
ステップ730では、基本構造の現在の複製における初期要素とセル層の物理表現における初期要素とのX座標の差に等しい幅を有し、基本構造の現在の複製における初期要素とセル層の物理表現における初期要素とのY座標の差に等しい高さを有するウィンドウの寸法が計算される。
ステップ732では、セル層の物理表現の中にありウィンドウの内部に包囲される要素が基本構造の中にコピーされ、ウィンドウの幅と高さとにそれぞれ等しいX及びYオフセットが設定される。そして、制御は、ステップ726に戻される。
ステップ734では、セル層の選択された部分がY軸に沿って基本構造の複製によって充填されている場合には、制御はステップ736に移動される。それ以外の場合には、制御はステップ726に戻される。
ステップ736では、基本構造が、セル層の選択された部分における光学的周期構造を定義する出力として発生される。
ステップ738は、流れ図700の出口である。
上述したように、セル層の選択された部分は、内部部分、左境界構造、右境界構造、上境界構造又は下境界構造でありうる。境界構造に対する基本構造を発見する手順は、セル層の内部部分に対して上述した手順と類似する。ただし、周期性は、4方向ではなく、2方向において生じる点が異なる。
図7に図解されている流れ図は、集積回路デザインにおいて光学的周期構造を発見するコンピュータ・プログラム・プロダクトにおいて具体化され、コンピュータへの命令により、以下の機能を実行する広く知られたプログラミング技術に従って実装される。すなわち、
(a)集積回路デザインのセル層に対する物理表現を入力として受け取るステップと、
(b)前記セル層の選択された部分の基準座標を前記セル層の物理表現から発見するステップと、
(c)前記基準座標に最も近い初期要素を選択するステップと、
(d)前記セル層の物理表現における初期要素のそれぞれの例の座標を要素リストの中へコピーするステップと、
(e)前記初期要素のコピーを基本構造の中へ挿入するステップと、
(f)前記初期要素の座標と前記要素リストの中で前記初期要素の左側(又は右側)へ最も近い要素の座標との差をXオフセットとして計算するステップと、
(g)前記基本構造における前記初期要素の座標に前記Xオフセットを加算する又は前記座標から前記Xオフセットを減算して前記基本構造をX軸上のそれぞれの方向に沿って複製することによって、前記基本構造を複製するステップと、
(h)前記基本構造の前記複製におけるそれぞれの要素に対して前記セル層の物理表現において同じ座標に同じ要素が存在する場合には制御を(l)に移動させ、それ以外の場合には制御を(i)に移動させるステップと、
(i)前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのX座標の差に等しい幅を有し、前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのY座標の差に等しい高さを有するウィンドウの寸法を計算するステップと、
(j)前記セル層の物理表現の中にあり前記ウィンドウの内部に包囲される要素を前記基本構造の中にコピーするステップと、
(k)前記ウィンドウの幅と高さとにそれぞれ等しいX及びYオフセットを設定し、制御を(g)に移動させるステップと、
(l)前記セル層の前記選択された部分がX軸に沿って前記基本構造の複製で充填されている場合には制御を(m)に移動させ、それ以外の場合には制御を(g)に移動させるステップと、
(m)前記初期要素の座標と前記要素リストの中で前記初期要素の下側(又は上側)へ最も近い要素の座標との差をYオフセットとして計算するステップと、
(n)前記基本構造における前記初期要素の座標に前記Yオフセットを加算する又は前記座標から前記Yオフセットを減算して前記基本構造をY軸上のそれぞれの方向に沿って複製することによって、前記基本構造を複製するステップと、
(o)前記基本構造の前記複製におけるそれぞれの要素に対して前記セル層の物理表現において同じ座標に同じ要素が存在する場合には制御を(s)に移動させ、それ以外の場合には制御を(p)に移動させるステップと、
(p)前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのX座標の差に等しい幅を有し、前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのY座標の差に等しい高さを有するウィンドウの寸法を計算するステップと、
(q)前記セル層の物理表現の中にあり前記ウィンドウの内部に包囲される要素を前記基本構造の中にコピーするステップと、
(r)前記ウィンドウの幅と高さとにそれぞれ等しいY及びYオフセットを設定し、制御を(n)に移動させるステップと、
(s)前記セル層の前記選択された部分がY軸に沿って前記基本構造の複製で充填されている場合には制御を(t)に移動させ、それ以外の場合には制御を(n)に移動させるステップと、
(t)前記セル層の前記選択された部分において前記光学的周期構造を定義する基本構造を出力として発生するステップと、
によって構成される機能である。
上述された本発明の方法は特定の順序で実行される特定のステップを参照して説明され示されているが、これらのステップは、特許請求の範囲から逸脱することなく、組み合わせ、更に分割し、順序を変更することができる。この出願において特に指示されない限りは、これらのステップの順序及びグループ分けは、本発明の制限ではない。
ここに開示されている発明は特定の実施例及びその応用を用いて説明されているが、本発明のこれ以外の修正、変更及び調整を特に説明した以外にも以上の教示に従って行うことができ、特許請求の範囲によって定義される精神及び範囲の中で本発明を実現することが可能である。
本発明の実施例によるセル層の様々な選択された部分の位置を図解している。 従来技術のGDSファイルからの集積回路のメモリ・セルのセル層の物理表現の例を図解している。 図2のセル層における周期的要素の幾何学的階層を図解している。 本発明の実施例による図2のセル層に対する基本構造の構築を図解している。 本発明の実施例によるセル層の内部部分のファクシミリにおける最終的な基本構造の複製を図解している。 本発明の実施例によって構築された図2のセル層の境界に対する基本構造を図解している。 本発明の実施例による集積回路デザインのセル層における光学的周期構造を自動的に識別する方法の流れ図の前半を図解している。 本発明の実施例による集積回路デザインのセル層における光学的周期構造を自動的に識別する方法の流れ図の後半を図解している。

Claims (19)

  1. 集積回路デザインのセル層において光学的周期構造を発見する方法であって、
    集積回路デザインのセル層の物理表現を入力として受け取るステップと、
    セル層の前記物理表現から前記セル層の選択された部分の基準座標を発見するステップと、
    前記基準座標の最も近くに位置する初期要素を選択するステップと、
    前記初期要素と前記セル層の前記物理表現における最小数の要素とを含む基本構造を構築するステップと、
    を含んでおり、前記基本構造はXオフセットとYオフセットとにおいて複製され前記選択された部分の全体を充填することが可能であり、前記基本構造のそれぞれの複製におけるそれぞれの要素に対し、前記セル層の前記物理表現において同一の座標には同一の要素が存在することを特徴とする方法。
  2. 請求項1記載の方法において、前記光学的周期構造を定義する基本構造を出力として発生するステップを更に含むことを特徴とする方法。
  3. 請求項1記載の方法において、前記初期要素は境界だけを含むことを特徴とする方法。
  4. 請求項3記載の方法において、前記境界は、点、線、矩形及び多角形の中の1つを定義することを特徴とする方法。
  5. 請求項1記載の方法において、セル層の物理表現はGDSファイルであることを特徴とする方法。
  6. 請求項1記載の方法において、前記セル層の前記選択された部分は、内部部分、左境界構造、右境界構造、頂部境界構造及び底部境界構造の中の1つであることを特徴とする方法。
  7. 請求項1記載の方法において、前記基準座標は中心座標であることを特徴とする方法。
  8. 集積回路デザインのセル層において光学的周期構造を発見する方法であって、
    (a)集積回路デザインのセル層に対する物理表現を入力として受け取るステップと、
    (b)前記セル層の選択された部分の基準座標を前記セル層の物理表現から発見するステップと、
    (c)前記基準座標に最も近い初期要素を選択するステップと、
    (d)前記セル層の物理表現における初期要素のそれぞれの例の座標を要素リストの中へコピーするステップと、
    (e)前記初期要素のコピーを基本構造の中へ挿入するステップと、
    (f)前記初期要素の座標と前記要素リストの中で前記初期要素の左側(又は右側)へ最も近い要素の座標との差をXオフセットとして計算するステップと、
    (g)前記基本構造における前記初期要素の座標に前記Xオフセットを加算する又は前記座標から前記Xオフセットを減算して前記基本構造をX軸上のそれぞれの方向に沿って複製することによって、前記基本構造を複製するステップと、
    (h)前記基本構造の前記複製におけるそれぞれの要素に対して前記セル層の物理表現において同じ座標に同じ要素が存在する場合には制御を(l)に移動させ、それ以外の場合には制御を(i)に移動させるステップと、
    (i)前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのX座標の差に等しい幅を有し、前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのY座標の差に等しい高さを有するウィンドウの寸法を計算するステップと、
    (j)前記セル層の物理表現の中にあり前記ウィンドウの内部に包囲される要素を前記基本構造の中にコピーするステップと、
    (k)前記ウィンドウの幅と高さとにそれぞれ等しいX及びYオフセットを設定し、制御を(g)に移動させるステップと、
    (l)前記セル層の前記選択された部分がX軸に沿って前記基本構造の複製で充填されている場合には制御を(m)に移動させ、それ以外の場合には制御を(g)に移動させるステップと、
    (m)前記初期要素の座標と前記要素リストの中で前記初期要素の下側(又は上側)へ最も近い要素の座標との差をYオフセットとして計算するステップと、
    (n)前記基本構造における前記初期要素の座標に前記Yオフセットを加算する又は前記座標から前記Yオフセットを減算して前記基本構造をY軸上のそれぞれの方向に沿って複製することによって、前記基本構造を複製するステップと、
    (o)前記基本構造の前記複製におけるそれぞれの要素に対して前記セル層の物理表現において同じ座標に同じ要素が存在する場合には制御を(s)に移動させ、それ以外の場合には制御を(p)に移動させるステップと、
    (p)前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのX座標の差に等しい幅を有し、前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのY座標の差に等しい高さを有するウィンドウの寸法を計算するステップと、
    (q)前記セル層の物理表現の中にあり前記ウィンドウの内部に包囲される要素を前記基本構造の中にコピーするステップと、
    (r)前記ウィンドウの幅と高さとにそれぞれ等しいY及びYオフセットを設定し、制御を(n)に移動させるステップと、
    (s)前記セル層の前記選択された部分がY軸に沿って前記基本構造の複製で充填されている場合には制御を(t)に移動させ、それ以外の場合には制御を(n)に移動させるステップと、
    (t)前記セル層の前記選択された部分において前記光学的周期構造を定義する基本構造を出力として発生するステップと、
    を含むことを特徴とする方法。
  9. 請求項8記載の方法において、前記セル層の前記選択された部分は、内部部分、左境界構造、右境界構造、頂部境界構造及び底部境界構造の中の1つであることを特徴とする方法。
  10. 請求項8記載の方法において、前記初期要素は境界だけを含むことを特徴とする方法。
  11. 請求項10記載の方法において、前記境界は、点、線、矩形及び多角形の中の1つを定義することを特徴とする方法。
  12. 請求項11記載の方法において、セル層の物理表現はGDSファイルであることを特徴とする方法。
  13. 請求項8記載の方法において、前記基準座標は中心座標であることを特徴とする方法。
  14. 集積回路デザインのセル層において光学的周期構造を発見するコンピュータ・プログラム・プロダクトであって、
    コンピュータに入力するためのコンピュータ・プログラムを包含する媒体と、
    前記媒体に包含されており前記コンピュータに、
    (a)集積回路デザインのセル層に対する物理表現を入力として受け取るステップと、
    (b)前記セル層の選択された部分の基準座標を前記セル層の物理表現から発見するステップと、
    (c)前記基準座標に最も近い初期要素を選択するステップと、
    (d)前記セル層の物理表現における初期要素のそれぞれの例の座標を要素リストの中へコピーするステップと、
    (e)前記初期要素のコピーを基本構造の中へ挿入するステップと、
    (f)前記初期要素の座標と前記要素リストの中で前記初期要素の左側(又は右側)へ最も近い要素の座標との差をXオフセットとして計算するステップと、
    (g)前記基本構造における前記初期要素の座標に前記Xオフセットを加算する又は前記座標から前記Xオフセットを減算して前記基本構造をX軸上のそれぞれの方向に沿って複製することによって、前記基本構造を複製するステップと、
    (h)前記基本構造の前記複製におけるそれぞれの要素に対して前記セル層の物理表現において同じ座標に同じ要素が存在する場合には制御を(l)に移動させ、それ以外の場合には制御を(i)に移動させるステップと、
    (i)前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのX座標の差に等しい幅を有し、前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのY座標の差に等しい高さを有するウィンドウの寸法を計算するステップと、
    (j)前記セル層の物理表現の中にあり前記ウィンドウの内部に包囲される要素を前記基本構造の中にコピーするステップと、
    (k)前記ウィンドウの幅と高さとにそれぞれ等しいX及びYオフセットを設定し、制御を(g)に移動させるステップと、
    (l)前記セル層の前記選択された部分がX軸に沿って前記基本構造の複製で充填されている場合には制御を(m)に移動させ、それ以外の場合には制御を(g)に移動させるステップと、
    (m)前記初期要素の座標と前記要素リストの中で前記初期要素の下側(又は上側)へ最も近い要素の座標との差をYオフセットとして計算するステップと、
    (n)前記基本構造における前記初期要素の座標に前記Yオフセットを加算する又は前記座標から前記Yオフセットを減算して前記基本構造をY軸上のそれぞれの方向に沿って複製することによって、前記基本構造を複製するステップと、
    (o)前記基本構造の前記複製におけるそれぞれの要素に対して前記セル層の物理表現において同じ座標に同じ要素が存在する場合には制御を(s)に移動させ、それ以外の場合には制御を(p)に移動させるステップと、
    (p)前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのX座標の差に等しい幅を有し、前記基本構造の現在の複製における前記初期要素と前記セル層の物理表現における前記初期要素とのY座標の差に等しい高さを有するウィンドウの寸法を計算するステップと、
    (q)前記セル層の物理表現の中にあり前記ウィンドウの内部に包囲される要素を前記基本構造の中にコピーするステップと、
    (r)前記ウィンドウの幅と高さとにそれぞれ等しいY及びYオフセットを設定し、制御を(n)に移動させるステップと、
    (s)前記セル層の前記選択された部分がY軸に沿って前記基本構造の複製で充填されている場合には制御を(t)に移動させ、それ以外の場合には制御を(n)に移動させるステップと、
    (t)前記セル層の前記選択された部分において前記光学的周期構造を定義する基本構造を出力として発生するステップと、
    からなる機能を実行させるコンピュータ・プログラムと、
    を含むことを特徴とするコンピュータ・プログラム・プロダクト。
  15. 請求項14記載のコンピュータ・プログラム・プロダクトにおいて、前記セル層の前記選択された部分は、内部部分、左境界構造、右境界構造、頂部境界構造及び底部境界構造の中の1つであることを特徴とするコンピュータ・プログラム・プロダクト。
  16. 請求項14記載のコンピュータ・プログラム・プロダクトにおいて、前記初期要素は境界だけを含むことを特徴とするコンピュータ・プログラム・プロダクト。
  17. 請求項16記載のコンピュータ・プログラム・プロダクトにおいて、前記境界は、点、線、矩形及び多角形の中の1つを定義することを特徴とするコンピュータ・プログラム・プロダクト。
  18. 請求項14記載のコンピュータ・プログラム・プロダクトにおいて、セル層の物理表現はGDSファイルであることを特徴とするコンピュータ・プログラム・プロダクト。
  19. 請求項14記載のコンピュータ・プログラム・プロダクトにおいて、前記基準座標は中心座標であることを特徴とするコンピュータ・プログラム・プロダクト。
JP2003297248A 2002-08-21 2003-08-21 集積回路デザインにおける光学的周期構造の自動認識 Expired - Lifetime JP5143994B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/225,909 US6785871B2 (en) 2002-08-21 2002-08-21 Automatic recognition of an optically periodic structure in an integrated circuit design
US10/225909 2002-08-21

Publications (2)

Publication Number Publication Date
JP2004170902A true JP2004170902A (ja) 2004-06-17
JP5143994B2 JP5143994B2 (ja) 2013-02-13

Family

ID=31188004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003297248A Expired - Lifetime JP5143994B2 (ja) 2002-08-21 2003-08-21 集積回路デザインにおける光学的周期構造の自動認識

Country Status (3)

Country Link
US (1) US6785871B2 (ja)
EP (1) EP1391844A3 (ja)
JP (1) JP5143994B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006343587A (ja) * 2005-06-09 2006-12-21 Toshiba Corp 評価パタンの作成方法およびプログラム

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642742B2 (en) * 2003-12-01 2010-01-05 Societe Bic Fuel cell system with fuel supply monitoring system and method of use
US10810339B1 (en) * 2016-12-23 2020-10-20 Synopsys, Inc. Determination of dimensional changes of features across mask pattern simulation fields

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381571A (ja) * 1986-09-25 1988-04-12 Sony Corp パタン作成装置に用いるデ−タ処理方法及びデ−タ処理装置
JPH09265537A (ja) * 1996-03-29 1997-10-07 Hitachi Ltd 画像処理方法
JPH10256135A (ja) * 1997-03-14 1998-09-25 Nec Corp 集積回路パターンデータ処理方法
JPH11272737A (ja) * 1998-03-25 1999-10-08 Toshiba Corp パターンレイアウト方法、パターンレイアウト装置およびその記録媒体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5515293A (en) * 1993-12-22 1996-05-07 Vlsi Technology, Inc. Method and apparatus for generating a linked data structure for integrated circuit layout
US5696693A (en) * 1995-03-31 1997-12-09 Unisys Corporation Method for placing logic functions and cells in a logic design using floor planning by analogy
US5734582A (en) * 1995-12-12 1998-03-31 International Business Machines Corporation Method and system for layout and schematic generation for heterogeneous arrays
US6425113B1 (en) * 2000-06-13 2002-07-23 Leigh C. Anderson Integrated verification and manufacturability tool
US6430737B1 (en) * 2000-07-10 2002-08-06 Mentor Graphics Corp. Convergence technique for model-based optical and process correction
JP2004030308A (ja) * 2002-06-26 2004-01-29 Nec Micro Systems Ltd 半導体集積回路のレイアウト作成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381571A (ja) * 1986-09-25 1988-04-12 Sony Corp パタン作成装置に用いるデ−タ処理方法及びデ−タ処理装置
JPH09265537A (ja) * 1996-03-29 1997-10-07 Hitachi Ltd 画像処理方法
JPH10256135A (ja) * 1997-03-14 1998-09-25 Nec Corp 集積回路パターンデータ処理方法
JPH11272737A (ja) * 1998-03-25 1999-10-08 Toshiba Corp パターンレイアウト方法、パターンレイアウト装置およびその記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006343587A (ja) * 2005-06-09 2006-12-21 Toshiba Corp 評価パタンの作成方法およびプログラム

Also Published As

Publication number Publication date
JP5143994B2 (ja) 2013-02-13
US20040040002A1 (en) 2004-02-26
EP1391844A3 (en) 2011-12-07
US6785871B2 (en) 2004-08-31
EP1391844A2 (en) 2004-02-25

Similar Documents

Publication Publication Date Title
JP4617272B2 (ja) 二重露光リソグラフィを実行するための方法、プログラム製品及びデバイス製造方法
US7172838B2 (en) Chromeless phase mask layout generation
KR100585478B1 (ko) 쌍극 조명기술과 함께 이용되는 마스크를 생성하는 방법및 장치
JP4779003B2 (ja) フルチップ設計のパターン分解を行うための方法
JP5078543B2 (ja) 階層opcのための局所的な色付け
US8402396B2 (en) Layout decomposition for double patterning lithography
US7306881B2 (en) Method and system of lithography using masks having gray-tone features
US6083275A (en) Optimized phase shift design migration
US6818389B2 (en) Method of design and fabrication of integrated circuits using regular arrays and gratings
US7401319B2 (en) Method and system for reticle-wide hierarchy management for representational and computational reuse in integrated circuit layout design
KR100882260B1 (ko) 패턴 분해된 피처들을 위한 모델-기반 opc를 수행하는장치 및 방법
US6470489B1 (en) Design rule checking system and method
US8601403B2 (en) Resolution enhancing technology using phase assignment bridges
US7651821B2 (en) Method and system of lithography using masks having gray-tone features
JP5032948B2 (ja) Dptプロセスで用いられるパターン分解を行うための方法、プログラムおよび装置
Heng et al. Application of automated design migration to alternating phase shift mask design
US20030088837A1 (en) Verification utilizing instance-based hierarchy management
JP5143994B2 (ja) 集積回路デザインにおける光学的周期構造の自動認識
TWI536093B (zh) 產生方法,儲存媒體及資訊處理裝置
JPH1195405A (ja) フォトマスクの製造方法
JP3592098B2 (ja) マスクパターン作成方法および装置
Chiang et al. Systematic Yield-Lithography
Shin et al. Model-based OPC for 0.13-um contacts using 248-nm Att PSM
Vikram et al. Critical Review of Current Trends in ASIC Writing and Layout Analysis

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090629

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090929

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091029

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100812

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100819

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20101203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110812

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110817

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120614

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5143994

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term