JPH11272737A - パターンレイアウト方法、パターンレイアウト装置およびその記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 繰返し単位となる基本パターンを容易に作成
でき、所望のパターンを正確かつ容易にできるパターン
レイアウト方法を提供する。 【解決手段】 基本パターン26の元になる任意に描かれ
た原パターン21a を複数個上下左右に配列する。基本パ
ターン26の大きさに相当する領域指定パターン25を原パ
ターン21a を複数個配列したマトリックスパターン24中
で任意の方向に移動させる。領域指定パターン25に囲ま
れ基本パターン26の要素を全て含む適正パターンを基本
パターン26のデータとして切り出し、基本パターン26を
所定数上下左右に配列して所望のパターンを形成する。
手作業による測定や計算を要せず、ＣＡＤ上の処理によ
り実行できる。繰返し単位となる基本パターン26を短時
間のうちに高精度に作成でき、人為的なミスが生じるこ
ともない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パターンを記録可
能なパターンレイアウト方法、パターンレイアウト装置
および記録媒体に関する。

【０００２】

【従来の技術】液晶を用いた表示装置としては、テレビ
ジョン表示やグラフィックディスプレイなどの大容量で
高密度なアクティブマトリックス型表示装置の開発が進
められているとともに、実用化されている。このような
表示装置では、クロストークがなく高コントラストで表
示できるように、各画素を駆動、制御する手段として半
導体スイッチが用いられている。この半導体スイッチと
しては、透過型表示が可能で大面積化も容易であるなど
の理由で、透明絶縁基板上に形成された薄膜トランジス
タ（Thin Film Transistor）やＭＩＭ（Metal Insulati
on Metal）素子などが用いられている。

【０００３】このような薄膜トランジスタを用いたアク
ティブマトリックス型液晶表示装置のアレイ基板上にお
ける１画素部分の平面構成例を図３２を参照して説明す
る。

【０００４】図３２において、アレイ基板上には走査線
11および信号線12が交差して形成され、これら走査線11
および信号線12の交差部分には薄膜トランジスタ13が形
成されている。そして、この薄膜トランジスタ13は走査
線11と一体のゲート電極14、信号線12と一体のドレイン
電極15、表示画素電極17に接続されたソース電極16およ
び半導体層18を有している。また、表示画素電極17上に
は、この表示画素電極17と対をなして容量を形成する補
助容量電極19が配置されている。

【０００５】また、図示していないが、これらアレイ基
板の表面には保護膜と配向膜が形成されており、さら
に、このアレイ基板に対して液晶層を介して対向配置さ
れた対向基板には共通電極と配向膜とが形成されてい
る。この共通電極は、液晶層を介して表示画素電極17と
対向配置されており、このような全体構成により液晶表
示装置が構成される。

【０００６】このような液晶表示装置におけるアレイ基
板上の原パターンを設計するためには、レイア概念を持
った二次元平面図を描画できるＣＡＤシステムが一般に
用いられる。このＣＡＤシステムは、二次元平面を描画
するために、データベース上に原点とＸＹ軸を設定し、
指定されたレイアに各層毎のパターンを描画するように
構成されている。

【０００７】ここで、レイアとは、ＣＡＤ上に描画され
たパターンを表現する要素の一つで、アレイ基板製造に
用いられる層毎のマスクを示すものである。たとえば信
号線12とソース電極16、走査線11と補助容量電極19のよ
うに、機能は異なるが同じ層に位置するため、同一製造
工程にて形成されるものがあり、これら同じ層に位置す
るものは同一のレイアでＣＡＤ上に描画される。

【０００８】ちなみに、ＣＡＤ上に描画されたパター
ン、すなわちデータベース上のパターンの表現方法は、
レイアとパターン形状の頂点座標リストとによって表さ
れる。また、最終的にマスクパターンとなるＣＡＤ上に
描画された原パターンは、ＣＡＤデータベース容量への
配慮から、図３２で示すように、繰り返し単位である１
ドットのパターンとする。

【０００９】次に、このような液晶表示装置の駆動方法
を図３３を用いて説明する。

【００１０】まず、薄膜トランジスタ13のゲート電極14
に走査線11から選択電圧が印加されているスイッチング
期間の間、表示画素電極17の電位は信号線12に印加され
ている映像信号電圧と同電位に設定される。これに対
し、薄膜トランジスタ13のゲート電極14に走査線11の非
選択電位が印加されている期間は保持期間となり、この
間、表示画素電極17の電位は設定された映像信号電圧を
保持する。

【００１１】これらの結果、表示画素電極17と、所定の
電位に設定されている図示しない共通電極との間に挟持
されている液晶層には、映像信号電圧に応じた電位差が
かかる。そして、この電位差に応じて液晶層の配列状態
が変化することにより、この部分の光の透過率が変化
し、画像表示される。

【００１２】ここで、図３３で示すように、保持期間の
間、表示画素電極17には電位の変動が生じているが、こ
れは以下の原因による。すなわち、表示画素電極17が電
位を保持している間、信号線12には次の段の表示画素電
極の電位を設定するための映像信号電圧が印加されてい
るが、信号線12と表示画素電極17とは完全に絶縁されて
いないため、信号線12の映像信号電圧の変化が表示画素
電極17に影響し、電位変動として現れる。この表示画素
電極17の電位変動は、クロストークの発生といった表示
品位の低下を招く。

【００１３】この信号線12の電圧変化による表示画素電
極17への影響量は、式１により求められる。

【００１４】

【式１】 この式１において、ΔＶsig は映像信号電圧の変動幅、
Ｗsig-ITO は図３４に示す信号線12と表示画素電極17と
の互いに向い合って平行な辺の長さ、Ｄsig-ITO は同様
に信号線12と表示画素電極17との互いに向い合って平行
な辺の間隔である。

【００１５】式１より、信号線12と表示画素電極17との
互いに向い合って平行な辺の長さＷsig-ITO が短い程、
または、同様に平行な辺の間隔Ｄsig-ITO が大きい程、
影響量を少なくすることができる。しかし、影響力を少
なくするために、長さＷsig-ITO を短くしたり、間隔Ｄ
sig-ITO を大きくすることは、光を透過させない領域、
すなわち非開口部分を増やすことになり、開口率の低下
を生じることになる。開口率の低下は、消費電力の増加
を招くという問題を生じる。

【００１６】また、アレイ基板では図３２で示したよう
なドットをマトリックス状に配置するので、各表示画素
電極17は隣接するドットの信号線からも同様の影響を受
けることになる。原パターンの設計では、表示品位と消
費電力とのバランスを考慮して進めるため、表示画素電
極17からみて左右から受ける影響量を原パターン設計の
各段階で把握する必要がある。

【００１７】従来の原パターン設計方法では、まず、Ｃ
ＡＤ上に任意の原パターンを１ドット描画する。そし
て、ＣＡＤ上のパターンから表示画素電極に影響を及ぼ
す平行な辺の長さと間隔を手作業で計測し、この計測値
を計算式に代入して影響量を算出している。また、隣接
する信号線からの影響量を求める際は、隣接の１ドット
分を仮に描画し、同じく影響を及ぼす平行な辺の長さと
間隔を手作業で計測し、この計測値を計算式に代入して
影響量を算出している。

【００１８】原パターンの設計では影響量を含む多くの
設計条件を満足しなければならず、これら設計条件全て
を満足させるために、原パターンを変更する。この場
合、変更したパターンから、再度、手作業で計測し、影
響量の算出しなければならない。この作業を、影響量を
含めた全ての設計条件を満足するまで繰り返す。設計条
件全てを満足した後は、仮に描画した隣接１ドット分の
パターンを消去して原パターンの設計を終了する。

【００１９】このような従来の設計方法では、影響量を
算出する工程が煩雑で、時間的な損失と手作業によるミ
スが多発するおそれがある。

【００２０】そして、映像信号の電圧変化が表示画素電
極に及ぼす影響に関するものであるが、画素設計におい
ては、この他に原パターンから各パラメータ値を抽出し
ておくことも重要なことである。

【００２１】前述のように、薄膜トランジスタをスイッ
チング素子に用いた液晶表示装置の画素設計では、ま
ず、基本となる画素構造を選択し、コンピュータ上のＣ
ＡＤを利用して該当する原パターンを手作業で描いてい
る。このとき描くパターンは、繰返し単位である１ドッ
トの範囲ではなく、見易さや、後述する手作業でのパラ
メータ読み取りの容易さなどから、図３５で示すよう
に、走査線11が上下に描かれ、信号線12が左右に描かれ
た１ドット以上の範囲であることが多い。

【００２２】このような配線パターンは、製造過程で用
いられる露光機のマスクに対応して、マスク単位、すな
わちレイア単位に描かれ、各レイアの組合わせによっ
て、図３５のような原パターンが形成される。たとえば
走査線11と補助容量電極19、信号線12とソース電極16の
各組み合せは、組み合せ毎に同一マスクで形成されるの
で、同じレイアに描かれる。

【００２３】このように、原パターンを描画した後、図
３５に示したたとえばチャネル幅Ｗ、チャネル長Ｌ、ゲ
ート電極14とソース電極16との重なり面積Ｓgsなどの薄
膜トランジスタ13のサイズパラメータ、走査線11の幅Ｗ
1 、信号線12の幅Ｗ2 、補助容量電極19の幅Ｗ3 などの
幾何学パラメータを手作業で測定し抽出する。次に、各
配線パターンから、配線抵抗、配線容量などの回路シミ
ュレーションに必要なパラメータを計算する。配線抵
抗、配線容量の計算は、図３５の１ドットのパターン分
を計算し、その後、液晶表示装置全体のドット数に対す
る値を求める。

【００２４】ここで、配線抵抗の計算は、走査線11、信
号線12および補助容量電極19などの配線毎に形状を簡略
化して、１ドット分のパターン上で電流が入出力する断
面などの各端面間の抵抗値をシート抵抗値をもとに、そ
れぞれ電卓などを用いて計算している。

【００２５】また、容量計算については、走査線11、信
号線12、補助容量電極19についてそれぞれ行なう。

【００２６】まず、走査線11については、信号線12との
オーバラップ面積や、薄膜トランジスタ13のソース電極
16とのオーバラップ面積などをパターンから手作業で求
める。そして、予め求めてある走査線11と信号線12との
層間絶縁膜の厚さと誘電率、液晶層の厚さと誘電率など
を用いて、１ドットパターン当たりの容量を計算する。
また、信号線12については、走査線11とのオーバラップ
面積や補助容量電極19とのオーバラップ面積などをパタ
ーンから手作業でを求めて、１ドットパターン当たりの
容量を計算する。さらに、補助容量電極19については、
信号線12とのオーバラップ面積や、表示画素電極17のオ
ーバラップ面積などをパターンから手作業で求め、１ド
ットパターン当たりの容量を計算する。

【００２７】そして、このようにして求めた値を用いて
回路シミュレーションし、その結果を見て描いた原パタ
ーンの電気的設計パラメータが設計基準に収まるか否か
を判定する。否の場合は、原パターンを変更し、同様に
してパラメータを読み取り、計算をしてシミュレーショ
ンし、結果が合格するまで繰返す。

【００２８】このように、従来の画素設計では原パター
ンからのパラメータの読み取りを１つ１つ手作業し、し
かも、何回も繰返すので人為的なミスが生じる可能性が
高く、また、多くの時間を要する。さらに、基本となる
画素構造をいくつか選んで上述の動作を行ない、その中
から最良のものを選び出すようなことをしているため、
設計完了まで膨大な時間がかかる。

【００２９】

【発明が解決しようとする課題】これらいずれの従来方
法においても、繰返し単位となる基本パターンの作成に
当たり、表示画素電極への影響を求める場合、あるい
は、各パラメータを抽出する場合に、それぞれ手作業に
よる測定を要したため、繰返し単位となる基本パターン
の作成に多くの時間がかかるとともに、人為的なミスが
生じるおそれがある。

【００３０】本発明は、上記問題点に鑑みなされたもの
で、繰返し単位となる基本パターンをＣＡＤによって容
易に作成でき、所定のパターンを正確かつ容易に得るこ
とができるパターンレイアウト方法、パターンレイアウ
ト装置およびその記録媒体を提供することを目的とす
る。

【００３１】

【課題を解決するための手段】本発明によれば、基本パ
ターンを所定数繰り返し配列して所望のパターンを形成
するパターンレイアウト方法であって、前記基本パター
ンの元になる任意に描かれた原パターンを複数個配列
し、前記基本パターンの大きさに相当する領域指定範囲
を前記原パターンを複数個配列したマトリックスパター
ン中で任意の方向に移動させ、この領域指定範囲に囲ま
れ基本パターンの要素を全て含む適正パターンを前記基
本パターンとして切り出すものである。

【００３２】また、本発明は、基本パターンを所定数繰
り返し配列して所望のパターンを形成するパターンレイ
アウト方法であって、前記基本パターンの元になる任意
に描かれた原パターンを複数個配列し、前記基本パター
ンの大きさに相当する領域指定範囲を前記原パターンを
複数個配列したマトリックスパターン中で任意の方向に
移動させ、この領域指定範囲に囲まれ基本パターンの要
素を全て含む適正パターンを前記基本パターンとして切
り出し、この基本パターンのデータを用い、予め設定さ
れた原点に基づき、基本パターンを構成する各要素毎の
各頂点およびこれら各頂点間の辺に関する位置および方
向のデータを求め、これら位置および方向のデータから
前記各要素の互いに平行関係にある辺間の範囲およびこ
れら各辺の互いに平行な部分の距離を求めるものであ
る。

【００３３】さらに、本発明は、基本パターンを所定数
繰り返し配列して所望のパターンを形成するパターンレ
イアウト方法であって、前記基本パターンの元になる任
意に描かれた原パターンを複数個配列し、前記基本パタ
ーンの大きさに相当する領域指定範囲を前記原パターン
を複数個配列したマトリックスパターン中で任意の方向
に移動させ、この領域指定範囲に囲まれ基本パターンの
要素を全て含む適正パターンを前記基本パターンとして
切り出し、この基本パターンのデータを用い、基本パタ
ーンを構成する各要素の基本パターンの外辺に接する部
分をそれぞれ端面として抽出してこれら端面間の抵抗値
を求めるとともに、前記基本パターンを構成する各要素
の互いに重なっている部分の面積を求め、これら面積か
ら配線容量を求めるものである。

【００３４】またさらに、本発明は、基本パターンを所
定数繰り返し配列して所望のパターンを形成するパター
ンレイアウト装置であって、前記基本パターンの元にな
る任意に描かれた原パターンを複数個配列させてマトリ
ックスパターンを作成するマトリックスパターン作成手
段と、前記基本パターンの大きさに相当する領域指定範
囲を前記マトリックスパターン中で任意の方向に移動さ
せ、この領域指定範囲に囲まれた任意の範囲を適正な基
本パターンとして切り出す基本パターン切出手段とを具
備したものである。

【００３５】また、本発明は、基本パターンを所定数繰
り返し配列して所望のパターンを形成するパターンレイ
アウト装置であって、前記基本パターンの元になる任意
に描かれた原パターンを複数個配列させてマトリックス
パターンを作成するマトリックスパターン作成手段と、
前記基本パターンの大きさに相当する領域指定範囲を前
記マトリックスパターン中で任意の方向に移動させ、こ
の領域指定範囲に囲まれた任意の範囲を適正な基本パタ
ーンとして切り出す基本パターン切出手段と、この基本
パターンデータを用い、予め設定された原点に基づき、
基本パターンを構成する各要素毎の各頂点およびこれら
各頂点間の辺に関する位置および方向のデータを求める
データ検出手段と、これら位置および方向のデータから
前記各要素の互いに平行関係にある辺間の範囲およびこ
れら各辺の互いに平行な部分の距離を求める距離算出手
段とを具備したものである。

【００３６】さらに、本発明は、基本パターンを所定数
繰り返し配列して所望のパターンを形成するパターンレ
イアウト装置であって、前記基本パターンの元になる任
意に描かれた原パターンを複数個配列させてマトリック
スパターンを作成するマトリックスパターン作成手段
と、前記基本パターンの大きさに相当する領域指定範囲
を前記マトリックスパターン中で任意の方向に移動さ
せ、この領域指定範囲に囲まれた任意の範囲を適正な基
本パターンとして切り出す基本パターン切出手段と、こ
の基本パターンのデータを用い、基本パターンを構成す
る各要素の基本パターンの外辺に接する部分をそれぞれ
端面として抽出して、これら端面間の抵抗値を求める抵
抗値演算手段と、前記基本パターンデータを用い、基本
パターンを構成する各要素の互いに重なっている部分の
面積を求め、これら面積から配線容量を求める配線容量
演算手段とを具備したものである。

【００３７】また、基本パターンのデータは、基本パタ
ーンを構成する各要素のパターンがそれぞれ形成された
複数のレイアを有するものである。

【００３８】またさらに、本発明は、基本パターンを所
定数繰り返し配列して所望のパターンを形成するパター
ンレイアウトプログラムを記録したコンピュータ読み取
り可能な記録媒体であって、前記基本パターンの元にな
る任意に描かれた原パターンを複数個配列させるステッ
プと、前記基本パターンの大きさに相当する領域指定範
囲を、前記原パターンを複数個配列したマトリックスパ
ターン中で任意の方向に移動させ、この領域指定範囲に
囲まれた任意の範囲を基本パターンとして切り出すステ
ップとを記録したものである。

【００３９】そして、繰返し単位となる基本パターンの
作成に当たり、基本パターンの元になる任意に描かれた
原パターンを複数個配列させ、基本パターンの大きさに
相当する領域指定範囲を原パターンを複数個配列したマ
トリックスパターン中で任意の方向に移動させ、この領
域指定範囲に囲まれた任意の範囲を基本パターンとして
切り出すため、手作業による測定や計算を要せず、繰返
し単位となる基本パターンを短時間のうちに高精度に作
成でき、人為的なミスが生じることもないので、設計精
度および設計効率を大幅に向上できる。

【００４０】

【発明の実施の形態】以下、本発明の一実施の形態を図
面を参照して説明する。

【００４１】先ず、本発明を液晶表示装置のアレイ基板
上におけるパターン形成に適用し、その映像信号の変動
が表示画素電極に与える影響を把握しながら画素設計す
る実施の形態について説明する。なお、設計される原パ
ターンは、図３２で示したように、要素の一つである走
査線11と補助容量電極19とが独立に形成されたものであ
る。また、ＣＡＤ上の要素の一つである信号線12のレイ
アに描画された信号線12はＹ方向に配線され、ゲート電
極14のレイアに描画された走査線11および補助容量電極
19はＸ方向に配線されている。

【００４２】図１はこの実施の形態によるパターンレイ
アウト方法の全体的な流れを示すフローチャートを参照
して説明する。

【００４３】この方法は、基本パターンを所定数上下左
右に繰り返し配列し、全体として所望のパターンを形成
するパターンレイアウト方法であって、図１に示すよう
に、ＣＡＤ上の記憶部には、基本パターンの元になる任
意に描かれた原パターン、いわゆる原パターンのデータ
21と、その１ドットピッチ、すなわちｘ方向ピッチおよ
びｙ方向ピッチに関するデータ22がそれぞれ設定されて
いる。

【００４４】まず、原パターンと１ドットのピッチを用
い、この原パターンを複数個上下左右に配列してマトリ
ックスパターンを形成し、たとえば原パターンを９個配
列した３×３マトリックスパターンを形成している（ス
テップ１）。

【００４５】次に、基本パターンの大きさに相当する領
域指定範囲のパターン、いわゆる領域指定パターンを、
原パターンを複数個配列したマトリックスパターン中に
発生させる。そして、この領域指定パターンをマトリッ
クスパターン上で任意の方向に移動させて微調整し、１
ドットの基本パターンを決定する（ステップ２）。すな
わち、この領域指定パターンに囲まれ、基本パターンが
有すべき要素を全て含む適正パターンを、基本パターン
として切り出す。

【００４６】さらに、この基本パターンのデータを用
い、１ドットの基本パターンを構成する各要素のパター
ンを認識する（ステップ３）。すなわち、走査線パター
ン、信号線パターン、表示原パターンのそれぞれについ
て、予め設定された原点に基づき、これらの各頂点およ
びこれら各頂点間の辺に関する位置および方向のデータ
を求め、これら位置および方向のデータから各要素の互
いに平行関係にある辺間の範囲およびこれら各辺の互い
に平行な部分の距離を求める。

【００４７】次に、１ドットの基本パターンに隣接する
信号線パターンを同様の手法によって認識する（ステッ
プ４）。

【００４８】この後、各要素パターン毎に得た互いに平
行関係にある辺間の範囲およびこれら各辺の互いに平行
な部分の距離を用いて、信号線の映像信号の変動が表示
画素電極に与える影響量を算出し（ステップ５）、この
算出された影響量のデータ23を保持する。

【００４９】以下、これらの動作を、図２ないし図５を
参照して各ステップ毎に説明する。

【００５０】はじめに、図２に示すように、３×３マト
リックスを形成する処理（ステップ１）を説明する。ま
ず、原パターン、たとえば原パターンのデータ21と１ド
ットピッチ、すなわちｘ方向ピッチおよびｙ方向ピッチ
のデータ22を入力データとして準備する。つまり、原パ
ターンのデータ21は、設計条件を満たすパターンをＣＡ
Ｄ上に描画することにより、ＣＡＤデータベース、たと
えばコンピュータ上の記憶領域に保存される。また、１
ドットピッチのデータ22は、設計仕様からコンピュータ
上の記憶領域に入力し、ＣＡＤのデータベースに新たに
３×３マトリックスを発生させるために必要な記憶領域
を準備する（ステップ11）。

【００５１】次に、ＣＡＤ上に確保した記憶領域におい
て、図６で示すように、データベースから読み出した１
ドットの原パターン21a を、ｘ方向にｘピッチずつシフ
トしながら２回コピーして、原パターン21a をｘ方向に
３ドット分、ドットピッチ間隔で並べる。さらに、この
３ドットをｙ方向にｙピッチずつシフトしながら２回コ
ピーし、全体で３×３の計９個のドットパターンからな
る原パターンを上下左右に配列した３×３マトリックス
パターン24を発生させる（ステップ12）。これによって
３×３マトリックスパターン24が形成される。

【００５２】さらに、図２のフローチャートおよび図７
を参照して、１ドットの基本パターンを決定する処理
（ステップ２）を説明する。

【００５３】上述のステップ（ステップ12）で形成され
た３×３マトリックスパターン24上に、図７で示すよう
に、ｘ方向が１ドット分ｘ方向ピッチで、ｙ方向が１ド
ット分のｙ方向ピッチの長方形を成す１ドットの領域指
定範囲としての領域指定パターン25を中央部分、たとえ
ば２×２の位置に発生させる（ステップ13）。この領域
指定パターン25は、３×３マトリックスパターン24か
ら、１ドットの基本パターンの領域を指定するための補
助パターンである。

【００５４】ここで、適切な１ドットの基本パターンは
全ての画素構成要素が含まれていなければならない。そ
して、３×３マトリックスパターン24の発生に用いた原
パターン21a は、適切な１ドットの基本パターンを考慮
して描画されている保証はなく、領域指定パターン25に
よって最初に囲まれた初期のパターン位置と、３×３マ
トリックスパターン24での１ドットの基本パターンの領
域との間にスレが生じている可能性は大きい。

【００５５】そこで、設計者はこの領域指定パターン25
を、３×３マトリックスパターン24上で任意の方向に移
動させる微調整操作し、領域指定パターン25の中に１ド
ットの基本パターンを構成する全ての要素、すなわち、
１つの表示画素電極17と、１つの信号線12と、１つのゲ
ート電極14あるいは走査線11と、１つの薄膜トランジス
タ13と、１つの補助容量電極19が入るように位置設定
し、確定する（ステップ14）。このようにして３×３マ
トリックスパターン24上で確定された領域指定パターン
25と重なる部分を１ドットの基本パターン26として切り
出し、ＣＡＤデータベース上に新たに保存する（ステッ
プ15）。

【００５６】次に、図２に示すフローチャートおよび図
８を参照して１ドットの基本パターン26から各要素のパ
ターンを認識する処理（ステップ３）を説明する。

【００５７】上述のステップ15で確定された１ドットの
基本パターン26は複数のレイアによって構成されている
ので、各レイア毎にパターンを認識する。すなわち、ま
ず、画素電極レイア26A で描画されたパターンを全て表
示画素電極17のパターンとして認識する（ステップ1
6）。

【００５８】同様に、ゲート線レイア26B で描画された
パターンを検出する。ゲート線レイアで26B で描画され
たパターンは走査線11のパターンと補助容量電極19のパ
ターンとの２つであり、検出されるパターンは２個でな
ければならない。なぜならば、走査線11と補助容量電極
19とが独立である画素構造を採っているためである。

【００５９】したがって、ゲート線レイア26B で描画さ
れたパターンが２個であるかを判断し（ステップ17）、
２個でない場合は、図７で示す３×３マトリックスパタ
ーン24上での１ドット領域の指定が間違っているので、
ステップ14の処理に戻す。これに対し、２個のパターン
が検出された場合には、ステップ16で検出した表示画素
電極17のパターン17a と重なるパターンを補助容量電極
19とし、もう一方を走査線11のパターンとして識別する
（ステップ18）。

【００６０】また、同様に、信号線レイア26C で描画さ
れたパターンを検出する。この場合も検出されたパター
ンが、信号線12のパターンとソース電極16のパターンの
２つであるか判断する（ステップ19）。そして、検出パ
ターンが２個でない場合は、図７で示す３×３マトリッ
クスパターン24上での１ドット領域の指定が間違ってい
るので、同様のステップ14の処理に戻す。これに対し、
２個のパターンが検出された場合は、ステップ16で検出
した表示画素電極17のパターン17a と重なるパターンを
ソース電極16のパターンとし、もう一方を信号線12のパ
ターンとして識別する（ステップ20）。

【００６１】次に、図３に示すフローチャートおよび図
９を参照して１ドットの領域に隣接する信号線パターン
の認識処理（ステップ４）について説明する。

【００６２】まず、ステップ20で認識した信号線12のパ
ターンが１ドットの基本パターン26の領域の中で左右ど
ちら側にあるかを検出する（ステップ21）。この場合の
検出方法としては、図９で示すように、１ドットの基本
パターン26を左右に２分割した長方形パターンを発生さ
せ、左右それぞれの分割パターンと信号線12のパターン
との重なり状態を判定する。その結果、信号線12のパタ
ーンが右側の分割パターンと重なっている場合は信号線
12は右側にあるとし、左側の分割パターンと重なってい
る場合は信号線は左側にあると認識する。

【００６３】そして、信号線12のパターンが１ドットの
基本パターン26の中で左側に存在した場合には、１ドッ
トの基本パターン26を右方向にｘ方向ピッチ分シフトし
てコピーさせる（ステップ22）。これに対し、信号線12
のパターンが１ドットの基本パターン26の中で右側に存
在した場合には、１ドットの基本パターン26を左方向に
ｘ方向ピッチ分シフトしてコピーさせる（ステップ2
3）。

【００６４】このようにコピーして新たに設定した１ド
ットの基本パターンを１ドットの隣接基本パターン26-1
とする（ステップ24）。この後、この１ドットの隣接基
本パターン26-1から、図２で示したステップ16〜ステッ
プ20の手法により信号線を検出し、これを隣接信号線パ
ターンとして保存する（ステップ25）。

【００６５】次に、信号線の映像信号の変動が表示画素
電極に与える影響量を算出する処理（ステップ５）を説
明する。始めに、図３に示すフローチャートによって、
これまで求めた各パターンの辺ベクトル、頂点の位置ベ
クトルの設定手順を説明する。

【００６６】図２のステップ20で求めた信号線12のパタ
ーン（Ｓown ）のＮ個の各頂点の集合ｓを、予め設定し
てある原点からの位置ベクトルで表現すると次のように
なる。

【００６７】

【式２】ｓ＝｛ｓ₁ ｓ₂ ・・・ｓ_N ｝ なお、ｓ_i ＝（ｓⁱ _x ，ｓⁱ _y ）である。

【００６８】各頂点への位置ベクトルを用いて信号線パ
ターンの各辺の集合Ｓをベクトルで表現すると次のよう
になる。

【００６９】Ｓ＝｛ｓ₁ −ｓ₂ ｓ₂ −ｓ₃ ・・・ｓ
_N-1 −ｓ_N ｓ_N −ｓ₁ ｝ ここで、Ｓ_i ＝ｓ_i −ｓ_i+1 （ただし、ｓ_N+1 ＝ｓ₁ ）
とおくと、辺の集合Ｓは次のようになる。

【００７０】

【式３】Ｓ＝｛Ｓ₁ Ｓ₂ ・・・Ｓ_N-1 Ｓ_N ｝ このようにして求めたｓ、Ｓ、Ｎをコンピュータ上の記
憶領域に設けた配列と変数に保存する（ステップ26）。

【００７１】また、ステップ（ステップ25）で求めた隣
接信号線パターン（Ｓother ）のＲ個の各頂点の集合ｓ
a を原点からの位置ベクトルで表現すると次のようにな
る。

【００７２】

【式４】ｓa ＝｛ｓa ₁ ｓa ₂ ・・・ｓa _R ｝ なお、ｓa _i ＝（ｓa ⁱ _x ，ｓa ⁱ _y ）である。

【００７３】各頂点への位置ベクトルを用いて隣接信号
線パターンの各辺の集合Ｓa をベクトルで表現すると次
のようになる。

【００７４】Ｓa ＝｛ｓa ₁ −ｓa ₂ ｓa ₂ −ｓa ₃
・・ｓa _R-1 −ｓa _R ｓa _R −ｓa ₁ ｝ ここで、Ｓa _i ＝ｓa _i −ｓa _i+1 （ただし、ｓa _R+1
＝ｓa ₁ ）とおくと、辺の集合Ｓa は次のようになる。

【００７５】

【式５】Ｓa ＝｛Ｓa ₁ Ｓa ₂ ・・・Ｓa _R-1 Ｓa
_R ｝ このようにして求めたｓa 、Ｓa 、Ｒをコンピュータ上
の記憶領域に設けた配列と変数に保存する（ステップ2
7）。

【００７６】また、ステップ16で求めた表示画素電極パ
ターン（ＩＴＯ：Indium Tin Oxide）のＭ個の各頂点の
集合ｉを、原点からの位置ベクトルで表現すると次のよ
うになる。

【００７７】

【式６】ｉ＝｛ｉ₁ ｉ₂ ・・・・ｉ_M ｝ なお、ｉ_j ＝（ｉ^j _x ，ｉ^j _y ）である。

【００７８】各頂点への位置ベクトルを用いて表示画素
電極パターンの各辺の集合Ｉをベクトルで表現すると次
のようになる。

【００７９】Ｉ＝｛ｉ₁ −ｉ₂ ｉ₂ −ｉ₃ ・・・・ｉ
_M-1 −ｉ_M ｉ_M −ｉ₁ ｝ ここで、Ｉ_j ＝ｉ_j −ｉ_j+1 （ただし、ｉ_M+1 ＝ｉ₁ ）
とおくと、辺の集合Ｉは次のようになる。

【００８０】

【式７】Ｉ＝｛Ｉ₁ Ｉ₂ ・・・Ｉ_M-1 Ｉ_M ｝ このようにして求めたｉ、Ｉ、Ｍをコンピュータ上の記
憶領域に設けた配列と変数に保存する（ステップ28）。

【００８１】ここで、信号線パターンＳown から表示画
素電極パターンへの影響量を求めるためには、辺と辺と
の対応関係を求めてコンピュータ上の記憶領域に設けた
配列に保存する必要がある。この配列を信号線パターン
Ｓown と表示画素電極パターンとの関係配列Ｓ_own Ｉと
する。この関係配列の内容を図１０および表１を参照し
て説明する。なお、図１０は信号線パターンＳown およ
び表示画素電極パターンのそれぞれの一部分と辺の関係
を表している。また、表１はフローチャートによって求
められる関係配列Ｓ_own Ｉを示している。

【００８２】

【表１】 図１０に示すように、信号線パターンＳown 側の辺Ｓ1
は、範囲Ｗ1 と距離Ｄ1 で決定される領域にて表示画素
電極パターン側の辺Ｉ1 とＹ方向に平行となり、かつ、
範囲Ｗ2 および距離Ｄ2 で決定される領域にて表示画素
電極パターン側の辺Ｉ3 とＹ方向に平行となる。また、
辺Ｓ2 は表示画素電極パターン側の辺との関連性がな
く、辺Ｓ3 は範囲Ｗ3 および距離Ｄ3 で決定される領域
にて表示画素電極パターン側の辺Ｉ3 とＹ方向に平行に
なる。このような辺と辺との関係を表として表すと表１
に示すようになる。この表１の形式の配列をコンピュー
タ上の記憶領域に作成したものが関係配列Ｓ_own Ｉであ
る。

【００８３】次に、信号線パターンＳown と表示画素電
極パターンとから関係配列Ｓ_own Ｉを作成する過程を図
３ないし図５を参照して説明する。

【００８４】まず、信号線パターンＳown の各１辺と表
示画素電極パターンの全ての辺について平行か否かの関
係を求める。まず、信号線パターンＳown の１番目の辺
Ｓi（ｉ＝１) について始める（ステップ25）。すなわ
ち、辺Ｓi に対して、以下の関係となる辺Ｉj を求め
る。

【００８５】Ｓi //Ｉj （１≦ｊ≦Ｍ） 平行の条件は、次式から求める。

【００８６】Ｓi ・Ｉj ＝｜Ｓi ｜｜Ｉj ｜またはＳi
・Ｉj ＝−｜Ｓi ｜｜Ｉj ｜また、辺Ｓi に対して平行
となる表示画素電極パターンの辺の集合を次式により求
める。

【００８７】Ｓi ^//＝｛ＩK ・・・・ＩL ｝ 集合Ｓi ^//が空集合（辺Ｓi と平行なＩの辺がない）場
合（ステップ31）は、 ｉ＝ｉ＋１ として、信号線パターンＳown の次の辺に対する処理に
進む（ステップ32) 。

【００８８】辺Ｓi とその集合Ｓi ^//の要素となる表示
画素電極パターンの各辺に対し、以下の処理によって辺
と辺とのペアーを求める。

【００８９】集合Ｓi ^//の要素に対して、次の条件に当
てはまるものをＳi ^//から排除する（ステップ33〜ステ
ップ45）。その条件とは、辺Ｓi と辺Ｉj とがＸ方向に
平行な場合で、辺Ｓi および辺Ｉj からＸ軸上への射影
によって形成される射影ベクトルＳixと射影ベクトルＩ
jxとの一部または全部が重なっていない場合と、辺Ｓi
と辺Ｉj とがＹ方向に平行な場合で、辺Ｓi および辺Ｉ
j からＹ軸上への射影によって形成される射影ベクトル
ＳiyとＩjyとの一部または全部が重なっていない場合と
である。

【００９０】辺Ｓi と辺Ｉj とがＸ方向に平行な場合、
射影ベクトルＳixとＩjxとが重なっている領域をＰx と
し（ステップ36）、領域Ｐx の辺Ｓi への射影ベクトル
ＳiＰと、領域Ｐx の辺Ｉj への射影ベクトルＩj Ｐと
を求める（ステップ38、ステップ39）。また、辺Ｓi と
辺Ｉj とがＹ方向に平行な場合は、射影ベクトルＳiyと
Ｉjyとが重なっている領域をＰy とし（ステップ37）、
この領域Ｐy から辺Ｓi ，Ｉj への射影ベクトルＳi
Ｐ，Ｉj Ｐを求める（ステップ38、ステップ39）。

【００９１】続いて、集合Ｓi ^//の要素となる表示画素
電極パターンの辺で、次の条件に当てはまるものを集合
Ｓi ^//から排除する。その条件は、射影ベクトルＳi Ｐ
とＩj Ｐの両端を４頂点とする長方形Ｐj を設定し（ス
テップ46）、その内部に信号線パターンＳown の辺Ｓi
とは別の辺の一部又は全てが含まれる場合（ステップ4
7）と、長方形Ｐj の内部に、Ｉに含まれる別の辺の一
部または全てが含まれる場合（ステップ48）である。

【００９２】これら、それぞれの条件で当てはまる要素
が排除され、集合Ｓi ^//が空集合になった場合は、 ｉ＝ｉ＋１ として、信号線パターンＳown の次の辺に対する処理に
進む（ステップ48、ステップ49）。

【００９３】このようにして各集合Ｓi ^//の要素として
残ったＩj が、辺Ｓi に対応する辺となり、辺Ｉj と辺
Ｓi が平行な表１の範囲の領域、および、辺Ｉj と辺Ｓ
i の表１の距離が求められ、信号線パターンＳown とＩ
との関係配列Ｓ_own Ｉに格納される（ステップ51）。そ
して、これらの動作（ステップ30ないしステップ51）を
信号線パターンＳown の全ての辺に対して繰り返す（ス
テップ51）。

【００９４】さらに、隣接信号線パターンＳother と表
示画素電極パターンＩＴＯとの関係配列Ｓ_other Ｉをス
テップ27の処理で求めたデータを用い、かつ、ステップ
29ないしステップ52の処理と同様の処理、信号線パター
ンＳown を隣接信号線パターンＳother に置き換えて求
める（ステップ52）。

【００９５】このようにして求めた関係配列Ｓ_own Ｉを
式１のＷsig-ITO とＤsig-ITO に代入することにより、
信号線12の映像信号電圧の変化が表示画素電極17に与え
る影響量を算出することができる。また、同様にして関
係配列Ｓ_other Ｉを用いることにより、隣接する信号線
の映像信号電圧の変化が表示画素電極に与える影響を算
出することができる（ステップ54）。

【００９６】そして、求められた影響量をコンピュータ
のハードディスク上のファイルに保存し、ディスプレイ
上に結果を表示する（ステップ55）。

【００９７】ここで、処理手順（ステップ11ないしステ
ップ55）は、ＣＡＤシステム開発言語を用いてプログラ
ムとしてコンピュータの記憶装置に記憶され、自動設計
手段としてコンピュータによって自動的に実行される。
上述した全ての処理手順を見ると、設計者が行なう作業
は、図３で示したステップ14の処理のみである。したが
って、手作業による測定作業や計算を伴う従来技術に比
べて、設計者の負担は大幅に軽減される。

【００９８】なお、上記実施の形態の説明は、液晶表示
装置用パターンレイアウト装置の一部についてである
が、他のパターン設計処理と組合わせてコンピュータ上
で実行してもよい。

【００９９】また、画素構造は、走査線11と補助容量電
極19とが独立した構成であったが、補助容量電極が次段
の走査線となる構造についても適用できる。この場合
は、図２で示したステップ16ないしステップ18の処理に
おける走査線パターンと補助容量電極パターンとの識別
処理を変更し、ゲート線レイアで描かれたパターンを全
て走査線パターンと識別することで対応できる。

【０１００】さらに、走査線11および補助容量電極19の
配線方向をＸからＹ方向に、信号線12の配線方向をＹか
らＸ方向とした原パターンにも対応することができる。

【０１０１】このように、従来例では、原パターンを設
計および修正する度に手作業による計測および計算作業
を行ない、信号線の映像信号電圧の変化が表示画素電極
に与える影響を求めていたが、上記実施の形態によれ
ば、これらの一連の処理手順をコンピュータにより自動
的に行なうことができるので、設計時間が大幅に短縮さ
れるとともに設計ミスがほとんどなくなり、設計精度お
よび設計効率の向上を図ることができる。

【０１０２】次に、原パターンから各パラメータを容易
に抽出することができる他の実施の形態を説明する。

【０１０３】この実施の形態では、ＣＡＤシステムによ
る、図３５で示したような液晶表示装置用原パターンの
設計に際し、この原パターンから各種パラメータ抽出す
るものであり、図１１に全体的な処理手順を示し、図１
０ないし図１８によりこれら処理手順を説明する。

【０１０４】はじめに、全体的な処理手順を図１１を参
照して説明する。まず、原パターンを読み出し（ステッ
プ61）、この原パターンの繰り返しの単位である１ドッ
トの基本パターンの領域の指定するとともに抽出する
（ステップ62）。続いて、１ドットの基本パターンか
ら、走査線、補助容量電極、信号線などの各要素の抽出
およびそれらの端面の抽出、さらにこれら各要素を抵抗
計算する（ステップ63）。この後、走査線の１ドット当
たりの容量の計算（ステップ64）、信号線の１ドット当
たりの容量の計算（ステップ65）、補助容量電極の１ド
ット当たりの容量をそれぞれ計算する（ステップ66）。
さらに、薄膜トランジスタの領域を抽出し（ステップ6
7）、この薄膜トランジスタのサイズパラメータを抽出
して（ステップ68）、処理を終了する。

【０１０５】各処理について、まず、１ドットの領域指
定と抽出処理（ステップ62）を説明する。

【０１０６】ここで、ＣＡＤで用いる原パターンは、図
３５で示したように、見易さなどから１ドットサイズ以
上の領域で描かれている。したがって、この１ドットサ
イズ以上の原パターンからそのままパラメータ抽出する
と、正確な１ドット当たりのパラメータが抽出できな
い。そこで、図３５の１ドット以上のパターンから１ド
ット分の基本パターンを抽出する。

【０１０７】このステップ62の処理過程では、図１２に
示すように、まず、１ドットのサイズＰx ，Ｐy を入力
する（ステップ71）。次に、この入力したサイズＰx ，
Ｐyにしたがって、図１９で示すように、原パターンの
データ31から、縦横３ドット分の原パターンを上下左右
に配列した３×３マトリックスパターン34を形成する
（ステップ72）。また、この３×３マトリックスパター
ン34上に１ドット分の領域を示す領域指定範囲としての
領域指定パターン35を発生させ、この領域指定パターン
35を任意の方向に移動させて位置を微調整し、走査線1
1、信号線12、補助容量電極19の各パターンが各１個と
なる場所に固定する（ステップ73）。そして、この領域
指定パターン35を固定した場所からパターンを切り取る
ことにより、図２０で示す１ドットの基本パターン36を
形成する（ステップ74）。

【０１０８】次に、１ドットの基本パターン36から各要
素およびその端面を抽出して抵抗計算するステップ63の
処理を、図１３に従って説明する。

【０１０９】一般に、走査線11、補助容量電極19、信号
線12は、製造プロセスに沿う形でＣＡＤパターン上、そ
れぞれ異なるレイアに描かれている。たとえば走査線11
および補助容量電極19は同一材料で同時に形成する製造
工程としているので、同じレイアに描画される。これに
対し、信号線12は別のレイアに描画されている。

【０１１０】そこで、まず、図２１に示すように、走査
線11、補助容量電極19が描かれているレイアを選択し
（ステップ81）、１ドットの基本パターン36の周辺枠36
A と接している各辺11a ，11b および各辺19a ，19b を
抽出し、これらをそれぞれパターンの端面とする（ステ
ップ82）。この場合、走査線11と補助容量電極19との２
つのパターンが存在するため４つの端面が抽出される。
走査線11と補助容量線19との区別は、図２１では省略し
ている表示画素電極17のパターンとオーバーラップがあ
るパターンを補助容量電極19とし、オーバーラップのな
いものを走査線11とする（ステップ83）。

【０１１１】なお、原パターンによっては補助容量電極
19が存在しないものがあるが、この場合は、オーバラッ
プの有無判定は不要となる。

【０１１２】次に、図１４で示すように、信号線レイア
を選択し（ステップ84）、１ドットの基本パターン36の
周辺枠36B と接しているパターンを抽出し、これを信号
線12と判定する（ステップ85）。そして、周辺枠36B と
接している各辺12a ，12b を端面とする（ステップ8
6）。なお、信号線レイアで周辺枠36B と接していない
パターンはソース電極16のパターンとする。

【０１１３】このようにして、各端面が抽出されたの
で、この後は有限要素法とシート抵抗値によって端面間
の抵抗値を計算する（ステップ87）。

【０１１４】次に、各配線パターンの１ドット当たりの
容量の抽出処理（ステップ64ないしステップ66）につい
て説明する。

【０１１５】まず、走査線11の容量Ｃg は、図１４で示
すように、信号線12とのオーバラップ容量Ｃg-sig を算
出し（ステップ91）、液晶層を挟んだ対向電極との容量
Ｃg-com を算出し（ステップ92）、最後にこれらを合計
することによって求められる（ステップ93）。図２３は
容量Ｃg を計算する領域を示す平面図であり、図２４は
そのＡ−Ａ断面図、図２５はＢ−Ｂ断面図、図２６はＣ
−Ｃ断面図である。そして、信号線12とのオーバラップ
容量Ｃg-sig は、信号線12とのオーバラップの領域41の
面積から求められ、対向電極との容量Ｃg-com は走査線
11の１ドット分の面積から、信号線12とのオーバラップ
の領域41および領域42を差し引いた領域43の面積によっ
て求めることができる。これら各領域41，42，43の面積
は図１５で示す処理によって求めることができる。

【０１１６】図１５において、まず、走査線11と信号線
12およびこれら走査線11と信号線12と一体のドレイン電
極15、ソース電極16との各重なり部分の多角形を求める
（ステップ94）。このようにして求めた３つある多角形
のうち、図２４のＡ−Ａ断面図で示すエッチングストッ
パ層45との重なりのない図２５に示す領域41の面積をＳ
g-sig とする（ステップ95）。

【０１１７】次に、図２４のＡ−Ａ断面図に示すよう
に、エッチングストッパ層45の一部を挟んでいる２つの
領域ａ１，ａ２と、エッチングストッパ層45との論理和
をとった領域を領域42とし、その面積をＳgsとする（ス
テップ96）。この領域42は薄膜トランジスタ13の半導体
層46にチャネルが形成されて、容量が最も大きくなる部
分である。

【０１１８】また、領域43は、走査線11のパターンの中
で、領域41と領域42以外の図２６に示す領域であり、そ
の面積をＳg-com とする（ステップ97）。なお、抽出し
た多角形の領域から面積を計算する手法（ステップ98)
は「Ｃ言語による［最新］アルゴリズム事典」奥村春彦
著 株式会社技術評論者刊を用いた。

【０１１９】また、図２４ないし図２６において、47，
48はガラス基板、49は透明な対向電極、50は液晶層、51
は絶縁膜である。

【０１２０】このようにして求めた各領域41，42，43の
面積を用いて走査線11の容量Ｃg は次のようにして求め
る。走査線11と信号線12との絶縁膜51の厚さをｄg-sig
とし、誘電率をεg-sig とすると、信号線12とのオーバ
ラップ容量Ｃg-sig は次式により求められる（ステップ
91）。

【０１２１】 Ｃg-sig ＝εg-sig ＊（Ｓg-sig ＋Ｓgs）／ｄg-sig また、液晶層50の厚さをｄLCとし、その誘電率をεLCと
すると、対向電極49との容量Ｃg-com は次式によって求
められる。

【０１２２】Ｃg-com ＝εLC＊Ｓg-com ／ｄLC 最後にこれら容量Ｃg-sig と容量Ｃg-com とを合計する
ことにより走査線11の容量Ｃg を得ることができる（ス
テップ93）。なお、これらの計算は、コンピュータ上に
て自動的に実施される。

【０１２３】次に、信号線12の容量Ｃsig の算出過程
（ステップ６５）を、図１６で示すフローチャートによ
って説明する。

【０１２４】図１６において、まず、走査線11とのオー
バラップ容量Ｃsig-g を算出し（ステップ101 ）、次
に、補助容量電極19とのオーバラップ容量Ｃsig-csを算
出し（ステップ102 ）、さらに、液晶層を挟んだ対向電
極との容量Ｃsig-com を算出し（ステップ103 ）、最後
にこれらを合計して容量Ｃsig を求める（ステップ10
4）。

【０１２５】また、走査線11とのオーバラップ容量Ｃsi
g-g は図２７で示す領域41，52から、補助容量電極19と
のオーバラップ容量Ｃsig-csは領域53から、対向電極と
の容量Ｃsig-com は１ドット分の信号線12の面積から領
域41，52，53を除いた領域54から、これらの面積に基づ
いてそれぞれ求められる。これら各領域41，52，53，54
の面積の抽出方法を、図１７のフローチャートを参照し
て説明する。

【０１２６】図１７において、まず、信号線12と走査線
11とのオーバラップの領域41ならびにドレイン電極15と
ゲート電極14とのオーバラップの領域52を求める（ステ
ップ111 ）。そして、これらの領域41，52から、エッチ
ングストッパ層45との重なりがない領域41の面積をＳsi
g-g とし（ステップ112 ）、エッチングストッパ層45と
の重なっている領域52の面積をＳdgとする（ステップ11
3 ）。また、補助容量電極19と重なっている領域53の面
積をＳsig-csとし（ステップ114 ）、信号線12上でどの
領域41，52，53とも重なっていない領域54の面積をＳsi
g-com とする（ステップ115 ）。そして、抽出したこれ
ら多角形の各領域の面積を算出する（ステップ116 ）。

【０１２７】これら算出された面積を基に、各部の容量
を次のように順次求める。走査線11とのオーバラップ容
量Ｃsig-g は次のように求める。

【０１２８】 Ｃsig-g ＝εg-sig ＊（Ｓsig-g ＋Ｓds）／ｄg-sig 補助容量電極19とのオーバラップ容量Ｃsig-csは次のよ
うに求める。

【０１２９】Ｃsig-cs＝εg-sig ＊Ｓsig-cs／ｄg-sig 対向電極とのオーバラップ容量Ｃsig-com は次のように
求める。

【０１３０】Ｃsig-com ＝εLC＊Ｓsig-com ／ｄLC したがって、信号線12の１ドット当たりの容量Ｃsig は
次のように表現され、これらはコンピュータ上にて自動
的に計算できる。

【０１３１】Ｃsig ＝Ｃsig-g ＋Ｃsig-cs＋Ｃsig-com 次に、補助容量電極19の容量Ｃcsの算出過程（ステップ
66）を、図１８で示すフローチャートによって説明す
る。

【０１３２】図１８において、まず、信号線12とのオー
バラップ容量Ｃcs-sigを算出し（ステップ121 ）、次に
表示画素電極17とのオーバラップ容量Ｃs を算出し（ス
テップ122 ）、さらに、液晶層を挟んだ対向電極との容
量Ｃcs-comを算出し（ステップ123 ）、最後にこれらを
合計して容量Ｃcsを求める（ステップ124 ）。

【０１３３】これらの容量Ｃcs-sig、Ｃs 、Ｃcs-comは
図１８で示す各オーバラップの領域53，54，56の面積に
よって計算する。すなわち、信号線12とのオーバラップ
の領域53の面積をＳcs-sigをとし、表示画素電極17との
オーバラップの領域56の面積をＳs とし、対向電極との
領域55の面積をＳcs-comとする。

【０１３４】これらの各面積は次のように求める。ま
ず、補助容量電極19と信号線12と重なっている多角形部
分を求め、その多角形部分の面積を計算することにより
Ｓcs-sigを求める。また、補助容量電極19と表示画素電
極17との重なり面積を求めたものがＳcs-ITOである。さ
らに、補助容量電極19の１ドット当たりの面積からＳcs
-sigおよびＳcs-ITOを引いたものがＳcs-comとなる。

【０１３５】これら算出された面積を基に、各部の容量
を次のように順次求める。まず、信号線12とのオーバラ
ップ容量Ｃcs-sigは次のように求める。

【０１３６】Ｃcs-sig＝εg-sig ＊Ｓcs-sig／ｄg-sig 表示画素電極17とのオーバラップ容量Ｃs は次のように
求める。

【０１３７】Ｃs ＝εg-sig ＊Ｓcs-ITO／ｄg-sig 対向電極とのオーバラップ容量Ｃcs-comは、液晶層を介
した対向電極との距離をｄcs-com、液晶層の誘電率をε
LCとすると次のように求められる。

【０１３８】Ｃcs-com＝εLC＊Ｓcs-com／ｄLC したがって、補助容量電極19の１ドット当たりの容量Ｃ
csは次のように表現され、これらはコンピュータ上にて
自動的に計算できる。

【０１３９】Ｃcs＝Ｃcs-sig＋Ｃs ＋Ｃcs-com 原パターンを変更した場合は、各配線に関する各オーバ
ラップ面積が変わるが、これらの面積はコンピュータ上
で自動的に求められるため、予めデータとして入力して
ある配線のシート抵抗値、絶縁膜の厚さ、誘電率などを
用いて配線抵抗や配線容量を自動的に計算できる。

【０１４０】次に、１ドットの基本パターン36の中から
薄膜トランジスタ13の領域を抽出するステップ67の処理
を説明する。この実施の形態では、図２９で示すよう
に、１ドットのパターン36のうち、エッチングストッパ
層45がある領域を薄膜トランジスタ13の領域とし、これ
を抽出している。

【０１４１】次に、このように抽出された薄膜トランジ
スタ13のサイズパラメータを抽出するステップ68の処理
を説明する。図３０は抽出された薄膜トランジスタ13の
部分の平面図、図３１は薄膜トランジスタのＤ−Ｄ断面
図である。

【０１４２】これらの図において、まず、ソース電極16
のパターンと最も近くにある信号線12の一部であるドレ
イン電極15の辺となる線分ＡＢを抽出する。この線分Ａ
Ｂの長さが薄膜トランジスタ13のチャネル幅Ｗとなる。
次に、先に抽出した線分ＡＢに垂直な方向のエッチング
ストッパ層45の長さを抽出し、この長さがチャネル長Ｌ
になる。

【０１４３】続いて、ゲート電極−ソース電極のオーバ
ラップ容量Ｃgsの抽出し、この場合、まず、ソース電極
16と、走査線11の一部であるゲート電極14とがオーバラ
ップしている領域58の面積Ｓsgを抽出する。さらに、エ
ッチングストッパ層45ともオーバラップしている領域59
の面積Ｓesを抽出する。そして、絶縁膜51の厚さをｄg
、その誘電率がεg とし、また、エッチングストッパ
層45の厚さをｄes、その誘電率をεesとすると、ゲート
電極−ソース電極のオーバラップ容量Ｃgsは次のように
表現される。

【０１４４】 Ｃgs＝Ｃ3 ＋（Ｃ4 ＊Ｃ5 ）／（Ｃ4 ＋Ｃ5 ） Ｃ3 ＝εg ＊Ｓsg／ｄg Ｃ4 ＝εg ＊Ｓes／ｄg Ｃ5 ＝εes＊Ｓes／ｄes これらの演算は、原パターンから面積を自動抽出するこ
とにより、コンピュータ上で自動的に実行され、容量Ｃ
gsを求めることができる。

【０１４５】このように、従来例では手作業で幾何学パ
ラメータを読み取り、これらの値に基づき回路シミュレ
ーションに必要な抵抗値や容量値などのパラメータを電
卓などで手動計算していたのに対し、この実施の形態に
よれば、図１で示す処理手順の中で、原パターンを読み
出し（ステップ61）および１ドット領域の指定（ステッ
プ62）を除いて、全てをコンピュータによって自動化で
きたため、画素設計における設計期間を短縮できるとと
もに、計算ミスがなくなったため、効率よく設計できる
ようになった。

【０１４６】なお、上記実施の形態では、独立した補助
容量電極19がある画素構造を例にとって説明したが、１
段前の走査線11を補助容量電極として兼用する構造で
も、同様に実施できる。

【０１４７】また、コンピュータ上で実行させるための
パターンレイアウトプログラムを磁気テープあるいはデ
ィスクなどの媒体に記録しておけば、他のコンピュータ
でも読み込むことができ、汎用性が増大する。このパタ
ーンレイアウトプログラムは、基本パターンの元になる
任意に描かれた原パターンを複数個上下左右に配列させ
るステップと、基本パターンの大きさに相当する領域指
定範囲を、前記原パターンを複数個配列したパターン中
で任意の方向に移動させ、この領域指定範囲に囲まれた
任意の範囲を基本パターンデータとして切り出すステッ
プとを有する。

【０１４８】

【発明の効果】本発明によれば、所望のパターンを得る
ための繰り返し単位となる基本パターンを、自動的に作
成できるので、所望のパターンを人為的なミスを生じる
ことなく正確かつ容易に設計できる。

【図面の簡単な説明】

【図１】本発明によるパターンレイアウト方法の一実施
の形態を示すフローチャートである。

【図２】同上図１で示す処理の一部を具体的に示すフロ
ーチャートである。

【図３】同上図１で示す処理の一部を具体的に示すフロ
ーチャートである。

【図４】同上図１で示す処理の一部を具体的に示すフロ
ーチャートである。

【図５】同上図１で示す処理の一部を具体的に示すフロ
ーチャートである。

【図６】同上原パターンを複数個左右上下に配列する過
程を示す概念図である。

【図７】同上図６の処理によって配列されたマトリック
スパターンから領域指定パターンによって基本パターン
を切り出す過程を示す概念図である。

【図８】同上図７の処理によって切り出された基本パタ
ーンを示す平面図である。

【図９】同上図８で示した基本パターンに対して隣接信
号線を仮に描画する過程を説明する概念図である。

【図１０】同上信号線パターンの辺と表示画素電極パタ
ーンの辺との関係を示す部分図である。

【図１１】同上他の実施の形態を示すフローチャートで
ある。

【図１２】同上図１１で示した処理手順のステップの一
部を示すフローチャートである。

【図１３】同上図１１で示した処理手順のステップの一
部を示すフローチャートである。

【図１４】同上図１１で示した処理手順のステップの一
部を示すフローチャートである。

【図１５】同上図１１で示した処理手順のステップの一
部を示すフローチャートである。

【図１６】同上図１１で示した処理手順のステップの一
部を示すフローチャートである。

【図１７】同上図１１で示した処理手順のステップの一
部を示すフローチャートである。

【図１８】同上図１１で示した処理手順のステップの一
部を示すフローチャートである。

【図１９】同上図１１のマトリックスパターンを示す平
面図である。

【図２０】同上図１９のマトリックスパターンから切り
出された１ドットの基本パターンを示す平面図である。

【図２１】同上図２０の基本パターンの１つのレイアを
示す平面図である。

【図２２】同上図２１の基本パターンの他のレイアを示
す平面図である。

【図２３】同上図２０の基本パターンの中の走査線パタ
ーンの容量を計算するためのオーバラップの領域を示す
平面図である。

【図２４】同上図２３のＡ−Ａ断面図である。

【図２５】同上図２３のＢ−Ｂ断面図である。

【図２６】同上図２３のＣ−Ｃ断面図である。

【図２７】同上図２０の基本パターンの中の信号線パタ
ーンの容量を計算するためのオーバラップの領域を示す
平面図である。

【図２８】同上図２０の基本パターンの中の補助容量電
極パターンの容量を計算するためのオーバラップの領域
を示す平面図である。

【図２９】同上図２０の基本パターンの中の薄膜トラン
ジスタの領域を示す平面図である。

【図３０】同上図２９の薄膜トランジスタの領域部分を
示す拡大図である。

【図３１】同上図３０の薄膜トランジスタの領域部分の
Ｄ−Ｄ断面図である。

【図３２】従来例を示す原パターン図である。

【図３３】同上表示画素電極の電位が信号線の映像信号
電圧の変化に影響されて変動している状態を示す特性図
である。

【図３４】同上信号線と表示画素電極との配置関係を示
す部分図である。

【図３５】同上他の従来例を示す原パターン図である。

【符号の説明】

11 要素の一つである走査線 11a ，11b 端面である辺 12 要素の一つである信号線 12a ，12b 端面である辺 13 要素の一つである薄膜トランジスタ 17 要素の一つである表示画素電極 21，31 原パターンのデータ 24，34 原パターンを上下左右に配列したマトリック
スパターン 25，35 領域指定範囲としての領域指定パターン 26，36 基本パターン 41，42，53，55，56 重なっている領域

Claims (8)

【特許請求の範囲】
1. 【請求項１】 基本パターンを所定数繰り返し配列して
   所望のパターンを形成するパターンレイアウト方法であ
   って、 前記基本パターンの元になる任意に描かれた原パターン
   を複数個配列し、 前記基本パターンの大きさに相当する領域指定範囲を前
   記原パターンを複数個配列したマトリックスパターン中
   で任意の方向に移動させ、この領域指定範囲に囲まれ基
   本パターンの要素を全て含む適正パターンを前記基本パ
   ターンとして切り出すことを特徴とするパターンレイア
   ウト方法。
2. 【請求項２】 基本パターンを所定数繰り返し配列して
   所望のパターンを形成するパターンレイアウト方法であ
   って、 前記基本パターンの元になる任意に描かれた原パターン
   を複数個配列し、 前記基本パターンの大きさに相当する領域指定範囲を前
   記原パターンを複数個配列したマトリックスパターン中
   で任意の方向に移動させ、この領域指定範囲に囲まれ基
   本パターンの要素を全て含む適正パターンを前記基本パ
   ターンとして切り出し、 この基本パターンのデータを用い、予め設定された原点
   に基づき、基本パターンを構成する各要素毎の各頂点お
   よびこれら各頂点間の辺に関する位置および方向のデー
   タを求め、 これら位置および方向のデータから前記各要素の互いに
   平行関係にある辺間の範囲およびこれら各辺の互いに平
   行な部分の距離を求めることを特徴とするパターンレイ
   アウト方法。
3. 【請求項３】 基本パターンを所定数繰り返し配列して
   所望のパターンを形成するパターンレイアウト方法であ
   って、 前記基本パターンの元になる任意に描かれた原パターン
   を複数個配列し、 前記基本パターンの大きさに相当する領域指定範囲を前
   記原パターンを複数個配列したマトリックスパターン中
   で任意の方向に移動させ、この領域指定範囲に囲まれ基
   本パターンの要素を全て含む適正パターンを前記基本パ
   ターンとして切り出し、 この基本パターンのデータを用い、基本パターンを構成
   する各要素の基本パターンの外辺に接する部分をそれぞ
   れ端面として抽出してこれら端面間の抵抗値を求めると
   ともに、 前記基本パターンを構成する各要素の互いに重なってい
   る部分の面積を求め、これら面積から配線容量を求める
   ことを特徴とするパターンレイアウト方法。
4. 【請求項４】 基本パターンを所定数繰り返し配列して
   所望のパターンを形成するパターンレイアウト装置であ
   って、 前記基本パターンの元になる任意に描かれた原パターン
   を複数個配列させてマトリックスパターンを作成するマ
   トリックスパターン作成手段と、 前記基本パターンの大きさに相当する領域指定範囲を前
   記マトリックスパターン中で任意の方向に移動させ、こ
   の領域指定範囲に囲まれた任意の範囲を適正な基本パタ
   ーンとして切り出す基本パターン切出手段とを具備した
   ことを特徴とするパターンレイアウト装置。
5. 【請求項５】 基本パターンを所定数繰り返し配列して
   所望のパターンを形成するパターンレイアウト装置であ
   って、 前記基本パターンの元になる任意に描かれた原パターン
   を複数個配列させてマトリックスパターンを作成するマ
   トリックスパターン作成手段と、 前記基本パターンの大きさに相当する領域指定範囲を前
   記マトリックスパターン中で任意の方向に移動させ、こ
   の領域指定範囲に囲まれた任意の範囲を適正な基本パタ
   ーンとして切り出す基本パターン切出手段と、 この基本パターンデータを用い、予め設定された原点に
   基づき、基本パターンを構成する各要素毎の各頂点およ
   びこれら各頂点間の辺に関する位置および方向のデータ
   を求めるデータ検出手段と、 これら位置および方向のデータから前記各要素の互いに
   平行関係にある辺間の範囲およびこれら各辺の互いに平
   行な部分の距離を求める距離算出手段とを具備したこと
   を特徴とするパターンレイアウト装置。
6. 【請求項６】 基本パターンを所定数繰り返し配列して
   所望のパターンを形成するパターンレイアウト装置であ
   って、 前記基本パターンの元になる任意に描かれた原パターン
   を複数個配列させてマトリックスパターンを作成するマ
   トリックスパターン作成手段と、 前記基本パターンの大きさに相当する領域指定範囲を前
   記マトリックスパターン中で任意の方向に移動させ、こ
   の領域指定範囲に囲まれた任意の範囲を適正な基本パタ
   ーンとして切り出す基本パターン切出手段と、 この基本パターンのデータを用い、基本パターンを構成
   する各要素の基本パターンの外辺に接する部分をそれぞ
   れ端面として抽出して、これら端面間の抵抗値を求める
   抵抗値演算手段と、 前記基本パターンデータを用い、基本パターンを構成す
   る各要素の互いに重なっている部分の面積を求め、これ
   ら面積から配線容量を求める配線容量演算手段とを具備
   したことを特徴とするパターンレイアウト装置。
7. 【請求項７】 基本パターンのデータは、基本パターン
   を構成する各要素のパターンがそれぞれ形成された複数
   のレイアを有することを特徴とする請求項５または６記
   載のパターンレイアウト装置。
8. 【請求項８】 基本パターンを所定数繰り返し配列して
   所望のパターンを形成するパターンレイアウトプログラ
   ムを記録したコンピュータ読み取り可能な記録媒体であ
   って、 前記基本パターンの元になる任意に描かれた原パターン
   を複数個配列させるステップと、 前記基本パターンの大きさに相当する領域指定範囲を、
   前記原パターンを複数個配列したマトリックスパターン
   中で任意の方向に移動させ、この領域指定範囲に囲まれ
   た任意の範囲を基本パターンとして切り出すステップと
   を記録したことを特徴とするコンピュータ読み取り可能
   な記録媒体。