JP4907255B2 - 表示パネルの製造方法およびそれに用いる露光システム - Google Patents
表示パネルの製造方法およびそれに用いる露光システム Download PDFInfo
- Publication number
- JP4907255B2 JP4907255B2 JP2006218541A JP2006218541A JP4907255B2 JP 4907255 B2 JP4907255 B2 JP 4907255B2 JP 2006218541 A JP2006218541 A JP 2006218541A JP 2006218541 A JP2006218541 A JP 2006218541A JP 4907255 B2 JP4907255 B2 JP 4907255B2
- Authority
- JP
- Japan
- Prior art keywords
- dimension
- thin film
- pattern
- design pattern
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 139
- 238000013461 design Methods 0.000 claims abstract description 268
- 239000010408 film Substances 0.000 claims abstract description 261
- 239000000758 substrate Substances 0.000 claims abstract description 213
- 239000010409 thin film Substances 0.000 claims abstract description 197
- 238000000034 method Methods 0.000 claims abstract description 131
- 238000005530 etching Methods 0.000 claims abstract description 57
- 238000005259 measurement Methods 0.000 claims description 114
- 238000012937 correction Methods 0.000 claims description 78
- 239000004973 liquid crystal related substance Substances 0.000 claims description 54
- 238000003860 storage Methods 0.000 claims description 29
- 239000003990 capacitor Substances 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 description 61
- 239000011521 glass Substances 0.000 description 46
- 238000010586 diagram Methods 0.000 description 36
- 238000009826 distribution Methods 0.000 description 26
- 239000004065 semiconductor Substances 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 13
- 230000007246 mechanism Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 101100337779 Oryza sativa subsp. japonica GRF4 gene Proteins 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 102100020960 E3 ubiquitin-protein transferase RMND5A Human genes 0.000 description 3
- 101000854471 Homo sapiens E3 ubiquitin-protein transferase RMND5A Proteins 0.000 description 3
- 101000854467 Homo sapiens E3 ubiquitin-protein transferase RMND5B Proteins 0.000 description 3
- 101000644682 Homo sapiens Ubiquitin-conjugating enzyme E2 H Proteins 0.000 description 3
- 101100282746 Oryza sativa subsp. japonica GID1 gene Proteins 0.000 description 3
- 101100156295 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VID30 gene Proteins 0.000 description 3
- 102100020698 Ubiquitin-conjugating enzyme E2 H Human genes 0.000 description 3
- 239000002585 base Substances 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
- G03B27/00—Photographic printing apparatus
- G03B27/32—Projection printing apparatus, e.g. enlarger, copying camera
- G03B27/42—Projection printing apparatus, e.g. enlarger, copying camera for automatic sequential copying of the same original
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
図1は、液晶表示パネルの概略構成を示す模式正面図である。図2は、図1のA−A’線における模式断面図である。図3は、液晶表示パネルで用いるTFT基板の概略構成を示す模式正面図である。図4は、TFT基板の画素の一構成例を示す模式正面図である。図5は、図4のB−B’線における模式断面図である。図6は、図4のC−C’線における模式断面図である。なお、図6には、TFT基板と対向する対向基板の断面構成も示している。
図21は、実施例1の製造方法における補正の必要性の有無の判定方法を説明するための模式平面図である。図22は、実施例1の製造方法における設計パターンの補正方法の一例を説明するための模式平面図である。
なお、図21および図22には、実施例1の製造方法において補正可能な設計パターン(構成要素)の一例として、TFT素子のドレイン電極部102Dおよびソース電極105を挙げている。また、図21には、補正が不要な場合(a)と、補正が必要な場合(b)を縦に並べて示している。
図25は、マザーガラスに導体膜を成膜したときの膜厚分布の一例を示す模式平面図である。図26は、図25の左上に位置するTFT基板形成領域の拡大平面図である。図27は、図26のD−D’線における模式断面図である。図28は、図27の領域PX1,PX2,PX3の各領域を取り出し、従来の方法で導体膜をエッチングしたときの様子を示す模式断面図である。図29は、図27の領域PX1,PX2,PX3の各領域を取り出し、実施例1の製造方法を適用して導体膜をエッチングしたときの様子を示す模式断面図である。図30は、図27の領域PX1,PX2,PX3の各領域を取り出し、実施例1の製造方法を適用したときのTFT素子の寸法を示す模式平面図である。図31は、図30のE−E’線,F−F’線,G−G’線における断面図を横に並べて示した模式断面図である。図32は、図25の左上に位置するTFT基板形成領域における配線遅延時間のばらつきを説明するための模式図である。
100…ガラス基板
100a,100b,100c,100d…TFT基板として切り出す領域
101,1011,1012,1013…走査信号線
101M…主線部
101G,101G1,101G2…ゲート電極部
102…映像信号線
102M…主線部
102D…ドレイン電極部
103…第1の絶縁層(ゲート絶縁膜)
104,1041,1042…半導体層
105…ソース電極
106…第2の絶縁層
107…画素電極
108…配向膜
TH…スルーホール
2…対向基板
200…ガラス基板
201…対向電極
202…ブラックマトリックス
203…カラーフィルタ
204…オーバーコート層
205…配向膜
3…液晶材料
4…シール材
6…露光装置
601…露光手段
601a…露光部
601b…露光ヘッド
601c…ヘッドガイド
601d…テーブル
601e…テーブルガイド
601f…基台
601g…ヘッドガイド固定部材
602…設計パターン取得手段
603…露光寸法算出手段
604…露光寸法保持手段
605…露光制御手段
7…設計パターン保持装置
701…設計パターンデータベース
8…完成パターン撮影手段
9…設計パターン補正装置
901…完成寸法算出手段
902…補正要/不要判定手段
903…設計寸法補正手段
904…完成寸法保持手段
905…膜厚分布保持手段
10…レジスト膜形成装置
11…現像装置
12…エッチング装置
13…マザーガラス
14…導体膜
15…レジスト膜
16…膜厚分布計測手段
Claims (24)
- 基板上に薄膜を形成する工程と、前記薄膜をエッチングする工程とを複数回繰り返して、
前記基板上に複数本の走査信号線と、絶縁層を介して前記複数本の走査信号線と立体的に交差する複数本の映像信号線と、2本の隣接する走査信号線および2本の隣接する映像信号線で囲まれた画素領域に対して配置されるTFT素子および画素電極とを形成する表示パネルの製造方法であって、
前記基板に形成された薄膜上に感光性のレジスト膜を形成する第1の工程と、
あらかじめ用意された設計パターンに基づいて数値化した露光寸法を用いて前記レジスト膜を露光する第2の工程と、
前記第2の工程で露光した前記レジスト膜を現像してエッチングレジストを形成する第3の工程と、
前記第3の工程で形成したエッチングレジストを利用して前記薄膜をエッチングし、前記設計パターンを反映した薄膜パターンを形成する第4の工程と、
前記第4の工程で形成された薄膜パターンの完成寸法を計測する第5の工程と、
前記第5の工程で計測した薄膜パターンの完成寸法に基づいて、前記設計パターンを補正する第6の工程とを有し、
前記第6の工程で前記設計パターンを補正した後、前記第2の工程は、前記補正した設計パターンに基づいて数値化した露光寸法を用いて前記レジスト膜を露光することを特徴とする表示パネルの製造方法。 - 前記第2の工程は、前記レジスト膜の全領域を複数の微小領域に分割し、
前記露光寸法に基づいて前記複数の微小領域を、露光する微小領域と露光しない微小領域に分別し、
前記複数の微小領域のうちの、前記露光する微小領域のみを順次、または一括して露光することを特徴とする請求項1に記載の表示パネルの製造方法。 - 前記第2の工程で用いる前記露光寸法は、前記レジスト膜の露光する領域を1つの図形または複数の図形の組み合わせで表現し、各図形の寸法および位置によって露光する領域を特定することを特徴とする請求項1または請求項2に記載の表示パネルの製造方法。
- 前記第5の工程で計測する前記薄膜パターンの完成寸法は、前記基板上の複数の測定点における前記薄膜パターンを平面でみた完成寸法であり、
前記第6の工程は、前記各測定点における前記薄膜パターンを平面でみた完成寸法と、前記設計パターンの前記平面での設計寸法との差が、あらかじめ定められた値よりも小さくなるように前記設計パターンの前記平面でみた寸法を補正することを特徴とする請求項1乃至請求項3のいずれか1項に記載の表示パネルの製造方法。 - 前記第5の工程で計測する前記薄膜パターンの完成寸法は、前記基板上の複数の測定点における前記薄膜パターンを平面でみた完成寸法であり、
前記第6の工程は、前記各測定点における前記薄膜パターンを平面でみた完成寸法のばらつきが、あらかじめ定められた値よりも小さくなるように前記設計パターンの前記平面でみた寸法を補正することを特徴とする請求項1乃至請求項3のいずれか1項に記載の表示パネルの製造方法。 - 前記第5の工程で計測する前記薄膜パターンの完成寸法、および前記第6の工程で補正する前記設計パターンは、前記複数本の走査信号線を平面でみた寸法であることを特徴とする請求項4または請求項5に記載の表示パネルの製造方法。
- 前記第5の工程で計測する前記薄膜パターンの完成寸法、および前記第6の工程で補正する前記設計パターンは、前記複数本の映像信号線を平面でみた寸法であることを特徴とする請求項4または請求項5に記載の表示パネルの製造方法。
- 前記第5の工程で計測する前記薄膜パターンの完成寸法、および前記第6の工程で補正する前記設計パターンは、前記TFT素子のチャネル幅とチャネル長のいずれか一方、あるいは両方であることを特徴とする請求項4または請求項5に記載の表示パネルの製造方法。
- 前記第5の工程で計測する前記薄膜パターンの完成寸法、および前記第6の工程で補正する前記設計パターンは、前記画素電極を平面でみた寸法であることを特徴とする請求項4または請求項5に記載の表示パネルの製造方法。
- 前記第5の工程で計測する前記薄膜パターンの完成寸法は、前記基板上の複数の測定点における前記薄膜パターンを平面でみた寸法および膜厚であり、
前記第6の工程は、前記各測定点における前記薄膜パターンを平面でみた完成寸法および膜厚から算出される電気的特性と、前記設計パターンから得られる電気的特性との差が、あらかじめ定められた値よりも小さくなるように前記設計パターンの前記平面でみた寸法を補正することを特徴とする請求項1乃至請求項3のいずれか1項に記載の表示パネルの製造方法。 - 前記第5の工程で計測する前記薄膜パターンの完成寸法は、前記基板上の複数の測定点における前記薄膜パターンを平面でみた完成寸法および膜厚であり、
前記第6の工程は、前記各測定点における前記薄膜パターンを平面でみた完成寸法および膜厚から算出される電気的特性のばらつきが、あらかじめ定められた値よりも小さくなるように前記設計パターンの前記平面でみた寸法を補正することを特徴とする請求項1乃至請求項3のいずれか1項に記載の表示パネルの製造方法。 - 前記第5の工程で計測する前記薄膜パターンを平面でみた完成寸法および膜厚は、前記走査信号線を平面でみた完成寸法および膜厚であり、
前記第6の工程は、前記走査信号線の膜厚が薄い測定点に対する前記設計パターンの走査信号線の幅を広くし、前記走査信号線の膜厚が厚い測定点に対する前記設計パターンの走査信号線の幅を狭くすることを特徴とする請求項10または請求項11に記載の表示パネルの製造方法。 - 前記第5の工程で計測する前記薄膜パターンを平面でみた完成寸法および膜厚は、前記TFT素子のゲート絶縁膜の膜厚、前記TFT素子のドレイン電極とソース電極の間に構成されるチャネルの幅および長さであり、
前記第6の工程は、前記TFT素子のゲート絶縁膜の膜厚、前記TFT素子の前記チャネルの幅および長さから、各測定点における前記TFT素子の書き込み電流値を算出する工程と、算出した前記書き込み電流値に基づいて前記設計パターンの前記TFT素子の前記チャネルの幅と長さのいずれか一方、あるいは両方の寸法を補正する工程とを有することを特徴とする請求項10または請求項11に記載の表示パネルの製造方法。 - 前記第5の工程で計測する前記薄膜パターンを平面でみた完成寸法および膜厚は、前記走査信号線を平面でみた完成寸法および膜厚、前記映像信号線を平面でみた完成寸法、前記TFT素子のゲート絶縁膜の膜厚、前記TFT素子のチャネル幅およびチャネル長であり、
前記第6の工程は、前記走査信号線を平面でみた完成寸法および膜厚、前記映像信号線を平面でみた完成寸法、前記TFT素子のゲート絶縁膜の膜厚、前記TFT素子のチャネル幅およびチャネル長から各測定点における配線遅延時間を算出する工程と、
算出した前記配線遅延時間に基づいて前記設計パターンの前記TFT素子の前記チャネルの幅と長さのいずれか一方、あるいは両方の寸法を補正する工程とを有することを特徴とする請求項10または請求項11に記載の表示パネルの製造方法。 - 前記設計パターンの前記TFT素子の前記チャネルの幅および長さの補正は、前記TFT素子のドレイン電極の寸法、および前記TFT素子のソース電極の寸法の補正によって行うことを特徴とする請求項13または請求項14に記載の表示パネルの製造方法。
- 前記第5の工程で計測する前記薄膜パターンを平面でみた完成寸法および膜厚は、前記走査信号線、または前記走査信号線と併設して形成される保持容量線と前記画素電極の平面でみて重なる領域の寸法と、前記走査信号線または前記保持容量線と前記画素電極の間に介在する絶縁層の膜厚であり、
前記第6の工程は、前記走査信号線または前記保持容量線と前記画素電極の平面でみて重なる領域の寸法と、前記走査信号線または前記保持容量線と前記画素電極の間に介在する絶縁層の膜厚から、前記走査信号線または前記保持容量線と前記画素電極の平面でみて重なる領域に構成される保持容量を算出する工程と、
算出した前記保持容量に基づいて前記設計パターンの前記画素電極の前記走査信号線または前記保持容量線と平面でみて重なる領域の寸法を補正する工程とを有することを特徴とする請求項10または請求項11に記載の表示パネルの製造方法。 - 前記表示パネルは、一対の基板の間に液晶材料を挟持した液晶表示パネルであり、
前記走査信号線、前記映像信号線、前記TFT素子、および前記画素電極は、前記一対の基板のうちの一方の基板に前記薄膜パターンを積層して形成することを特徴とする請求項1乃至請求項16に記載の表示パネルの製造方法。 - 基板上に薄膜を形成する工程と、薄膜をエッチングする工程とを複数回繰り返して、
基板上に複数本の走査信号線と、絶縁層を介して前記複数本の走査信号線と立体的に交差する複数本の映像信号線と、2本の隣接する走査信号線および2本の隣接する映像信号線で囲まれた画素領域に対して配置されるTFT素子および画素電極とを形成する表示パネルの製造過程で、
前記薄膜上に形成した感光性のレジスト膜を露光する露光システムであって、
あらかじめ用意された設計パターンに基づいて数値化した露光寸法を用いて前記感光性のレジスト膜を露光する露光装置と、
前記基板上に形成された薄膜パターンの完成寸法を計測する完成寸法計測装置と、
前記完成寸法計測装置の計測結果に基づいて前記露光装置で用いる前記設計パターンの数値を補正し、前記補正した設計パターンを前記露光装置に送信する設計パターン補正装置とを有することを特徴とする露光システム。 - 前記露光装置は、外部装置または外部の記録媒体から前記設計パターンを取得する設計パターン取得手段と、
前記取得した設計パターンから前記露光寸法を作成する露光寸法作成手段と、
作成した前記露光寸法を保持する露光寸法保持手段と、
前記レジスト膜の全領域を複数の微小領域に分割し、前記露光寸法に基づいて前記複数の微小領域を、露光する微小領域と露光しない微小領域に分別する露光制御手段と、
前記複数の微小領域のうちの、前記露光する微小領域のみを順次、または一括して露光する露光ヘッドを有することを特徴とする請求項18に記載の露光システム。 - 前記完成寸法計測装置は、前記基板上の複数の測定点における前記薄膜パターンを平面でみた完成寸法を計測する装置であることを特徴とする請求項18または請求項19に記載の露光システム。
- 前記完成寸法計測装置は、前記基板上の複数の測定点における前記薄膜パターンを平面でみた完成寸法を計測する手段と、前記基板上の複数の測定点における前記薄膜パターンの膜厚を計測する手段を有することを特徴とする請求項18または請求項19に記載の露光システム。
- 前記完成寸法計測装置は、前記設計パターン補正装置と一体的に設けられていることを特徴とする請求項18乃至請求項21のいずれか1項に記載の露光システム。
- 前記露光装置、前記完成寸法計測装置、および前記設計パターン補正装置は、ネットワークを介して相互に接続されていることを特徴とする請求項18乃至請求項21のいずれか1項に記載の露光システム。
- 前記露光装置、前記計測装置、および前記設計パターン補正装置に加え、前記あらかじめ用意された設計パターンを保持する設計パターン保持装置を有し、
前記露光装置、前記計測装置、前記設計パターン補正装置、および前記設計パターン保持装置は、ネットワークを介して相互に接続されていることを特徴とする請求項18乃至請求項21のいずれか1項に記載の露光システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006218541A JP4907255B2 (ja) | 2006-08-10 | 2006-08-10 | 表示パネルの製造方法およびそれに用いる露光システム |
US11/878,397 US7655510B2 (en) | 2006-08-10 | 2007-07-24 | Manufacturing method of display device and exposure system for that |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006218541A JP4907255B2 (ja) | 2006-08-10 | 2006-08-10 | 表示パネルの製造方法およびそれに用いる露光システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008040436A JP2008040436A (ja) | 2008-02-21 |
JP4907255B2 true JP4907255B2 (ja) | 2012-03-28 |
Family
ID=39050393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006218541A Active JP4907255B2 (ja) | 2006-08-10 | 2006-08-10 | 表示パネルの製造方法およびそれに用いる露光システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7655510B2 (ja) |
JP (1) | JP4907255B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5398502B2 (ja) * | 2009-12-10 | 2014-01-29 | 株式会社東芝 | パターン作成方法、プロセス決定方法およびデバイス製造方法 |
KR20210154290A (ko) * | 2020-06-11 | 2021-12-21 | 삼성디스플레이 주식회사 | 커패시턴스 산출 방법 및 기판의 두께 산출 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005026360A (ja) * | 2003-06-30 | 2005-01-27 | Toshiba Corp | フォトマスクの欠陥検査方法、半導体装置の製造方法、およびフォトマスクの製造方法 |
JP4478411B2 (ja) * | 2003-07-22 | 2010-06-09 | 株式会社リコー | パターン形成方法 |
US7595506B2 (en) * | 2005-03-17 | 2009-09-29 | Hitachi Displays, Ltd. | Liquid crystal display device and display device |
-
2006
- 2006-08-10 JP JP2006218541A patent/JP4907255B2/ja active Active
-
2007
- 2007-07-24 US US11/878,397 patent/US7655510B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008040436A (ja) | 2008-02-21 |
US20080036987A1 (en) | 2008-02-14 |
US7655510B2 (en) | 2010-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9134615B2 (en) | Exposure method for glass substrate of liquid crystal display | |
JP5014810B2 (ja) | 表示装置およびその製造方法 | |
US9897876B2 (en) | Display substrate and method of manufacturing the same, display device | |
US9971220B2 (en) | COA substrate and manufacturing method thereof | |
JP6596048B2 (ja) | アライメントマーク付き基板の製造方法 | |
JP5052142B2 (ja) | 表示装置 | |
EP3657241B1 (en) | Array substrate and manufacturing method thereof, and display device | |
JP2006293343A (ja) | 液晶表示装置及び表示装置 | |
TWI597830B (zh) | 顯示裝置 | |
JP4907255B2 (ja) | 表示パネルの製造方法およびそれに用いる露光システム | |
US10942403B2 (en) | Display substrate and display apparatus | |
CN110764327A (zh) | 阵列基板及其制备方法 | |
JP4934459B2 (ja) | 設計装置、直描露光装置及びそれらを用いた直描露光システム | |
JP5380726B2 (ja) | フラットパネルディスプレイ及びその製造方法並びに引き出し配線の設計方法 | |
JP2009145681A (ja) | 表示装置の製造方法 | |
JP5043474B2 (ja) | 表示装置 | |
US20220276742A1 (en) | Touch display panel and manufacturing method thereof, and display device | |
JP2008134407A (ja) | 表示装置 | |
JP2008145803A (ja) | 表示装置 | |
WO2024092431A1 (zh) | 一种阵列基板及其制造方法、显示装置 | |
JP2007148184A (ja) | 表示装置 | |
US20240210747A1 (en) | Array substrate and method for manufacturing same, and liquid crystal panel | |
US20220365624A1 (en) | Touch control structure, display panel, display apparatus, and method of fabricating touch control structure | |
JP2009192995A (ja) | 表示装置の製造方法 | |
JP4100644B2 (ja) | パターンレイアウト装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090422 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4907255 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |