JP2007148184A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2007148184A
JP2007148184A JP2005344962A JP2005344962A JP2007148184A JP 2007148184 A JP2007148184 A JP 2007148184A JP 2005344962 A JP2005344962 A JP 2005344962A JP 2005344962 A JP2005344962 A JP 2005344962A JP 2007148184 A JP2007148184 A JP 2007148184A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
thickness
width
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005344962A
Other languages
English (en)
Inventor
Takeshi Ohara
健 大原
Atsushi Oida
淳 大井田
Yutaka Saito
裕 斉藤
Yoshiaki Nakayoshi
良彰 仲吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2005344962A priority Critical patent/JP2007148184A/ja
Publication of JP2007148184A publication Critical patent/JP2007148184A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 表示装置の画質むらを低減する。
【解決手段】 複数本の第1配線と、前記複数本の第1配線上に、絶縁膜を介して前記複数本の第1配線と交差するように配置された第2配線とを有する表示装置であって、前記複数本の第1の配線と前記絶縁膜を介して配置されている前記複数本の第2の配線の交差領域のある箇所において、前記第1の配線と前記第2の配線の間に配置されている前記絶縁膜の厚さが、前記複数本の第1の配線と前記絶縁膜を介して配置されている前記複数本の第2の配線の交差領域のある箇所とは別の箇所の前記第1の配線と前記第2の配線の間に配置されている前記絶縁膜の厚さより厚く、前記ある箇所の前記第2配線の幅は、前記ある箇所とは別の箇所の前記第2配線の幅より広い表示装置である。
【選択図】 図7

Description

本発明は、表示装置に関し、特に、TFT液晶表示装置に適用して有効な技術に関するものである。
現在、画像や映像を表示する表示装置には、画素単位に薄膜トランジスタ(TFT)を配置したアクティブマトリクス型の液晶表示装置が広く製造、使用されている。このアクティブマトリクス型の液晶表示装置は、たとえば、ガラス基板上に複数本のゲート信号線(走査信号線とも呼ばれる)と、この複数本のゲート信号線と交差する複数本のドレイン信号線(映像信号線とも呼ばれる)を配置し、ゲート信号線とドレイン信号線との交点付近にTFT素子を配置したTFT基板と、カラーフィルタなどを設けた対向基板で液晶材料を挟持して構成されている。
このアクティブマトリクス型の液晶表示装置は、高精細なカラー表示が可能な表示装置として、たとえば、PC(Personal Computer)のディスプレイやテレビなどに広く採用されている。
アクティブマトリクス型の液晶表示装置で用いられるTFT基板についてさらに詳しく説明すると、たとえば、ガラス基板上に複数本のゲート信号線,この複数本のゲート信号線上に配置されたゲート絶縁膜、このゲート絶縁膜上に下層の複数本のゲート信号線に交差するように配置されたドレイン信号線、さらにはソース電極、アモルファスシリコン(a-Si)膜、および画素電極などが設けられている。
TFT基板を製造するときには、たとえば、まず、ガラス基板上にゲート信号線形成用の導電膜を成膜する。そして、この導電膜上に、パターン形成用のエッチングレジストを形成した後、導電膜の不要な部分を除去してゲート信号線を形成する。その後、ゲート信号線の形成手順と同様に、成膜、レジスト形成、エッチングの一連の処理を繰り返し、ドレイン信号線などを形成していく。
また、エッチングレジストを形成する工程は、従来、導電膜上に感光性のレジスト材料を塗布し、マスクを用いて露光した後、現像していた。
前述したアクティブマトリクス型の液晶表示装置に代表される液晶表示装置は、近年、大画面化が進んでおり、TFT基板および対向基板に用いられるガラス基板も大型化している。そのため、ガラス基板上に導電膜や絶縁膜を成膜したときに、厚さのばらつきが生じやすくなっている。
従来のエッチングレジストを形成する工程は、マスクを用いて露光しているが、このマスクはあらかじめ設計されたマスク寸法を用いている。このため、たとえば、ゲート信号線形成用の導電膜を成膜したときに、この導電膜の厚さにばらつきがある場合でも、ゲート信号線は、常に一定の幅で形成されるようになっている。同様に、ゲート信号線上に絶縁膜を介して形成されるドレイン信号線やソース電極なども、常に一定の幅で形成されるようになっている。この結果、たとえば、ゲート信号線上に絶縁膜を介在させてドレイン信号線を形成したときに、この絶縁膜の厚さのばらつきにより、ゲート信号線とドレイン信号線の交差領域の配線容量にばらつきが生じることがあった。ゲート信号線とドレイン信号線の交差領域は、TFT基板上の各画素に対応しており、各交差領域の配線容量にばらつきがあると、液晶表示装置に画質むらが発生するという問題があった。
このような問題に対し、従来の液晶表示装置では、たとえば、ゲート信号線とドレイン信号線の間に介在する絶縁膜を厚くすることで、各交差領域の配線容量のばらつきを許容範囲内におさめていた。
しかしながら、このように絶縁膜を厚くする方法では、絶縁膜の成膜時間、材料費が増加し、液晶表示装置(液晶表示パネル)の製造コストが増加するという問題があった。
本発明の目的は、表示装置の画質むらを低減することが可能な技術を提供することにある。
本発明の他の目的は、表示装置の製造コストを低コストに抑え、かつ、画質むらを低減することが可能な技術を提供することにある。
本発明の目的ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。
(1)複数本の第1配線と、前記複数本の第1配線上に、絶縁膜を介して前記複数本の第1配線と交差するように配置された第2配線とを有する表示装置であって、前記複数本の第1の配線と前記絶縁膜を介して配置されている前記複数本の第2の配線の交差領域のある箇所において、前記第1の配線と前記第2の配線の間に配置されている前記絶縁膜の厚さが、前記複数本の第1の配線と前記絶縁膜を介して配置されている前記複数本の第2の配線の交差領域のある箇所とは別の箇所の前記第1の配線と前記第2の配線の間に配置されている前記絶縁膜の厚さより厚く、前記ある箇所の前記第2配線の幅は、前記ある箇所とは別の箇所の前記第2配線の幅より広い表示装置である。
(2)前記(1)において、前記ある箇所の前記第1配線の幅が、前記ある箇所とは別の箇所の前記第1配線の幅より狭い表示装置である。
(3)前記(1)または(2)において、前記ある箇所の第1配線と第2配線の交差面積を絶縁膜の厚さで除した値と、前記ある箇所とは別の箇所の第1配線と第2配線の交差面積を絶縁膜の厚さで除した値が等しい表示装置である。
(4)前記(1)または(2)において、前記ある箇所の交差領域の配線容量値と、前記ある箇所とは別の箇所の交差領域の配線容量値が等しい表示装置である。
(5)前記(1)から(4)のいずれかにおいて、前記ある箇所の前記絶縁膜の厚さおよび前記第2配線の幅をそれぞれID1およびCW12とし、前記ある箇所とは別の箇所の前記絶縁膜の厚さおよび前記第2配線の幅をそれぞれID2およびCW22とし、前記基板の対角に位置する2つの交差領域の距離をLsub、前記ある箇所と前記ある箇所とは別の箇所の基板対角線方向の距離をL12、誤差定数をσとすると、下記数式(1)を満たす表示装置である。
Figure 2007148184
(6)前記(1)から(4)のいずれかにおいて、前記ある箇所の前記絶縁膜の厚さおよび前記第1配線の幅、ならびに前記第2配線の幅をそれぞれID1およびCW11、ならびにCW12とし、前記ある箇所とは別の箇所の前記絶縁膜の厚さおよび前記第1配線の幅、ならびに前記第2配線の幅をそれぞれID2およびCW21、ならびにCW22とし、前記基板の対角に位置する2つの交差領域の距離をLsub、前記ある箇所と前記ある箇所とは別の箇所の基板対角線方向の距離をL12、誤差定数をσとすると、下記数式(2)を満たす表示装置である。
Figure 2007148184
(7)前記(1)から(4)のいずれかにおいて、前記ある箇所の交差領域の配線容量および前記第2配線の幅をそれぞれCC1およびCW12とし、前記ある箇所とは別の箇所の交差領域の配線容量をCC2とし、前記基板の対角に位置する2つの交差領域の距離をLsub、前記ある箇所と前記ある箇所とは別の箇所の基板対角線方向の距離をL12、誤差定数をσとすると、下記数式(3)を満たす表示装置である。
Figure 2007148184
(8)複数本の第1配線と、前記複数本の第1配線上に、絶縁膜を介して前記第1配線と交差するよう配置された複数本の第2配線を有し、四角形の表示領域を構成した表示装置であって、前記表示領域における最外側の第1配線の中央における前記絶縁膜の膜厚をt1、該最外側の第1配線が前記表示領域における最外側の第2配線と交差する箇所における前記絶縁膜の厚さをt2、該第2配線が前記表示領域の反対側の最外側の第1配線と交差する箇所における前記絶縁膜の厚さをt3とし、前記絶縁膜の膜厚がt1の位置に配置されている第2配線の幅をw1、前記絶縁膜の膜厚がt2の位置における第2配線の幅をw2、前記絶縁膜の膜厚がt3の位置に配置されている第2配線の幅をw3とすると、t1>t2>t3の関係であり、かつ、w1>w2>w3の関係である表示装置である。
(9)複数本の第1配線と、前記複数本の第1の配線上に、絶縁膜を介して前記第1配線と交差するよう配置された複数本の第2配線を有し、四角形の表示領域を構成した表示装置において、前記表示領域における、最外側の第2配線の中央における絶縁膜の膜厚をt1、該最外側の第2配線が前記表示領域における最外側の第1配線と交差する箇所における絶縁膜の厚さをt2、該第1配線が前記表示領域の反対側の最外側の第2配線と交差する箇所における絶縁膜の厚さをt3とし、前記絶縁膜の膜厚がt1の位置に配置されている第2配線の幅をw1、前記絶縁膜の膜厚がt2の位置における第2配線の幅をw2、前記絶縁膜の膜厚がt3の位置に配置されている第2配線の幅をw3とすると、t1>t2>t3の関係であり、かつ、w1>w2>w3の関係である表示装置である。
(10)複数本の第1配線と、前記複数本の第1配線上に、絶縁膜を介して前記第1配線と交差するよう配置された複数本の第2配線を有し、四角形の表示領域を構成した表示装置において、前記表示領域における最外側の第1配線と第2配線が交差する角部における絶縁膜の膜厚をt1、該角部から延長された第1配線が反対側の第2配線と交差する箇所における絶縁膜の厚さをt2、前記角部と対角の位置の箇所における絶縁膜の厚さをt3とし、前記絶縁膜の膜厚がt1の位置に配置されている第2配線の幅をw1、前記絶縁膜の膜厚がt2の位置における第2配線の幅をw2、前記絶縁膜の膜厚がt3の位置に配置されている第2配線の幅をw3とすると、t1>t2>t3の関係であり、かつ、w1>w2>w3の関係である表示装置である。
(11)複数本の第1配線と、前記複数本の第1配線上に、絶縁膜を介して前記第1配線と交差するよう配置された複数本の第2配線を有し、四角形の表示領域を構成した表示装置において、前記表示領域における中心部における絶縁膜の膜厚をt1、該中心部の第2配線が前記表示領域の最外側の第1配線と交差する箇所における絶縁膜の厚さをt2、前記表示領域における角部の絶縁膜の厚さをt3とし、前記絶縁膜の膜厚がt1の位置に配置されている第2配線の幅をw1、前記絶縁膜の膜厚がt2の位置における第2配線の幅をw2、前記絶縁膜の膜厚がt3の位置に配置されている第2配線の幅をw3とすると、t1>t2>t3の関係であり、かつ、w1>w2>w3の関係である表示装置である。
(12)前記(8)から(11)のいずれかにおいて、前記絶縁膜の膜厚がt1の位置に配置されている第1配線の幅をs1、前記絶縁膜の膜厚がt2の位置における第1配線の幅をs2、前記絶縁膜の膜厚がt3の位置に配置されている第1配線の幅をs3とすると、s1<s2<s3の関係である表示装置である。
(13)前記(1)から(12)のいずれかにおいて、前記第1配線および第2配線は、一対の基板で液晶材料を挟持した液晶表示パネルに配置されている表示装置である。
(14)前記(13)において、前記基板は、TFT(Thin Film Transistor)素子が画素単位で配置されており、前記第1配線はゲート信号線、前記第2配線はドレイン信号線である表示装置である。
本発明の表示装置は、前記手段(1)のように、前記第1配線と前記第2配線の交差領域において、各配線の間に介在する絶縁膜が厚い場合は第2配線の幅を広くし、薄い場合は第2配線の幅を狭くする。つまり、前記絶縁膜が厚い場合は交差領域の面積を広くし、薄い場合は交差領域の面積を狭くすることで、各交差領域の配線容量値のばらつきを低減する。このような構成にすることで、たとえば、従来の表示装置のように前記絶縁膜を厚くしなくても、前記絶縁膜の厚さのばらつきによる交差領域の配線容量値のばらつきを低減でき、表示装置の画質むらを低減することができる。そのため、前記絶縁膜を薄くして製造コストを低コストに抑えるとともに、画質むらを低減することができる。
なお、前記絶縁膜の厚さと第2配線の幅の関係は、表示装置上の任意の2つの交差領域について比較したときに、絶縁膜が厚いほうが交差領域の面積が広くなるような関係であればよい。
また、前記第1配線および前記第2配線は、1つの基板上に形成されている。前記基板に各配線や絶縁膜を形成する場合、たとえば、スパッタリングなどで配線形成用の導体膜や絶縁膜を成膜することが多い。そのため、ある箇所の交差領域の絶縁膜が別の箇所の交差領域の絶縁膜より厚い場合、前記ある箇所の第1配線が前記別の箇所の第1配線よりも厚いことが多い。このとき、前記手段(2)のように、前記ある箇所の第1配線の幅が、前記別の箇所の第1配線の幅よりも狭ければ、前記ある箇所の第1配線の配線抵抗と、前記別の箇所の第1配線の配線抵抗のばらつきを低減することができる。そのため、前記手段(2)のようにすることで、前記各交差領域の配線容量値のばらつきによる画質むらに加え、第1配線の配線抵抗のばらつきによる画質むらも低減できる。
なお、前記手段(1)または手段(2)のような構成にし、前記各交差領域の配線容量値のばらつきを低減する場合、具体的には、前記手段(3)または手段(4)のようにする。
また、前記手段(3)または手段(4)における「値が等しい」というのは、厳密に等しいことが好ましいが、実際には、前記基板の製造過程において若干の誤差が生じる。そのため、たとえば、前記手段(5)から手段(7)のように、各交差領域の第1配線および第2配線、ならびに絶縁膜の関係が、前記数式(1)から数式(3)のいずれかのような関係を満たすようにすることで、各交差領域の配線容量値のばらつきを画質むらに対する許容範囲内におさめる。
なお、前記数式(1)から数式(3)において、誤差定数σは、たとえば、前記第2配線を形成するときに、前記基板上のすべての領域で配線幅を等しくして形成した結果、対角に位置する2つの交差領域の各第2配線で生じる配線幅の誤差とする。
また、前記手段(1)から手段(7)のような構成を有する表示装置において、前記複数本の第1配線および前記複数本の第2配線が配置された基板は、たとえば、マザーガラスなどと呼ばれる大型のマザー基板から複数枚の前記基板を切り出して形成される。その場合、たとえば、前記絶縁膜を成膜すると、前記マザー基板上における前記基板の位置によって、絶縁膜の厚さの分布が異なる。このときの前記各交差領域における前記絶縁膜の厚さと前記第2配線の幅の関係は、たとえば、前記手段(8)から手段(11)のような4つのパターンに大別することができる。
また、前記手段(8)から手段(11)のような4つのパターンにおいて、前記複数本の第1配線の幅は、たとえば、前記手段(12)のような関係になっていることが好ましい。
また、前記手段(1)から手段(12)は、絶縁膜を介した第1配線と第2配線が交差している基板を備える表示装置であれば、どのような表示装置にも適用できるが、特に、液晶表示装置に適用することが好ましい。前記液晶表示装置は、前記手段(13)のように一対の基板で液晶材料を挟持した液晶表示パネルを備える表示装置であり、一方の基板に、TFT素子などのスイッチング素子が設けられている。そのため、前記スイッチング素子が設けられた基板を前記手段(1)から手段(12)のいずれかのような構成にすることで、製造コストを低コストに抑えるとともに、液晶表示装置の画質むらを低減することができる。
また、前記手段(1)から手段(12)のいずれかのような構成を、たとえば、前記液晶表示パネルのTFT素子が設けられた基板(TFT基板)に適用する場合、前記第1配線と第2配線の組み合わせとしては、たとえば、前記手段(14)のような組み合わせが考えられる。
以下、本発明について、図面を参照して実施の形態(実施例)とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
本発明の表示装置は、基板上に絶縁膜を介して設けられた複数本の第1配線と複数本の第2配線の各交差領域における配線容量値のばらつきを低減し、画質むらを低減するものである。また、配線容量値のばらつきを低減するために、交差領域間に配置されている絶縁膜が厚いところでは絶縁膜上に配置している第2配線の幅を広くし、交差領域間に配置されている絶縁膜が薄いところでは絶縁膜上に配置している第2配線の幅を細くするように製造しようというものである。
図1乃至図5は、本発明による実施例1の表示装置の概略構成を示す模式図である。
図1は液晶表示装置の一構成例を示す分解斜視図である。また、図2はTFT基板の概略構成を示す模式平面図である。また、図3はTFT基板の1画素の構成例を示す模式平面図である。また、図4は図3のA−A’線断面図、図5は図3のB−B’線断面図である。
図1において、1はTFT基板、2は対向基板、3A,3Bは偏光板、4はバックライトユニット、5はフレーム部材である。また、図2乃至図5において、100は透明基板、101はゲート信号線、102はドレイン信号線、103は第1絶縁膜、104はアモルファスシリコン膜、105はソース電極、106は第2絶縁膜、107は画素電極(表示電極)、THはスルーホールである。
本実施例1では、本発明を適用して好ましい表示装置の一例として、液晶表示装置を例に挙げる。液晶表示装置は、たとえば、図1に示すように、TFT素子がアレイ状に配置されたTFT基板1と、TFT基板1と対向する対向基板2と、TFT基板1および対向基板2を挟むように配置された一対の偏光板3A,3Bと、TFT基板1の下方(背面)に配置されるバックライトユニット4と、これらを一体的に保持するフレーム部材(上フレーム)5とを備える。また、このような液晶表示装置において、TFT基板1および対向基板2、ならびに偏光板3A,3Bは、液晶表示パネルとして一体物となっている。つまり、図1では図示を省略しているが、TFT基板1と対向基板2は、環状のシール材で接着されており、各基板1,2の間には液晶材料が封入されている。また、偏光板3A,3Bはそれぞれ、TFT基板1および対向基板2に貼り付けられている。
また、図1では図示を省略しているが、液晶表示装置は、前述した各構成要素の他に、たとえば、タイミングコントローラなどの回路を有する回路基板や、液晶駆動用のドライバICが実装されたTCP(Tape Carrier Package)またはCOF(Chip On Film)などの半導体パッケージを備えている。本実施例1の液晶表示装置では、装置が備える基本的な構成については、従来の液晶表示装置と同じでよいので、詳細な説明は省略する。
TFT基板1は、TFT素子を画素単位で配置した基板であり、たとえば、図2に示すように、ガラス基板などの透明基板100上に、ゲート信号線101およびドレイン信号線102がそれぞれ複数本設けられている。このとき、ゲート信号線101とドレイン信号線102は、互いに直交する方向に延在している。そして、2本の隣接するゲート信号線101と2本の隣接するドレイン信号線102で囲まれた領域に対応して1つの画素が形成されている。なお、ゲート信号線101は走査信号線とも呼ばれ、ドレイン信号線102は映像信号線とも呼ばれる。
TFT基板1の1画素の構成は、たとえば、図3乃至図5に示すようになっている。図3乃至図5に示した例では、透明基板100の表面にゲート信号線101が設けられている。そして、ゲート信号線101上に、ゲート絶縁膜として機能する第1絶縁膜103を介してアモルファスシリコン(a-Si)膜104が設けられている。また、第1絶縁膜103上には、アモルファスシリコン(a-Si)膜104と接続されたドレイン信号線102およびソース電極105が設けられている。
また、アモルファスシリコン膜104およびドレイン信号線102、ならびにソース電極105の上層には、第2絶縁膜106を介して画素電極107が設けられている。このとき、画素電極107は、図3および図4に示すように、スルーホールTHによりソース電極105と電気的に接続されている。また、画素電極107は、たとえば、図3に示すように、一部がゲート信号線101と重なって蓄積容量コンデンサを形成している。
図6乃至図12は、本実施例1の液晶表示装置の特徴を説明するための模式図である。
図6はTFT基板の任意の2画素の選択例を示す平面図である。また、図7は図6のPX1のTFT素子の周辺およびPX2のTFT素子の周辺の構成を並べて示した平面図である。また、図8は図7のC−C’線断面図およびD−D’線断面図を並べて示した図である。また、図9は図7のE−E’線断面図、図10は図7のF−F’線断面図である。また、図11はドレイン信号線の配線幅の定義を説明する模式断面図、図12はゲート信号線の配線幅の定義を説明する模式断面図である。
本実施例1の液晶表示装置では、TFT基板1に、図3乃至図5に示したような構成の画素(TFT素子)が2次元アレイ状に配置されている。そこで、たとえば、図6に示すように、あるゲート信号線1011とドレイン信号線102が交差する領域と対応する第1の画素PX1と、他のゲート信号線1012とドレイン信号線102が交差する領域と対応する第2の画素PX2を取り上げて、本実施例1の液晶表示装置の特徴を説明する。なお、以下の説明では、ゲート信号線およびドレイン信号線の配線幅のことを、単に幅と呼ぶ。
本実施例1の液晶表示装置では、図6に示した第1の画素PX1におけるTFT素子の周辺(第1周辺領域)TR1と、第2の画素PX2におけるTFT素子の周辺(第2周辺領域)TR2が、たとえば、図7乃至図10に示したような関係になっている。まず、第1周辺領域TR1のゲート信号線1011の幅GLW1と第2周辺領域TR2のゲート信号線1012の幅GLW2は等しいとする。
また、第1周辺領域TR1でのドレイン信号線102の幅DLW1は、第2周辺領域TR2でのドレイン信号線102の幅DLW2よりも広い。すなわち、第1周辺領域TR1でのゲート信号線1011とドレイン信号線102の交差領域CA1の面積は、第2周辺領域TR2でのゲート信号線1012とドレイン信号線102の交差領域CA2の面積よりも広くなっている。またこのとき、第1周辺領域TR1での第1絶縁膜103の厚さGID1(GID1’)は、第2周辺領域TR2での第1絶縁膜103の厚さGDI2(GID2’)よりも厚い。
なお、ここまでの説明では、第1の画素PX1と第2の画素PX2の位置関係が、図6に示したような位置関係である場合を挙げている。しかしながら、本発明の表示装置では、基板1上に多数存在する画素の中から任意の位置関係にある2画素を選択したときに、その2つの画素における第1絶縁膜103の厚さとドレイン信号線102の幅の関係が、前記第1の画素PX1と前記第2の画素PX2と同様の関係になるようにする。
第1絶縁膜103の厚さのばらつきは、絶縁膜の成膜過程で生じるばらつきであり、透明基板100が大型化するにつれて、そのばらつきは大きくなっている。そして、従来のようなマスクを使用する方法でドレイン信号線102を形成した場合、第1周辺領域TR1でのドレイン信号線102の幅DLW1と、第2周辺領域TR2でのドレイン信号線102の幅DLW2は、ほぼ同じである。そのため、第1絶縁膜103が厚い領域におけるゲート信号線101とドレイン信号線102の交差領域の配線容量値と、薄い領域におけるゲート信号線101とドレイン信号線102の交差領域の配線容量値の差が大きくなる傾向にある。そこで、従来の液晶表示装置では、たとえば、前記第1絶縁膜103を厚くして、各交差領域の配線容量値の差(ばらつき)が許容範囲内におさまるようにしていた。
一方、本実施例1の液晶表示装置では、第1絶縁膜103が厚い領域はドレイン信号線102の幅が広く、薄い領域はドレイン信号線102の幅が狭くなるようにする。つまり、第1絶縁膜103が厚い領域はゲート信号線101とドレイン信号線102の交差領域の面積が広く、薄い領域はゲート信号線101とドレイン信号線102の交差領域の面積が狭くなるようにする。このようにすることで、第1絶縁膜103が厚い領域におけるゲート信号線101とドレイン信号線102の交差領域の配線容量値と、薄い領域におけるゲート信号線101とドレイン信号線102の交差領域の配線容量値の差を小さくすることができる。つまり、本実施例1の液晶表示装置では、ドレイン信号線102の幅を制御することで各交差領域の配線容量値の差(ばらつき)を小さくする。そのため、従来の液晶表示装置よりも第1絶縁膜103を薄くすることができる。
なお、図9および図10に示した例では、ドレイン信号線102の断面が矩形(長方形)形状であり、各ドレイン信号線の幅DLW1,DLW2は一義的に決まる。しかしながら、ドレイン信号線102は一般に、導電膜をエッチングして形成するので、たとえば、アンダーカットなどにより、図11に示すように、断面が台形形状になる。この場合、ドレイン信号線102の幅DLWは、図11に示したように下底、すなわちゲート信号線101と向かい合う辺の幅とする。
また、ゲート信号線101の断面に関しても、たとえば、図4に示した例では、断面が矩形形状になっている。しかしながら、ゲート信号線101も一般に、導電膜をエッチングして形成するので、たとえば、アンダーカットなどにより、図12に示すように、断面が台形形状になる。この場合、ゲート信号線101の幅GLWは、図12に示したように上底、すなわち前記ドレイン信号線102と向かい合う辺の幅とする。
また、ここまでの説明では、まず、第1周辺領域TR1のゲート信号線1011の幅GLW1と第2周辺領域TR2のゲート信号線1012の幅GLW2は等しいとしている。しかしながら、実際には、第1周辺領域TR1のゲート信号線1011の幅GLW1と第2周辺領域TR2のゲート信号線1012の幅GLW2が異なる場合がある。そのため、ドレイン信号線102の幅を決めるときには、各ゲート信号線1011,1012の幅GLW1,GLW2のばらつきも考慮して決めることが好ましい。
図13は、本実施例1の液晶表示装置で用いるTFT基板の製造方法を説明するためのフロー図である。
本実施例1の液晶表示装置で用いるTFT基板1は、前述のように、ゲート信号線101上の第1絶縁膜103が厚い領域ではドレイン信号線102の幅を広くし、薄い領域ではドレイン信号線102の幅を狭くする。このようなTFT基板1を製造するには、たとえば、ドレイン信号線102やソース電極105を形成するための導電膜をエッチングするときに、エッチングレジストのパターンで透明基板100上の各領域に残すドレイン信号線102の幅を制御すればよい。エッチングレジストのパターンでドレイン信号線の幅を制御するには、エッチングレジストを露光するときに、たとえば、CADレイアウトデータなどの数値データに基づいてパターンを直接描画する方法を用いればよい。
TFT基板1を製造するときには、まず、図13に示すように、第1導電層の配線(第1配線)を形成する(ステップ601)。本実施例1の場合、第1配線はゲート信号線101であり、ガラス基板などの透明基板100上に導電膜を形成した後、エッチングして形成する。
このとき、透明基板100上に形成された各ゲート信号線101は、エッチング量のばらつきにより、信号線毎の幅、あるいは1本の信号線の延在方向の幅にばらつきが生じていることがある。そのため、ステップ601の後、形成した各第1配線(ゲート信号線101)の幅の分布を計測し、保持する(ステップ602)。
次に、ゲート信号線101上に層間絶縁膜(第1絶縁膜103)を形成し(ステップ603)する。そして、形成した第1絶縁膜103の膜厚分布を計測し、保持する(ステップ604)。
次に、保持しているゲート信号線101の幅の分布と、第1絶縁膜103の膜厚分布に基づいて、TFT基板1上の各領域における第2導電層の配線(第2配線)の幅を決定し、描画用データを更新する(ステップ605)。本実施例1の場合、第2配線はドレイン信号線102である。このとき、ドレイン信号線102の幅は、たとえば、各ゲート信号線101との交差領域で形成される各容量素子の配線容量値が等しくなるように決定する。
次に、図13では省略するが、たとえば、第1絶縁膜103上に、半導体層として、前記アモルファスシリコン膜104を形成する。アモルファスシリコン膜104は、たとえば、ゲート信号線101と同様に、第1絶縁膜103上に成膜した後、エッチングして形成する。
次に、第1絶縁膜103上に、ドレイン信号線102およびソース電極105を形成する。ドレイン信号線102およびソース電極105を形成するときには、まず、第1絶縁膜103上に第2導電層の導電膜を成膜する(ステップ606)。
次に、ステップ606で成膜した導電膜上にレジスト膜を成膜し、レジストパターンを露光、現像する(ステップ607)。ステップ607でレジストパターンを露光するときには、直描露光機を用い、前記ステップ605で更新した描画用データに基づいて露光する。
次に、ステップ607で形成したエッチングレジストをマスクとして導電膜をエッチングして第2導電層の配線、すなわちドレイン信号線102およびソース電極105を形成する(ステップ608)。
そして、エッチングレジストを除去する(ステップ609)と、図7乃至図10に示したように、介在する第1絶縁膜103の厚さに応じて幅が異なるドレイン信号線102を形成することができる。
その後、第2絶縁膜106、画素電極107などを形成すれば、本実施例1の液晶表示装置で用いるTFT基板1が得られる。このような手順でTFT基板1を製造すれば、第1絶縁膜103の成膜時間を短くするとともに材料費を低減することができる。
図13に示した手順に沿ってゲート信号線101やドレイン信号線102などを形成する場合、ステップ605では、たとえば、各領域における、ゲート信号線101とドレイン電極102の交差領域の面積を第1絶縁膜103の厚さで除した値が等しくなるように、各領域のドレイン信号線102の幅を決定すればよい。つまり、図7に示した例でいえば、第1周辺領域TR1における(GLW1×DLW1)/GID1’の値と、第2周辺領域TR2における(GLW2×DLW2)/GID2’の値が等しくなるように各領域TR1,TR2のドレイン信号線102の幅DLW1,DLW2を決定すればよい。
しかしながら、上述のような方法で各領域のドレイン信号線102の幅を決定し、その幅に基づいてエッチングレジストを形成した場合でも、前記ステップ608で導電膜をエッチングするときにばらつきが生じ、形成されたドレイン信号線102の幅にばらつきが生じることがある。そのため、ステップ605でドレイン信号線102の幅を決定するときには、ステップ608で生じるエッチングによる幅のばらつきを考慮して決定することが好ましい。
図14および図15は、ドレイン信号線の幅の決定方法の一例を説明するための模式図である。
本実施例1のような手順でTFT基板1を形成する場合、ステップ608で導電膜をエッチングしてドレイン信号線102およびソース電極105を形成したときに、透明基板100上の各領域におけるエッチング量のばらつきが生じることがある。そこで、本願発明者は、たとえば、図14に示した、透明基板100上の左上の画素PX(0,0)と右下の画素PX(X,Y)で、ドレイン信号線102の幅にどの程度のばらつき(誤差)が生じるか調べてみた。なお、前記左上の画素PX(0,0)は、四角形の表示領域の1つの角にある画素である。また、前記右下の画素PX(X,Y)は、前記表示領域の、前記左上の画素PX(0,0)がある角と対角に位置する角にある画素である。
ドレイン信号線102の幅のばらつきを調べるに当たって、画素PX(0,0)および画素PX(X,Y)では、ゲート信号線101の幅および交差領域の第1絶縁膜103の厚さはほぼ同一であるとした。そして、各画素に映像信号を送るドレイン信号線102の幅が同一になるようにエッチングレジストを形成し、ドレイン信号線102およびソース電極105を形成した。
このとき、画素PX(0,0)および画素PX(X,Y)のドレイン信号線102は、たとえば、図15に示すように、同じ幅になるように形成したにもかかわらず、画素PX(X,Y)のドレイン信号線102の幅DLW(X,Y)が、画素PX(0,0)のドレイン信号線102の幅DLW(0,0)よりも広くなった。具体的には、画素PX(0,0)および画素PX(X,Y)が対角方向の距離Lsub=80cmの場合、画素PX(X,Y)のドレイン信号線102の配線幅DLW(X,Y)のほうが2.6μm広かった。つまり、この例では、画素PX(X,Y)のドレイン信号線102の幅DLW(X,Y)に関して、描画用データに基づく配線幅DLW(X,Y)’と実際に形成された配線幅DLW(X,Y)の間に2.6μmの誤差が現れたことを意味する。
そこで、このエッチング量のばらつきが、対角線方向に連続的に変化していると仮定すると、図14に示した、対角方向の距離L12[cm]の2つの画素PX1,PX2に関して、ゲート信号線101の幅および交差領域の第1絶縁膜103の厚さから決定したドレイン電極102の幅と、その幅で形成した実際のドレイン信号線102の幅の最大誤差は、下記数式(4)のように表すことができる。
Figure 2007148184
数式(4)において、σは対角方向の距離Lsubの2つの画素PX(0,0),PX(X,Y)における幅の誤差である。
つまり、図13に示したステップ605で描画用データを更新する際に、ゲート信号線101の幅および交差領域の第1絶縁膜103の厚さに加えて、数式(4)で表されるエッチング量のばらつきに起因する誤差を考慮し、第1の画素PX1のドレイン信号線102の幅DLW1と第2の画素PX2のドレイン信号線102の幅DLW2が下記数式(5)のような関係を持つように更新することで、交差領域の配線容量のばらつきをより低減することができる。
Figure 2007148184
図16乃至図18は、本実施例1における2画素の他の選択例を示す模式平面図である。
本実施例1の表示装置では、前述のように、1つのTFT基板1上に多数存在する画素の中から任意の2画素を選択したときに、たとえば、図6に示したドレイン信号線102が共通でゲート信号線101が異なる2つの画素PX1,PX2と同様の関係が成立する。つまり、選択した2つの画素PX1,PX2が、たとえば、図16に示すように、ゲート信号線101が同一でドレイン信号線102が異なる関係であっても成立する。また、選択した2つの画素PX1,PX2が、たとえば、図17に示すように、ゲート信号線101およびドレイン信号線102が共に異なる関係であっても成立する。またさらに、選択した2つの画素PX1,PX2が、たとえば、図18に示すように、隣接した画素であっても成立する。
そのため、図13に示したステップ605で描画用データを更新する際には、上記の点をふまえ、任意の2画素PX1,PX2に関して、ドレイン信号線102の幅DLW1,DLW2が、下記数式(6)または数式(7)の関係を満たすように各ドレイン信号線102の幅を決定する。
Figure 2007148184
Figure 2007148184
なお、数式(7)において、CC1は第1の画素PX1の交差領域の配線容量値、CC2は第2の画素の交差領域の配線容量値である。
以上説明したように、本実施例1の液晶表示装置では、前記TFT基板1に形成するゲート信号線101とドレイン信号線102の交差領域の配線容量値のばらつきを低減することができ、画質むらを低減することができる。このとき、各交差領域の配線容量値のばらつきは、第1絶縁膜103の厚さのばらつきに基づいてドレイン信号線102の幅を変えることで低減している。そのため、第1絶縁膜103の厚さを、従来のように、たとえば、配線容量値のばらつきが許容範囲内におさまるような厚さまで厚くする必要がない。つまり、本実施例1の表示装置では、第1絶縁膜103を従来の表示装置より薄くでき、第1絶縁膜103の成膜時間の短縮、材料費の低減ができる。したがって、液晶表示装置の製造コストを低コストに抑え、かつ、画質むらを低減することができる。
図19乃至図22は、実施例1の液晶表示装置の変形例を説明するための模式図である。
図19はストレージ線を有するTFT基板の概略構成を示す模式平面図、図20はTFT素子の構成が異なるTFT基板の概略構成を示す模式平面図、図21は図20のTFT素子周辺の拡大平面図、図22は図21のG−G’線断面図である。
実施例1では、TFT基板1の構成例として、図3に示したように、ドレイン信号線102がゲート信号線101のみと交差している場合を挙げた。しかしながら、TFT基板1には種々の構成があり、たとえば、図19に示すように、ゲート信号線101に沿ってストレージ線108が設けられているTFT基板1もある。図19に示したTFT基板1では、ストレージ線108はゲート信号線101と同じ導電層に設けられている。また、画素電極107と同じ導電層には、対向電極109が設けられている。そして、画素電極107はソース電極105とスルーホールTH1で接続されており、対向電極109はストレージ線108とスルーホールTH2で接続されている。
このような構成のTFT基板1の場合、ドレイン信号線102は、ゲート信号線101およびストレージ線108と交差している。そのため、ドレイン信号線102とゲート信号線101の交差領域、およびドレイン信号線102とストレージ線108の交差領域のそれぞれで配線容量が構成される。この場合も、実施例1と同様の考え方で、TFT基板1上の任意の2画素PX1,PX2に関して、交差領域の面積を第1絶縁膜103の膜厚で除した値、あるいは配線容量値が等しくなるようにドレイン信号線102の幅を決定することで、各交差領域の配線容量値のばらつきを低減できる。
また、図3および図19に示した例では、ゲート信号線101の上層にアモルファスシリコン膜104およびドレイン信号線102、ならびにソース電極105を設けてTFT素子を構成している。しかしながら、TFT素子には種々の構成があり、たとえば、図20乃至図22に示すように、ゲート電極101の下層にポリシリコン配線110が設けられ、ゲート信号線101の上層にドレイン信号線102およびソース電極105が設けられた構成の場合もある。なお、ポリシリコン配線110は、半導体層であり、図3に示したアモルファスシリコン膜104と同等の機能を持つ配線である。このとき、ドレイン信号線102は、スルーホールTH3でポリシリコン配線110と接続されている。また、前記ソース電極105は、スルーホールTH4でポリシリコン配線110と接続されている。
このような構成のTFT基板1の場合、ゲート信号線101は、図21および図22に示したように、上層のドレイン信号線102と交差すると共に、下層のポリシリコン配線110とも交差している。
図20乃至図22に示したような構成のTFT基板1では、まず、透明基板100上に保護膜111を成膜した後、ポリシリコン配線110を形成する。そして、第3絶縁膜112を介在させてゲート電極101を形成する。このとき、ポリシリコン配線110は、ゲート信号線101などと同様にエッチングで形成するので、透明基板100上の各領域において、図21に示した幅Wp-Siにばらつきが生じる。また、同様に、第3絶縁膜112を成膜するときにも、膜厚GID3にばらつきが生じる。その結果、ポリシリコン配線110とゲート信号線101の交差領域CA3の配線容量値にもばらつきが生じ、画質むらが生じることがある。そこで、実施例1におけるゲート信号線101およびドレイン信号線102、ならびに第1絶縁膜103をそれぞれ、ポリシリコン配線110およびゲート信号線101、ならびに第3絶縁膜112に置き換えて考え、ゲート信号線101の幅を決定することで、ポリシリコン配線110とゲート信号線101の交差領域CA3の配線容量値のばらつきを低減することができる。
そしてその後、実施例1で説明したように、ゲート信号線101の幅および第1絶縁膜103の膜厚に基づいてドレイン信号線102の幅を決定すれば、ポリシリコン配線110とゲート信号線101の交差領域CA3の配線容量値のばらつき、およびゲート信号線101とドレイン信号線102の交差領域の配線容量値のばらつきを低減することができる。
また、詳細な説明は省略するが、図3乃至図5、図19、図20乃至図22に示したような構成のTFT基板1に限らず、種々の構成のTFT基板に本実施例1の考え方を適用できることはもちろんである。
またさらに、実施例1では、TFT基板1を有する液晶表示パネルを備えた液晶表示装置を例に挙げているが、これに限らず、同様の構成、つまり基板上に絶縁膜を介して設けられた第1配線と第2配線が交差している表示パネルに、実施例1の考え方を適用することで、画質むらを低減できることはもちろんである。そのような表示装置の例としては、たとえば、プラズマディスプレイ、有機EL(Electro Luminescence)ディスプレイなどがある。
このように、TFT基板1に限らず、種々の表示パネルの基板上での第1配線と第2配線の交差領域の配線容量値のばらつきを低減する場合、前記数式(5)乃至数式(7)は、下記数式(1)乃至(3)のように一般化すればよい。
Figure 2007148184
Figure 2007148184
Figure 2007148184
なお、数式(1)乃至数式(3)において、CW11,CW12,ID1,CC1はそれぞれ、第1の画素PX1の交差領域の第1配線(下層の配線)の幅,第2配線(上層の配線)の幅,絶縁膜の厚さ,交差領域の配線容量値である。また、CW21,CW22,ID2,CC2はそれぞれ、第2の画素PX2の交差領域の第1配線(下層の配線)の幅,第2配線(上層の配線)の幅,絶縁膜の厚さ,交差領域の配線容量値である。
図23および図24は、本発明による実施例2の表示装置の概略構成を示す模式図である。
図23は任意の2画素のTFT素子周辺の拡大平面図を並べた図である。また、図24は図23のH−H’線断面図およびJ−J’線断面図を並べた図である。
本実施例2の表示装置は、実施例1と同様の構成の液晶表示装置であり、たとえば、図3乃至図5に示したような構成の画素がアレイ状に設けられたTFT基板1を有する液晶表示パネルを備えているとする。
このとき、TFT基板1上の任意の2画素として、たとえば、図6に示したように、ドレイン信号線102が共通でゲート信号線101が異なる2つの画素PX1,PX2を選択したとする。そして、選択した2つの画素PX1,PX2のTFT素子の周辺(第1周辺領域TR1,第2周辺領域TR2)を比較すると、たとえば、図23に示すようになっているとする。まず、第1周辺領域TR1のゲート信号線1011の配線幅GLW1が、第2周辺領域TR2のゲート信号線1012の配線幅GLW2よりも狭い。また、第1周辺領域TR1のドレイン信号線102の配線幅DLW1が、第2周辺領域TR2のドレイン信号線102の配線幅DLW2よりも広い。
またこのとき、第1周辺領域TR1のゲート信号線1011と第2周辺領域TR2のゲート信号線1012は、図24に示すように、第1周辺領域TR1のゲート信号線1011の厚さGLD1が、第2周辺領域TR2のゲート信号線1012の厚さGLD2よりも厚くなっている。またさらに、第1周辺領域TR1のゲート信号線1011の断面積GLW1×GLD1の値は、第2周辺領域TR1のゲート信号線1012の断面積GLW2×GLD2の値と等しいとする。
ゲート信号線101を形成するときには一般に、透明基板100上に導電膜を成膜し、導電膜上にエッチングレジストを形成した後、導電膜をエッチングして形成する。このとき、前記導電膜を成膜する工程では、第1絶縁膜103を成膜する工程と同様に、透明基板100上の各領域で導電膜の厚さにばらつきが生じる。そのため、導電膜をエッチングするときに、あらかじめ定められた幅に基づいてエッチングレジストのパターンを形成すると、各領域のゲート信号線101の幅はほぼ同一となり、厚さのばらつきに応じて断面積にばらつきが生じる。そのため、各ゲート信号線101の配線抵抗にばらつきが生じ、画質むらが生じることがある。
そこで、ゲート信号線101を形成するときに、導電膜の膜厚分布を計測し、図24に示したように、導電膜が厚い領域は幅を狭くし、薄い領域は幅を広くすることで、各ゲート信号線101の配線抵抗のばらつきを低減することができる。
そしてさらに、実施例1で説明した点を考慮して、各ゲート信号線101上にドレイン信号線102を形成することで、ゲート信号線101とドレイン信号線102の交差領域の配線容量値のばらつきを低減することができる。その結果、画質むらをさらに低減することができる。
図25は、本実施例2のTFT基板の製造方法の一例を説明するためのフロー図である。
このようなTFT基板1を製造するには、たとえば、ゲート信号線101を形成するための導電膜をエッチングするときに、エッチングレジストのパターンで透明基板100上の各領域に残すゲート信号線101の幅を制御すればよい。エッチングレジストのパターンで幅を制御するには、実施例1と同様で、前記エッチングレジストを露光するときに、たとえば、CADレイアウトデータなどの数値データに基づいてパターンを直接描画する方法を用いればよい。
本実施例2のような構成のTFT基板1を製造するときには、まず、図25に示すように、透明基板100上に第1導電層の導電膜を成膜する(ステップ601a)。
次に、ステップ601aで形成した導電膜の膜厚分布を計測する(ステップ601b)。
次に、計測した導電膜の膜厚分布に基づいて、透明基板100上の各領域に形成するゲート信号線101の配線幅を決定し、描画用データを更新する(ステップ601c)。ステップ601cでは、膜厚分布に基づき、各領域のゲート信号線101の断面積が一定になるように配線幅を決定する。またこのとき、配線幅は、たとえば、実施例1で説明したように、透明基板100上の各領域におけるエッチング量のばらつきを考慮して決定することが好ましい。
次に、ステップ601aで成膜した導電膜上にレジスト膜を成膜し、レジストパターンを露光、現像する(ステップ601d)。ステップ601dでレジストパターンを露光するときには、直描露光機を用い、前記ステップ601cで更新した描画用データに基づいて露光する。
次に、ステップ601dで形成したエッチングレジストをマスクとして導電膜をエッチングして第1導電層の配線、すなわちゲート信号線101を形成する(ステップ601e)。
そして、エッチングレジストを除去する(ステップ601f)と、図24に示したように、膜厚に応じて配線幅が異なるゲート信号線101を形成することができる。
また、手順でゲート信号線101を形成した後は、実施例1で説明した手順、すなわち図13に示したステップ602からステップ609の工程を行い、第1絶縁膜103、アモルファスシリコン膜104、ドレイン信号線102およびソース電極105などを形成していけばよい。
以上説明したように、本実施例2の表示装置によれば、実施例1と同様に、表示装置の製造コストを低コストに抑え、かつ、画質むらを低減することができる。
また、本実施例2の表示装置では、ゲート信号線101とドレイン信号線102の交差領域の配線容量値のばらつきを低減できるとともに、ゲート信号線101の断面積(配線抵抗)のばらつきも低減することができる。そのため、表示装置の画質むらをさらに低減することができる。
なお、本実施例2では、表示装置として、実施例1と同様の液晶表示装置を例に挙げたが、これに限らず、プラズマディスプレイや有機ELディスプレイなどの表示装置にも適用できるのはもちろんである。
実施例1および実施例2では、表示装置の表示領域における任意の2箇所(2画素)の絶縁膜の厚さと第1配線の幅および第2配線の幅の関係について説明した。
実施例3は、実施例1および実施例2で説明した関係を前提とし、表示装置の表示領域の、ある特定の3箇所の絶縁膜と第1配線の幅および第2配線の幅の関係について規定した実施例である。
現在、表示装置の表示パネルに用いられる前記TFT基板1やCF基板2などの基板は、たとえば、1枚のマザーガラスから2面の基板を切り出したり、4面の表示パネルを切り出したりして製造されている。
図26は、1枚のマザーガラスから2枚の基板を切り出す場合の絶縁膜の膜厚分布を示す模式図である。
1枚のマザーガラスから2枚の基板を切り出す、いわゆる2面取りの場合、図26に示すように、マザーガラス7に、2個の、基板として切り出す領域701,702がある。この2個の領域701,702にはそれぞれ、たとえば、図2乃至図5に示したような構成のTFT基板1が形成される。そして、TFT基板1を形成した後、マザーガラス7から2個の領域701,702を切り出して、表示パネルを形成する。
このような2面取りの場合、マザーガラス7の各領域701,702に、複数本の第1配線(たとえばゲート信号線101)を形成した後、この第1配線上に絶縁膜(たとえば第1絶縁膜103)を成膜すると、その膜厚の分布は、たとえば、図26に示すように、マザーガラス7上の中心Pを中心とする同心円BL1,BL2,BL3,BL4で表すことができる。このとき、絶縁膜の膜厚は、中心Pを含む同心円BL1の内側の領域、同心円BL1の外側でありかつ同心円BL2の内側の領域、同心円BL2の外側でありかつ同心円BL3の内側の領域、同心円BL3の外側でありかつ同心円BL4の内側の領域の順に薄くなっていく。また、各領域の中でも、中心Pから遠ざかるにつれて、絶縁膜の膜厚はだんだんと薄くなっていく。同心円BL4の外側の領域も、中心Pから遠ざかるにつれて、絶縁膜の膜厚がだんだんと薄くなっていく。これは、絶縁膜を形成する際に、たとえば、プラズマCVD法により形成するためである。
図27は、1枚のマザーガラスから4枚の基板を切り出す場合の絶縁膜の膜厚分布を示す模式図である。
1枚のマザーガラスから4枚の基板を切り出す、いわゆる4面取りの場合、図27に示すように、マザーガラス7に、4個の、基板として切り出す領域711,712,713,714がある。この4個の領域711〜714にはそれぞれ、たとえば、図2乃至図5に示したような構成のTFT基板1が形成される。そして、TFT基板1を形成した後、マザーガラス7から4個の領域711〜714を切り出して、表示パネルを形成する。
このような4面取りの場合、マザーガラス7の4個の領域711〜714に、複数本の第1配線(たとえばゲート信号線101)を形成した後、この第1配線上に絶縁膜(たとえば第1絶縁膜103)を成膜すると、その膜厚の分布は、たとえば、図27に示すように、マザーガラス7上の中心Pを中心とする同心円BL1,BL2,BL3,BL4で表すことができる。このとき、絶縁膜の膜厚は、中心Pを含む同心円BL1の内側の領域、同心円BL1の外側でありかつ同心円BL2の内側の領域、同心円BL2の外側でありかつ同心円BL3の内側の領域、同心円BL3の外側でありかつ同心円BL4の内側の領域の順に薄くなっていく。また、各領域の中でも、中心Pから遠ざかるにつれて、絶縁膜の膜厚はだんだんと薄くなっていく。また、同心円BL4の外側の領域も、中心Pから遠ざかるにつれて、絶縁膜の膜厚がだんだんと薄くなっていく。
図28は、1枚のマザーガラスから6枚の基板を切り出す場合の絶縁膜の膜厚分布を示す模式図である。
1枚のマザーガラスから6枚の基板を切り出す、いわゆる6面取りの場合、図28に示すように、マザーガラス7に、6個の、基板として切り出す領域721,722,723,724,725,726がある。この6個の領域721〜726にはそれぞれ、たとえば、図2乃至図5に示したような構成のTFT基板1が形成される。そして、TFT基板1を形成した後、マザーガラス7から6個の領域721〜726を切り出して、表示パネルを形成する。
このような6面取りの場合、マザーガラス7の6個の領域721〜726に、複数本の第1配線(たとえばゲート信号線101)を形成した後、この第1配線上に絶縁膜(たとえば第1絶縁膜103)を成膜すると、その膜厚の分布は、たとえば、図28に示すように、マザーガラス7上の中心Pを中心とする同心円BL1,BL2,BL3,BL4で表すことができる。このとき、絶縁膜の膜厚は、中心Pを含む同心円BL1の内側の領域、同心円BL1の外側でありかつ同心円BL2の内側の領域、同心円BL2の外側でありかつ同心円BL3の内側の領域、同心円BL3の外側でありかつ同心円BL4の内側の領域の順に薄くなっていく。また、各領域の中でも、中心Pから遠ざかるにつれて、絶縁膜の膜厚はだんだんと薄くなっていく。また、同心円BL4の外側の領域も、中心Pから遠ざかるにつれて、絶縁膜の膜厚がだんだんと薄くなっていく。
図29は、1枚のマザーガラスから15枚の基板を切り出す場合の絶縁膜の膜厚分布を示す模式図である。
1枚のマザーガラスから15枚の基板を切り出す、いわゆる15面取りの場合、図29に示すように、マザーガラス7に、15個の、基板として切り出す領域731,732,733,734,735,736,737,738,739,740,741,742,743,744,745がある。この15個の領域731〜745にはそれぞれ、たとえば、図2乃至図5に示したような構成のTFT基板1が形成される。そして、TFT基板1を形成した後、マザーガラス7から15個の領域731〜745を切り出して、表示パネルを形成する。
このような15面取りの場合、マザーガラス7の15個の領域731〜745に、複数本の第1配線(たとえばゲート信号線101)を形成した後、この第1配線上に絶縁膜(たとえば第1絶縁膜103)を成膜すると、その膜厚の分布は、たとえば、図28に示すように、マザーガラス7上の中心Pを中心とする同心円BL1,BL2,BL3,BL4で表すことができる。このとき、絶縁膜の膜厚は、中心Pを含む同心円BL1の内側の領域、同心円BL1の外側でありかつ同心円BL2の内側の領域、同心円BL2の外側でありかつ同心円BL3の内側の領域、同心円BL3の外側でありかつ同心円BL4の内側の領域の順に薄くなっていく。また、各領域の中でも、中心Pから遠ざかるにつれて、絶縁膜の膜厚はだんだんと薄くなっていく。また、同心円BL4の外側の領域も、中心Pから遠ざかるにつれて、絶縁膜の膜厚がだんだんと薄くなっていく。
ここで、図26乃至図29に示したように、1枚のマザーガラス7から多面取りを行う場合に切り出される各領域、つまり1枚の基板における絶縁膜の膜厚の分布は、次の4つのパターンに分類されることがわかる。
1つめのパターンは、絶縁膜の膜厚の分布が、図26に示した領域701、図29に示した領域737,739のようになるパターンである。この1つめのパターンの特徴について、図30を用いて説明する。
図30は、1枚の基板における絶縁膜の膜厚分布の1つめのパターンを説明するための模式図である。
絶縁膜の膜厚分布の1つめのパターンを説明するにあたって、図30に示すように、2面取りの場合におけるマザーガラス7の1つの領域701を例に挙げる。図30において、101,101は、表示領域における最外に配置されているゲート信号線(第1配線)を示しており、102,102は、表示領域における最外に配置されているドレイン信号線(第2配線)を示している。つまり、この2本のゲート信号線101,101と、2本のドレイン信号線102,102に囲まれた領域が、本発明でいうところの表示領域となる。そして、この表示領域には、図示していない複数本のゲート信号線、表示領域の中央部に配置されたドレイン信号線102および図示していない複数本のドレイン信号線が配置されている。
1つめのパターンでは、図30に示した領域701内の表示領域における最外側のゲート信号線101の中央部分、すなわちドレイン信号線102と交差する点C1における絶縁膜の膜厚t1が一番厚くなる。そして、表示領域における点C1の延長上で最外側のドレイン信号線102と交差する点C2の絶縁膜の膜厚t2は、点C1における絶縁膜の膜厚t1よりも薄くなる。また、表示領域におけるドレイン信号線102が表示領域のもう一方の最外側のゲート信号線101と交差する点C3の絶縁膜の膜厚t3は、点C2の絶縁膜の膜厚t2よりも薄くなる。
そして、基板上に複数本の第1配線を配置し、その上に絶縁膜を配置し、さらにこの絶縁膜の上に、複数本の第1配線と交差するように複数本の第2配線を配置した本発明のような表示装置における第1配線、第2配線も含めた関係では、基板(領域701)の表示領域における最外側の第1配線(たとえばゲート信号線)の中央における絶縁膜(たとえば第1絶縁膜)の膜厚をt1、この最外側の第1配線が表示領域における最外側の第2配線(たとえばドレイン信号線)と交差する箇所における絶縁膜の厚さをt2、この第2配線が表示領域の反対側の最外側の第1配線と交差する箇所における絶縁膜の厚さをt3とし、絶縁膜の膜厚がt1の位置に配置されている第2配線の幅をw1、絶縁膜の膜厚がt2の位置における第2配線の幅をw2、絶縁膜の膜厚がt3の位置に配置されている第2配線の幅をw3とすると、t1>t2>t3の関係であり、かつ、w1>w2>w3の関係となるというものである。これが、1つめのパターンにおける絶縁膜の厚さと第2配線の幅の関係の特徴の1つである。
さらに、実施例2の考えを適用すれば、絶縁膜の膜厚がt1の位置における第1配線の幅をs1、絶縁膜の膜厚がt2の位置における第1配線の幅をs2、絶縁膜の膜厚がt3の位置に配置された第1配線の幅をs3とすると、t1>t2>t3の関係であり、かつw1>w2>w3の関係であれば、s1<s2<s3の関係となる。
なお、図30には、1つめのパターンの例として2面取りの場合を挙げているが、図29に示した15面取りの場合における領域737,739も、同様の関係(特徴)を持つことはもちろんである。
このような関係を持つ表示パネルでは、画質むらを低減することが可能となる。
次に、2つめのパターンを説明する。2つめのパターンは、絶縁膜の膜厚の分布が、図28に示した領域722,725、図29に示した領域732,735,741,744のようになるパターンである。この2つめのパターンの特徴について、図31を用いて説明する。
図31は、1枚の基板における絶縁膜の膜厚分布の2つめのパターンを説明するための模式図である。
絶縁膜の膜厚分布の2つめのパターンを説明するにあたっては、図31に示すように、6面取りの場合におけるマザーガラス7の1つの領域722を例に挙げる。図31において、101,101は、表示領域における最外に配置されているゲート信号線(第1配線)を示しており、102,102は表示領域における最外に配置されているドレイン信号線(第2配線)を示している。つまり、この2本のゲート信号線101,101と、2本のドレイン信号線102,102に囲まれた領域が、本発明でいうところの表示領域となる。そして、この表示領域には、表示領域の中央部に配置されたゲート信号線101および図示していない複数本のゲート信号線、図示していない複数本のドレイン信号線が配置されている。
2つめのパターンでは、図31に示した領域722内の表示領域における最外側のドレイン信号線102の中央部分、すなわちゲート信号線101と交差する点C1における絶縁膜の膜厚t1が一番厚くなる。そして、表示領域における点C1の延長上で最外側のゲート信号線101と交差する点C2の絶縁膜の膜厚t2は、点C1における絶縁膜の膜厚t1よりも薄くなる。また、表示領域におけるゲート信号線101が表示領域のもう一方の最外側のドレイン信号線102と交差する点C3の絶縁膜の膜厚t3は、点C2の絶縁膜の膜厚t2よりも薄くなる。
そして、基板上に複数の第1配線を配置し、その上に絶縁膜を配置し、さらにこの絶縁膜の上に、複数本の第1配線と交差するように複数本の第2の配線を配置した本発明のような表示装置における第1配線、第2配線も含めた関係では、基板(領域722)の表示領域における最外側の第2配線(たとえばドレイン信号線)の中央における絶縁膜の膜厚をt1、この最外側の第2配線が表示領域における最外側の第1配線(たとえばゲート信号線)と交差する箇所における絶縁膜の厚さをt2、この第1配線が表示領域の反対側の最外側の第2配線と交差する箇所における絶縁膜の厚さをt3とし、絶縁膜の膜厚がt1の位置に配置されている第2配線の幅をw1、絶縁膜の膜厚がt2の位置における第2配線の幅をw2、絶縁膜の膜厚がt3の位置に配置されている第2配線の幅をw3とすると、t1>t2>t3の関係であり、かつ、w1>w2>w3の関係となるというものである。これが、2つめのパターンにおける絶縁膜の厚さと第2配線の幅の関係の特徴の1つである。
さらに、実施例2の考えを適用すれば、絶縁膜の膜厚がt1の位置に配置されている第1配線の幅をs1、絶縁膜の膜厚がt2の位置における第1配線の幅をs2、絶縁膜の膜厚がt3の位置に配置されている第1配線の幅をs3とすると、t1>t2>t3の関係であり、かつ、w1>w2>w3の関係であれば、s1<s2<s3の関係となる。
なお、図31には、2つめのパターンの例として6面取りの場合を挙げているが、図29に示した15面取りの場合における領域732,735,741,744も、同様の関係(特徴)を持つことはもちろんである。
このような関係の表示パネルでは、画質むらを低減することが可能となる。
次に、3つめのパターンを説明する。3つめのパターンは、絶縁膜の膜厚の分布が、図27に示した領域711,712,713,714、図28に示した領域721,723,724,726、図29に示した領域731,733,734,736,740,742,743,745のようになるパターンである。この3つめのパターンの特徴について、図32を用いて説明する。
図32は、1枚の基板における絶縁膜の膜厚分布の3つめのパターンを説明するための模式図である。
絶縁膜の膜厚分布の3つめのパターンを説明するにあたっては、図32に示すように、4面取りの場合におけるマザーガラス7の1つの領域711を例に挙げる。図32において、101,101は、表示領域における最外に配置されているゲート信号線(第1配線)を示しており、102,102は表示領域における最外に配置されているドレイン信号線(第2配線)を示している。つまり、この2本のゲート信号線101,101と、2本のドレイン信号線102,102に囲まれた領域が、本発明でいうところの表示領域となる。そして、この表示領域には、図示していない複数本のゲート信号線、図示していない複数本のドレイン信号線が配置されている。
3つめのパターンでは、図32に示した領域711内の表示領域における最外側のゲート信号線101とドレイン信号線102が交差する点C1(角部)における絶縁膜の膜厚t1が一番厚くなる。そして、表示領域における点C1の延長上でもう一方の最外側のドレイン信号線102と交差する点C2の絶縁膜の膜厚t2は、点C1における絶縁膜の膜厚t1よりも薄くなる。また、表示領域における点C1とは対角に位置する点C3の絶縁膜の膜厚t3は、点C2の絶縁膜の膜厚t2よりも薄くなる。
そして、基板上に複数本の第1配線を配置し、その上に絶縁膜を配置し、さらにこの絶縁膜の上に、複数本の第1配線と交差するように複数本の第2配線を配置した本発明のような表示パネルにおける第1配線、第2配線も含めた関係では、基板(領域711)の表示領域における最外側の第1配線と第2配線が交差する箇所(すなわちある角部)における絶縁膜の膜厚をt1、この角部から延長された第1配線が第2配線と交差する箇所における絶縁膜の厚さをt2、表示領域における絶縁膜の厚さがt3である箇所と対角の位置の箇所における絶縁膜の厚さをt3とし、絶縁膜の膜厚がt1の位置に配置されている第2配線の幅をw1、絶縁膜の膜厚がt2の位置における第2配線の幅をw2、絶縁膜の膜厚がt3の位置に配置されている第2配線の幅をw3とすると、t1>t2>t3の関係であり、かつ、w1>w2>w3の関係となるというものである。これが、3つめのパターンにおける絶縁膜の厚さと第2配線の幅の関係の特徴の1つである。
さらに、実施例2の考えを適用すれば、絶縁膜の膜厚がt1の位置に配置されている第1配線の幅をs1、絶縁膜の膜厚がt2の位置における第1配線の幅をs2、絶縁膜の膜厚がt3の位置に配置されている第1配線の幅をs3とすると、t1>t2>t3の関係であり、かつ、w1>w2>w3の関係であれば、s1<s2<s3の関係となる。
なお、図32には、3つめのパターンの例として4面取りの場合の1つの領域711を挙げているが、4面取りの場合、残りの領域712〜714も、同様の関係(特徴)を持つ。また、4面取りの場合に限らず、図28に示した6面取りの場合における領域721,723,724,726、図29に示した15面取りの場合における領域731,733,734,736,740,742,743,745も、同様の関係(特徴)を持つことはもちろんである。
このような関係の表示パネルでは、画質むらを低減することが可能となる。
最後に、4つめのパターンを説明する。4つめのパターンは、絶縁膜の膜厚の分布が、図29に示した領域738のようになるパターンである。この4つめのパターンの特徴について、図33を用いて説明する。
図33は、1枚の基板における絶縁膜の膜厚分布の4つめのパターンを説明するための模式図である。
絶縁膜の膜厚分布の4つめのパターンを説明するにあたっては、図33に示すように、15面取りの場合におけるマザーガラス7の1つの領域738を例に挙げる。図33において、101,101は、表示領域における最外に配置されているゲート信号線(第1配線)を示しており、102,102は表示領域における最外に配置されているドレイン信号線(第2配線)を示している。つまり、この2本のゲート信号線101,101と、2本のドレイン信号線102,102に囲まれた領域が、本発明でいうところの表示領域となる。この表示領域には、表示領域の中央部に配置されたゲート信号線101、同じく表示領域の中央部にゲート信号線101と交差するように配置されたドレイン信号線102のほか、図示していない複数本のゲート信号線および複数本のドレイン信号線が配置されている。
4つめのパターンでは、図33に示した領域738内の表示領域における中心C1(すなわち、ゲート信号線101とドレイン信号線102が交差する箇所)における絶縁膜の膜厚t1が一番厚くなる。そして、表示領域における点C1の延長上でゲート信号線101と交差する点C2の絶縁膜の膜厚t2は、点C1における絶縁膜の膜厚t1よりも薄くなる。また、表示領域における最外側のゲート信号線101とドレイン信号線102が交差する点C3(角部)の絶縁膜の膜厚t3が、点C2の絶縁膜の膜厚t2よりも薄くなる。
そして、基板上に複数本の第1配線を配置し、その上に絶縁膜を配置し、さらにこの絶縁膜の上に、複数本の第1配線と交差するように複数本の第2配線を配置した本発明のような表示装置における第1配線、第2配線も含めた関係では、基板(領域738)の表示領域における中心部(点C1)における絶縁膜の膜厚をt1、この中心部の第2配線が表示領域の最外側の第1配線と交差する箇所における絶縁膜の厚さをt2、表示領域における角部の絶縁膜の厚さをt3とし、絶縁膜の膜厚がt1の位置に配置されている第2配線の幅をw1、絶縁膜の膜厚がt2の位置における第2配線の幅をw2、絶縁膜の膜厚がt3の位置に配置されている第2配線の幅をw3とすると、t1>t2>t3の関係であり、かつ、w1>w2>w3の関係となるというものである。これが、4つめのパターンにおける絶縁膜の厚さと第2配線の幅の関係の特徴の1つである。
さらに、実施例2の考えを適用すれば、絶縁膜の膜厚がt1の位置に配置されている第1配線の幅をs1、絶縁膜の膜厚がt2の位置における第1配線の幅をs2、絶縁膜の膜厚がt3の位置に配置されている第1配線の幅をs3とすると、t1>t2>t3の関係であり、かつ、w1>w2>w3の関係であれば、s1<s2<s3の関係となっているというものである。
なお、図33には、4つめのパターンの例として15面取りの場合の1つの領域738を挙げているが、15面取りに限らず、たとえば、3面×3面の9面取りの場合の中央の領域でも、同様の関係(特徴)を持つことはもちろんである。
このような関係の表示パネルでは、画質むらを低減することが可能となる。
なお、実施例3で説明した関係の表示パネルは実施例1および実施例2で説明した方法と同様の方法で作製することができるものである。
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
本発明による実施例1の表示装置の概略構成を示す模式図であり、液晶表示装置の一構成例を示す分解斜視図である。 本発明による実施例1の表示装置の概略構成を示す模式図であり、TFT基板の概略構成を示す模式平面図である。 本発明による実施例1の表示装置の概略構成を示す模式図であり、TFT基板の1画素の構成例を示す模式平面図である。 本発明による実施例1の表示装置の概略構成を示す模式図であり、図3のA−A’線断面図である。 本発明による実施例1の表示装置の概略構成を示す模式図であり、図3のB−B’線断面図である。 本実施例1の液晶表示装置の特徴を説明するための模式図であり、TFT基板の任意の2画素の選択例を示す平面図である。 本実施例1の液晶表示装置の特徴を説明するための模式図であり、図6のPX1のTFT素子の周辺およびPX2のTFT素子の周辺の構成を並べて示した平面図である。 本実施例1の液晶表示装置の特徴を説明するための模式図であり、図7のC−C’線断面図およびD−D’線断面図を並べて示した図である。 本実施例1の液晶表示装置の特徴を説明するための模式図であり、図7のE−E’線断面図である。 本実施例1の液晶表示装置の特徴を説明するための模式図であり、図7のF−F’線断面図である。 本実施例1の液晶表示装置の特徴を説明するための模式図であり、ドレイン信号線の配線幅の定義を説明する模式断面図である。 本実施例1の液晶表示装置の特徴を説明するための模式図であり、ゲート信号線の配線幅の定義を説明する模式断面図である。 本実施例1の液晶表示装置で用いるTFT基板の製造方法を説明するためのフロー図である。 ドレイン信号線の配線幅の決定方法の一例を説明するための模式図である。 ドレイン信号線の配線幅の決定方法の一例を説明するための模式図である。 本実施例1における2画素の他の選択例を示す模式平面図である。 本実施例1における2画素の他の選択例を示す模式平面図である。 本実施例1における2画素の他の選択例を示す模式平面図である。 前記実施例1の液晶表示装置の変形例を説明するための模式図であり、ストレージ線を有するTFT基板の概略構成を示す模式平面図である。 前記実施例1の液晶表示装置の変形例を説明するための模式図であり、TFT素子の構成が異なるTFT基板の概略構成を示す模式平面図である。 前記実施例1の液晶表示装置の変形例を説明するための模式図であり、図20のTFT素子周辺の拡大平面図である。 前記実施例1の液晶表示装置の変形例を説明するための模式図であり、図21のG−G’線断面図である。 本発明による実施例2の表示装置の概略構成を示す模式図であり、任意の2画素のTFT素子周辺の拡大平面図を並べた図である。 本発明による実施例2の表示装置の概略構成を示す模式図であり、図23のH−H’線断面図およびJ−J’線断面図を並べた図である。 本実施例2のTFT基板の製造方法の一例を説明するためのフロー図である。 1枚のマザーガラスから2枚の基板を切り出す場合の絶縁膜の膜厚分布を示す模式図である。 1枚のマザーガラスから4枚の基板を切り出す場合の絶縁膜の膜厚分布を示す模式図である。 1枚のマザーガラスから6枚の基板を切り出す場合の絶縁膜の膜厚分布を示す模式図である。 1枚のマザーガラスから15枚の基板を切り出す場合の絶縁膜の膜厚分布を示す模式図である。 1枚の基板における絶縁膜の膜厚分布の1つめのパターンを説明するための図である。 1枚の基板における絶縁膜の膜厚分布の2つめのパターンを説明するための図である。 1枚の基板における絶縁膜の膜厚分布の3つめのパターンを説明するための図である。 1枚の基板における絶縁膜の膜厚分布の4つめのパターンを説明するための図である。
符号の説明
1…TFT基板
100…透明基板
101,1011,1012,1013…ゲート信号線
102,1021,1022,1023…ドレイン信号線
103…第1絶縁膜
104…アモルファスシリコン膜
105…ソース電極
106…第2絶縁膜
107…画素電極(表示電極)
108…ストレージ線
109…対向電極
110…ポリシリコン配線
111…保護膜
112…第3絶縁膜
2…対向基板
3A,3B…偏光板
4…バックライトユニット
5…フレーム部材(上フレーム)
7…マザーガラス
TH,TH1,TH2,TH3,TH4…スルーホール
PX1…第1の画素
PX2…第2の画素
GLW1,GLW2…ゲート信号線の配線幅
GLD1,GLD2…ゲート信号線の厚さ
DLW1,DLW2…ドレイン信号線の配線幅
GID1,GID2…第1絶縁膜の厚さ
p-Si…ポリシリコン配線の配線幅
GID3…第3絶縁膜の厚さ

Claims (14)

  1. 複数本の第1配線と、前記複数本の第1配線上に、絶縁膜を介して前記複数本の第1配線と交差するように配置された第2配線とを有する表示装置であって、
    前記複数本の第1の配線と前記絶縁膜を介して配置されている前記複数本の第2の配線の交差領域のある箇所において、前記第1の配線と前記第2の配線の間に配置されている前記絶縁膜の厚さが、前記複数本の第1の配線と前記絶縁膜を介して配置されている前記複数本の第2の配線の交差領域のある箇所とは別の箇所の前記第1の配線と前記第2の配線の間に配置されている前記絶縁膜の厚さより厚く、
    前記ある箇所の前記第2配線の幅は、前記ある箇所とは別の箇所の前記第2配線の幅より広いことを特徴とする表示装置。
  2. 前記ある箇所の前記第1配線の幅が、前記ある箇所とは別の箇所の前記第1配線の幅より狭いことを特徴とする請求項1に記載の表示装置。
  3. 前記ある箇所の第1配線と第2配線の交差面積を絶縁膜の厚さで除した値と、前記ある箇所とは別の箇所の第1配線と第2配線の交差面積を絶縁膜の厚さで除した値が等しいことを特徴とする請求項1または請求項2に記載の表示装置。
  4. 前記ある箇所の交差領域の配線容量値と、前記ある箇所とは別の箇所の交差領域の配線容量値が等しいことを特徴とする請求項1または請求項2に記載の表示装置。
  5. 前記ある箇所の前記絶縁膜の厚さおよび前記第2配線の幅をそれぞれID1およびCW12とし、
    前記ある箇所とは別の箇所の前記絶縁膜の厚さおよび前記第2配線の幅をそれぞれID2およびCW22とし、
    前記基板の対角に位置する2つの交差領域の距離をLsub、前記ある箇所と前記ある箇所とは別の箇所の基板対角線方向の距離をL12、誤差定数をσとすると、下記数式(1)を満たすことを特徴とする請求項1乃至請求項4のいずれか1項に記載の表示装置。
    Figure 2007148184
  6. 前記ある箇所の前記絶縁膜の厚さおよび前記第1配線の幅、ならびに前記第2配線の幅をそれぞれID1およびCW11、ならびにCW12とし、
    前記ある箇所とは別の箇所の前記絶縁膜の厚さおよび前記第1配線の幅、ならびに前記第2配線の幅をそれぞれID2およびCW21、ならびにCW22とし、
    前記基板の対角に位置する2つの交差領域の距離をLsub、前記ある箇所と前記ある箇所とは別の箇所の基板対角線方向の距離をL12、誤差定数をσとすると、下記数式(2)を満たすことを特徴とする請求項1乃至請求項4のいずれか1項に記載の表示装置。
    Figure 2007148184
  7. 前記ある箇所の交差領域の配線容量および前記第2配線の幅をそれぞれCC1およびCW12とし、
    前記ある箇所とは別の箇所の交差領域の配線容量をCC2とし、
    前記基板の対角に位置する2つの交差領域の距離をLsub、前記ある箇所と前記ある箇所とは別の箇所の基板対角線方向の距離をL12、誤差定数をσとすると、下記数式(3)を満たすことを特徴とする請求項1乃至請求項4のいずれか1項に記載の表示装置。
    Figure 2007148184
  8. 複数本の第1配線と、前記複数本の第1配線上に、絶縁膜を介して前記第1配線と交差するよう配置された複数本の第2配線を有し、四角形の表示領域を構成した表示装置であって、
    前記表示領域における最外側の第1配線の中央における前記絶縁膜の膜厚をt1、該最外側の第1配線が前記表示領域における最外側の第2配線と交差する箇所における前記絶縁膜の厚さをt2、該第2配線が前記表示領域の反対側の最外側の第1配線と交差する箇所における前記絶縁膜の厚さをt3とし、前記絶縁膜の膜厚がt1の位置に配置されている第2配線の幅をw1、前記絶縁膜の膜厚がt2の位置における第2配線の幅をw2、前記絶縁膜の膜厚がt3の位置に配置されている第2配線の幅をw3とすると、
    t1>t2>t3の関係であり、かつ、w1>w2>w3の関係であることを特徴とする表示装置。
  9. 複数本の第1配線と、前記複数本の第1の配線上に、絶縁膜を介して前記第1配線と交差するよう配置された複数本の第2配線を有し、四角形の表示領域を構成した表示装置において、
    前記表示領域における、最外側の第2配線の中央における絶縁膜の膜厚をt1、該最外側の第2配線が前記表示領域における最外側の第1配線と交差する箇所における絶縁膜の厚さをt2、該第1配線が前記表示領域の反対側の最外側の第2配線と交差する箇所における絶縁膜の厚さをt3とし、前記絶縁膜の膜厚がt1の位置に配置されている第2配線の幅をw1、前記絶縁膜の膜厚がt2の位置における第2配線の幅をw2、前記絶縁膜の膜厚がt3の位置に配置されている第2配線の幅をw3とすると、
    t1>t2>t3の関係であり、かつ、w1>w2>w3の関係であることを特徴とする表示装置。
  10. 複数本の第1配線と、前記複数本の第1配線上に、絶縁膜を介して前記第1配線と交差するよう配置された複数本の第2配線を有し、四角形の表示領域を構成した表示装置において、
    前記表示領域における最外側の第1配線と第2配線が交差する角部における絶縁膜の膜厚をt1、該角部から延長された第1配線が反対側の第2配線と交差する箇所における絶縁膜の厚さをt2、前記角部と対角の位置の箇所における絶縁膜の厚さをt3とし、前記絶縁膜の膜厚がt1の位置に配置されている第2配線の幅をw1、前記絶縁膜の膜厚がt2の位置における第2配線の幅をw2、前記絶縁膜の膜厚がt3の位置に配置されている第2配線の幅をw3とすると、
    t1>t2>t3の関係であり、かつ、w1>w2>w3の関係であることを特徴とする表示装置。
  11. 複数本の第1配線と、前記複数本の第1配線上に、絶縁膜を介して前記第1配線と交差するよう配置された複数本の第2配線を有し、四角形の表示領域を構成した表示装置において、
    前記表示領域における中心部における絶縁膜の膜厚をt1、該中心部の第2配線が前記表示領域の最外側の第1配線と交差する箇所における絶縁膜の厚さをt2、前記表示領域における角部の絶縁膜の厚さをt3とし、前記絶縁膜の膜厚がt1の位置に配置されている第2配線の幅をw1、前記絶縁膜の膜厚がt2の位置における第2配線の幅をw2、前記絶縁膜の膜厚がt3の位置に配置されている第2配線の幅をw3とすると、
    t1>t2>t3の関係であり、かつ、w1>w2>w3の関係であることを特徴とする表示装置。
  12. 前記絶縁膜の膜厚がt1の位置に配置されている第1配線の幅をs1、前記絶縁膜の膜厚がt2の位置における第1配線の幅をs2、前記絶縁膜の膜厚がt3の位置に配置されている第1配線の幅をs3とすると、
    s1<s2<s3の関係であることを特徴とする請求項8乃至請求項11のいずれか1項に記載の表示装置。
  13. 前記第1配線および第2配線は、一対の基板で液晶材料を挟持した液晶表示パネルに配置されていることを特徴とする請求項1乃至請求項12のいずれか1項に記載の表示装置。
  14. 前記基板は、TFT(Thin Film Transistor)素子が画素単位で配置されており、前記第1配線はゲート信号線、前記第2配線はドレイン信号線であることを特徴とする請求項13に記載の表示装置。
JP2005344962A 2005-11-30 2005-11-30 表示装置 Pending JP2007148184A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005344962A JP2007148184A (ja) 2005-11-30 2005-11-30 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005344962A JP2007148184A (ja) 2005-11-30 2005-11-30 表示装置

Publications (1)

Publication Number Publication Date
JP2007148184A true JP2007148184A (ja) 2007-06-14

Family

ID=38209636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005344962A Pending JP2007148184A (ja) 2005-11-30 2005-11-30 表示装置

Country Status (1)

Country Link
JP (1) JP2007148184A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008158261A (ja) * 2006-12-25 2008-07-10 Ricoh Co Ltd 電界形成素子と電界形成素子の製造方法と光偏向素子及び画像表示装置
WO2018191958A1 (zh) * 2017-04-21 2018-10-25 深圳市柔宇科技有限公司 Tft阵列基板、显示面板及显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03156427A (ja) * 1989-11-15 1991-07-04 Oki Electric Ind Co Ltd 薄膜トランジスタアレイ
JPH09101542A (ja) * 1995-10-05 1997-04-15 Toshiba Corp 表示装置用アレイ基板及びその製造方法
JPH1039330A (ja) * 1996-07-25 1998-02-13 Advanced Display:Kk 液晶表示装置およびその製法
JPH1055138A (ja) * 1996-08-09 1998-02-24 Toshiba Corp 液晶表示パネル
JPH11305265A (ja) * 1998-04-23 1999-11-05 Advanced Display Inc 液晶表示装置の製造方法およびこの製造に用いられるガラスマスク
JP2000216230A (ja) * 1999-01-27 2000-08-04 Hitachi Ltd Tft基板固定用治具及びtft基板の断線検出装置
JP2001255545A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 平面表示装置
JP2004146625A (ja) * 2002-10-25 2004-05-20 Tokyo Electron Ltd ベーキング方法及びベーキング装置
JP2004304084A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 多層配線構造、半導体装置、電気光学装置、および電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03156427A (ja) * 1989-11-15 1991-07-04 Oki Electric Ind Co Ltd 薄膜トランジスタアレイ
JPH09101542A (ja) * 1995-10-05 1997-04-15 Toshiba Corp 表示装置用アレイ基板及びその製造方法
JPH1039330A (ja) * 1996-07-25 1998-02-13 Advanced Display:Kk 液晶表示装置およびその製法
JPH1055138A (ja) * 1996-08-09 1998-02-24 Toshiba Corp 液晶表示パネル
JPH11305265A (ja) * 1998-04-23 1999-11-05 Advanced Display Inc 液晶表示装置の製造方法およびこの製造に用いられるガラスマスク
JP2000216230A (ja) * 1999-01-27 2000-08-04 Hitachi Ltd Tft基板固定用治具及びtft基板の断線検出装置
JP2001255545A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 平面表示装置
JP2004146625A (ja) * 2002-10-25 2004-05-20 Tokyo Electron Ltd ベーキング方法及びベーキング装置
JP2004304084A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 多層配線構造、半導体装置、電気光学装置、および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008158261A (ja) * 2006-12-25 2008-07-10 Ricoh Co Ltd 電界形成素子と電界形成素子の製造方法と光偏向素子及び画像表示装置
WO2018191958A1 (zh) * 2017-04-21 2018-10-25 深圳市柔宇科技有限公司 Tft阵列基板、显示面板及显示装置

Similar Documents

Publication Publication Date Title
US10838532B2 (en) Display device with sensor
JP4818065B2 (ja) 液晶表示装置
US8212975B2 (en) Liquid crystal display device
US9971220B2 (en) COA substrate and manufacturing method thereof
JP2005084416A (ja) アクティブマトリクス基板およびそれを用いた表示装置
JP2005321781A (ja) Tft液晶表示器のパネルの製造方法
JPH09160075A (ja) 液晶表示素子
JP6596048B2 (ja) アライメントマーク付き基板の製造方法
US7868338B2 (en) Liquid crystal display array board and method of fabricating the same
WO2016074413A1 (zh) 显示基板及其制作方法、显示面板及显示装置
US7738071B2 (en) Method of forming fine pattern, liquid crystal device having a fine pattern and fabricating method thereof
JP5052142B2 (ja) 表示装置
JP2006293343A (ja) 液晶表示装置及び表示装置
KR100329210B1 (ko) 액정표시장치의 제조방법
US7595506B2 (en) Liquid crystal display device and display device
JP2007148184A (ja) 表示装置
KR101494205B1 (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
JP6605146B2 (ja) タッチパネル付き表示装置
JP5043474B2 (ja) 表示装置
JP6501879B2 (ja) アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
JP2008145803A (ja) 表示装置
JP2008134407A (ja) 表示装置
JP2007188913A (ja) 表示装置
KR102371385B1 (ko) 수평 전계형 액정 표시장치 및 그 제조방법
US12112004B2 (en) Active matrix substrate, display panel, and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080811

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004