JP2004304084A - 多層配線構造、半導体装置、電気光学装置、および電子機器 - Google Patents

Abstract

【課題】配線層の下層側の絶縁膜を部分的に完全除去、あるいは著しく薄くしなくても、配線同士の交差部分に起因する大きな段差が上層側に発生しない多層配線構造、半導体装置、電気光学装置、および電子機器を提供すること。
【解決手段】半導体装置１において、下地絶縁膜２５０、層間絶縁膜２２０、および上層絶縁膜２６０は、その膜厚が略一定であるが、第１の配線層２１０は、第２の配線層２３０との交差部分２８０での膜厚ｄ１１がその周辺部分の膜厚ｄ１２よりも薄い。第２の配線層２３０も、第１の配線層２１０との交差部分２８０の膜厚ｄ２１は、その周辺部分の膜厚ｄ２２よりも薄い。このため、第２の配線層２３０および上層絶縁膜２６０の表面では、第１の配線層２１０と第２の配線層２３０との交差部分２８０に起因する段差が発生していない。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、多層に形成された配線の交差部分が絶縁膜によって絶縁分離された多層配線構造、この多層配線構造を備えた半導体装置、この半導体装置を用いた電気光学装置、および電子機器に関するものである。
【０００２】
【従来の技術】
透明基板あるいは半導体ウエハにトラジスタやダイオードが形成された半導体装置では、その集積度を高めるために多層配線構造が多用されている。この多層配線構造では、例えば、図１４（Ａ）〜（Ｅ）に示すように、基板２４０上に下地絶縁膜２５０、第１の配線層２１０、層間絶縁膜２２０、第２の配線層２３０、および上層絶縁膜２６０がこの順に形成されており、第１の配線層２１０と第２の配線層２３０との交差部分２８０での絶縁は、層間絶縁膜２２０によって確保されている。ここで、下地絶縁膜２５０、第１の配線層２１０、層間絶縁膜２２０、第２の配線層２３０、および上層絶縁膜２６０は、いずれも成膜工程や、フォトリソグラフィ技術を用いたパターニング工程で形成されたものであるため、各薄膜は、場所にかかわらず、略一定の膜膜を有している。
【０００３】
このような多層配線構造を備えた半導体装置の例としては、アクティブマトリクス型の液晶装置やＥＬ（エレクトロルミネッセンス）ディスプレイパネルに用いられている電気光学装置用基板がある。この電気光学装置基板には、画素スイッチング用トランジスタおよび画素電極を備えた画素がマトリクス状に形成されており、その駆動回路における配線同士の交差部分、データ線と走査線との交差部分には、上記の多層配線構造が用いられている。
【０００４】
しかしながら、このような半導体装置では、表面が平坦であることが求められる。また、配線層をさらに多層に構成して、駆動回路におけるトランジスタや配線の集積度を高めることが求められており、このような場合には、図１４（Ａ）〜（Ｅ）に示すように、配線同士の交差部分２８０に起因して大きな段差があると、配線切れなどの不具合が発生するおそれがあり、好ましくない。
【０００５】
そこで、図１５（Ａ）〜（Ｅ）に示すように、基板２４０上に下地絶縁膜２５０、第１の配線層２１０、層間絶縁膜２２０、第２の配線層２３０、上層絶縁膜２６０をこの順に形成する際、第１の配線層２１０と第２の配線層２３０との交差部分２８０と平面的に重なる部分では、下地絶縁膜２５０を部分的に薄くして、あるいは、部分的に除去して凹部を形成し、上層側に大きな段差が生成するのを防止することもある（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開平２−１６５６３１号（第１頁−第２頁、第１図、第３図）
【０００７】
【発明が解決しようとする課題】
しかしながら、電気光学装置用基板などにおいて、下地絶縁膜２５０は、基板２４０に含まれる不純物イオンがトランジスタなどの特性や信頼性が低下するのを防止することを目的に形成されているため、図１５（Ａ）〜（Ｅ）に示すように、下地絶縁膜２５０を部分的に薄くして、あるいは、完全に除去すると、基板２４０に含まれる不純物イオンの影響を抑えるという目的を達成できなくなるという問題点がある。
【０００８】
また、図１５（Ａ）〜（Ｅ）に示すように、下地絶縁膜２５０を部分的に薄くして、あるいは、完全に除去すると、そこに大きな段差が形成されてしまい、第１の配線層２１０に段差切れが発生するおそれがあるという問題点もある。
【０００９】
以上の問題点に鑑みて、本発明の課題は、配線層の下層側の絶縁膜を部分的に完全除去、あるいは著しく薄くしなくても、配線同士の交差部分に起因する大きな段差が上層側に発生しない多層配線構造、この多層配線構造を備えた半導体装置、この半導体装置を用いた電気光学装置、および電子機器を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明では、第１の配線層と、該第１の配線層の上層に形成された層間絶縁膜と、該層間絶縁膜の上層に前記第１の配線層と交差するように形成された第２の配線層とを有する多層配線構造において、前記第１の配線層、および前記第２の配線層のうちの少なくとも一方は、前記第１の配線層と前記第２の配線層との交差部分の膜厚が当該交差部分の周辺部分の膜厚よりも薄いことを特徴とする。
【００１１】
本発明では、前記第１の配線層、および前記第２の配線層のうちの少なくとも一方は、前記第１の配線層と前記第２の配線層との交差部分の膜厚が当該交差部分の周辺部分の膜厚よりも薄いため、第２の配線層の表面では、第１の配線層と第２の配線層との交差部分に起因する大きな段差が形成されていない。従って、下地絶縁膜などを交差部分で部分的に薄くしなくても、あるいは除去しなくても、第２の配線層の表面が平坦である。それ故、さらに、第２の配線層、あるいはこの第２の配線層の上層に配線を形成して、配線やトランジスタの集積度を高めた場合でも配線に段差切れなどの不具合が発生しない。
【００１２】
本発明において、前記第１の配線層、および前記第２の配線層は、いずれも前記交差部分の膜厚が当該交差部分の周辺部分の膜厚よりも薄いことが好ましい。このように構成すると、前記第１の配線層、および前記第２の配線層の双方が表面の平坦化に寄与する分、配線層を薄くする度合いを小さくできる。それ故、配線層の電気抵抗の増大を必要最小限に止めることができる。
【００１３】
本発明において、前記第１の配線層、および前記第２の配線層のうち、前記交差部分での膜厚が薄い配線層は、前記交差部分の配線幅が当該交差部分の周辺部分の配線幅よりも広くしておくことが好ましい。このように構成すると、配線層を部分的に薄くしたことによって、この部分での電気抵抗が増大したとしても、配線幅を部分的に広げることにより、このような電気抵抗の増大を吸収することができる。
【００１４】
本発明においては、さらに、前記層間絶縁膜において、前記交差部分の膜厚を当該交差部分の周辺部分の膜厚よりも薄くしてもよい。このように構成すると、層間絶縁膜も表面の平坦化に寄与する分、配線層を薄くする度合いを小さくできる。それ故、配線層の電気抵抗の増大を必要最小限に止めることができる。
【００１５】
本発明において、さらに、前記第１の配線層の下層側に形成された絶縁膜、前記層間絶縁膜、および前記第２の配線層の上層側に形成された絶縁膜のうちの少なくとも一層において、前記交差部分の膜厚が当該交差部分の周辺部分の膜厚よりも薄くしてもよい。このように構成すると、絶縁膜も表面の平坦化に寄与する分、配線層を薄くする度合いを小さくできる。それ故、配線層の電気抵抗の増大を必要最小限に止めることができる。
【００１６】
本発明に係る多層配線構造は、半導体装置に適用することができる。
【００１７】
このような半導体装置は、例えば、電気光学物質を保持する電気光学装置用基板として用いることができ、この場合、電気光学装置用基板には、画素スイッチング用トランジスタおよび画素電極を備えた画素がマトリクス状に形成される。
【００１８】
本発明において、前記電気光学物質として、前記電気光学装置用基板と対向基板との間に保持された液晶を用いれば、液晶装置を構成することができる。
【００１９】
これに対して、前記電気光学物質として、前記電気光学装置用基板上で発光素子を構成する有機エレクロトルミネッセンス材料を用いれば、ＥＬディスプレイパネルを構成することができる。
【００２０】
本発明に係る電気光学装置は、携帯型コンピュータや携帯電話機などといった電子機器において表示部などを構成するのに用いられる。
【００２１】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で用いる図面においては、本願発明の特徴が明確になるように、各層の厚さについての縮尺などを異ならしめてある。
【００２２】
［実施の形態１］
図１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）はそれぞれ、本発明の実施の形態１に係る半導体装置の多層配線構造を示す平面図、ＩＡ−ＩＡ′断面図、ＩＢ−ＩＢ′断面図、ＩＣ−ＩＣ′断面図、およびＩＤ−ＩＤ′断面図である。図２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の実施の形態１に係る半導体装置を製造する際、第１の配線層の厚さを調整するための工程断面図であり、それぞれ図１（Ａ）のＩＡ−ＩＡ′断面図、ＩＢ−ＩＢ′断面図、ＩＣ−ＩＣ′断面図、およびＩＤ−ＩＤ′断面図に相当する。図３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の実施の形態１に係る半導体装置を製造する際、第２の配線層の厚さを調整するための工程断面図であり、それぞれ図１（Ａ）のＩＡ−ＩＡ′断面図、ＩＢ−ＩＢ′断面図、ＩＣ−ＩＣ′断面図、およびＩＤ−ＩＤ′断面図に相当する。
【００２３】
図１（Ａ）〜（Ｅ）に示すように、本形態の半導体装置１では、基板２４０上に薄膜トランジスタや薄膜ダイオードなどの素子（図示せず）が多数形成されているとともに、基板２４０には、下地絶縁膜２５０、第１の配線層２１０、層間絶縁膜２２０、第２の配線層２３０、上層絶縁膜２６０がこの順に形成されている。ここで、第１の配線層２１０と第２の配線層２３０は、交差する方向に延びており、第１の配線層２１０と第２の配線層２３０との交差部分２８０での絶縁は、層間絶縁膜２２０によって確保されている。
【００２４】
このように構成した半導体装置１において、下地絶縁膜２５０、層間絶縁膜２２０、および上層絶縁膜２６０については、いずれも成膜工程や、フォトリソグラフィ技術を用いたパターニング工程で形成されたものであるため、場所にかかわらず、略一定の膜厚を有している。
【００２５】
これに対して、第１の配線層２１０において、第２の配線層２３０との交差部分２８０には、凹部２１１が形成され、第２の配線層２３０との交差部分２８０での膜厚ｄ１１がその周辺部分の膜厚ｄ１２よりも薄くなっている。
【００２６】
また、第２の配線層２３０において、第１の配線層２１０との交差部分２８０の膜厚ｄ２１は、その周辺部分の膜厚ｄ２２よりも薄くなっている。
【００２７】
このため、第２の配線層２３０の表面側、および上層絶縁膜２６０の表面では、第１の配線層２１０と第２の配線層２３０との交差部分２８０が周辺部分との間に大きな段差を形成していない。従って、下地絶縁膜２５０を交差部分２８０で薄くしなくても、あるいは完全に除去しなくても、第２の配線層２３０の表面、および上層絶縁膜２６０の表面が平坦である。それ故、さらに、上層絶縁膜２６０の上層に配線を形成して、配線やトランジスタの集積度を高めた場合でも、上層に形成した配線に段差切れなどの不具合が発生しない。
【００２８】
また、本形態では、第１の配線層２１０、および第２の配線層２３０のいずれもが、交差部分２８０で膜厚が薄くなっているので、第１の配線層２１０、および第２の配線層２３０の双方が表面の平坦化に寄与する。従って、第１の配線層２１０、および第２の配線層２３０の各々において、配線層を薄くする度合いを小さくできるので、配線層の電気抵抗の増大を必要最小限に止めることができる。
【００２９】
このような多層配線構造を備えた半導体装置１を製造するには、成膜工程、およびフォトリソグラフィ技術を用いたパターニング工程によって、図２（Ａ）〜（Ｄ）に示すように、下地絶縁膜２３０の上層に第１の配線層２１０を一定の膜厚に形成した後、スピンコート法による感光性樹脂の塗布、露光、現像により、交差部分２８０に相当する領域を開口したレジストマスク２９１を形成する。
【００３０】
次に、ウエットエッチングあるいはドライエッチングにより、レジストマスク２９１の開口部分から第１の配線層２１０を表面側から、その厚さ方向の途中位置までエッチング除去し、図２（Ａ）〜（Ｄ）に示すように、凹部２１１を形成する。
【００３１】
また、図２（Ａ）〜（Ｄ）に示すように、第１の配線層２１０の上層に層間絶縁膜２２０を形成した後、成膜工程、およびフォトリソグラフィ技術を用いたパターニング工程によって、層間絶縁膜２２０の上層に第２の配線層２３０を一定の膜厚に形成し、次に、スピンコート法による感光性樹脂の塗布により、表面が平坦なレジスト層２９２を形成する。
【００３２】
次に、レジスト層２９２および第２の配線層２２０に対するエッチング速度が同等のエッチングガスを用いてレジスト層２９２の表面からエッチングしていく。この結果、レジスト層２９２および第２の配線層２２０は、表面の平坦性を維持したままエッチングされる（エッチバック法）。従って、第２の配線層２２０では、交差部分２８０が第１の配線層２１０の厚さｄ１１に相当する分だけ、突出していた部分が除去され、第２の配線層２２０の表面は、図１に示すように、平坦になる。それ故、第２の配線層２２０の上層に上層絶縁膜２６０を形成すると、上層絶縁膜２６０の表面も平坦である。
【００３３】
［実施の形態２］
図４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）はそれぞれ、本発明の実施の形態２に係る半導体装置の多層配線構造を示す平面図、ＩＩＡ−ＩＩＡ′断面図、ＩＩＢ−ＩＩＢ′断面図、ＩＩＣ−ＩＩＣ′断面図、およびＩＩＤ−ＩＩＤ′断面図である。
【００３４】
図４（Ａ）〜（Ｅ）に示すように、本形態の半導体装置１では、実施の形態１と同様、基板２４０上に薄膜トランジスタや薄膜ダイオードなどの素子（図示せず）が多数形成されているとともに、基板２４０には、下地絶縁膜２５０、第１の配線層２１０、層間絶縁膜２２０、第２の配線層２３０、上層絶縁膜２６０がこの順に形成されている。ここで、第１の配線層２１０と第２の配線層２３０は、交差する方向に延びており、第１の配線層２１０と第２の配線層２３０との交差部分２８０での絶縁は、層間絶縁膜２２０によって確保されている。
【００３５】
このように構成した半導体装置１において、下地絶縁膜２５０、層間絶縁膜２２０、第２の配線層２３０、および上層絶縁膜２６０については、その膜厚が一定であるが、第１の配線層２１０において、第２の配線層２３０との交差部分２８０には、凹部２１１が形成され、第２の配線層２３０との交差部分２８０での膜厚ｄ１１がその周辺部分の膜厚ｄ１２よりも薄くなっている。
【００３６】
このため、第２の配線層２３０の表面側、および上層絶縁膜２６０の表面では、第１の配線層２１０と第２の配線層２３０との交差部分２８０が周辺部分との間に大きな段差を形成していない。従って、下地絶縁膜２５０を交差部分２８０で薄くしなくても、あるいは完全に除去しなくても、第２の配線層２３０の表面、および上層絶縁膜２６０の表面が平坦である。それ故、さらに、上層絶縁膜２６０の上層に配線を形成して、配線やトランジスタの集積度を高めた場合でも、上層に形成した配線に段差切れなどの不具合が発生しない。
【００３７】
このような多層配線構造を備えた半導体装置１を製造するには、図示を省略するが、実施の形態１に関して、図２を参照して説明したエッチング工程を行えばよい。
【００３８】
［実施の形態３］
図５（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）はそれぞれ、本発明の実施の形態３に係る半導体装置の多層配線構造を示す平面図、ＩＩＩＡ−ＩＩＩＡ′断面図、ＩＩＩＢ−ＩＩＩＢ′断面図、ＩＩＩＣ−ＩＩＩＣ′断面図、およびＩＩＩＤ−ＩＩＩＤ′断面図である。
【００３９】
図５（Ａ）〜（Ｅ）に示すように、本形態の半導体装置１では、実施の形態１と同様、基板２４０上に薄膜トランジスタや薄膜ダイオードなどの素子（図示せず）が多数形成されているとともに、基板２４０には、下地絶縁膜２５０、第１の配線層２１０、層間絶縁膜２２０、第２の配線層２３０、上層絶縁膜２６０がこの順に形成されている。ここで、第１の配線層２１０と第２の配線層２３０は、交差する方向に延びており、第１の配線層２１０と第２の配線層２３０との交差部分２８０での絶縁は、層間絶縁膜２２０によって確保されている。
【００４０】
このように構成した半導体装置１において、下地絶縁膜２５０、第１の配線層２１０、層間絶縁膜２２０、および上層絶縁膜２６０については、その膜厚が一定であるが、第２の配線層２２０において、第１の配線層２１０との交差部分２８０では、膜厚ｄ２１がその周辺部分の膜厚ｄ２２よりも薄くなっている。
【００４１】
このため、第２の配線層２３０の表面側、および上層絶縁膜２６０の表面では、第１の配線層２１０と第２の配線層２３０との交差部分２８０が周辺部分との間に大きな段差を形成していない。従って、下地絶縁膜２５０を交差部分２８０で薄くしなくても、あるいは完全に除去しなくても、第２の配線層２３０の表面、および上層絶縁膜２６０の表面が平坦である。それ故、さらに、上層絶縁膜２６０の上層に配線を形成して、配線やトランジスタの集積度を高めた場合でも、上層に形成した配線に段差切れなどの不具合が発生しない。
【００４２】
このような多層配線構造を備えた半導体装置１を製造するには、図示を省略するが、実施の形態１に関して、図２を参照して説明したエッチング工程を行えばよい。
【００４３】
［実施の形態４］
図６（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）はそれぞれ、本発明の実施の形態１に係る半導体装置の多層配線構造を示す平面図、ＩＶＡ−ＩＶＡ′断面図、ＩＶＢ−ＩＶＢ′断面図、ＩＶＣ−ＩＶＣ′断面図、およびＩＶＤ−ＩＶＤ′断面図である。
【００４４】
図６（Ａ）〜（Ｅ）に示すように、本形態の半導体装置１では、実施の形態１と同様、基板２４０上に薄膜トランジスタや薄膜ダイオードなどの素子（図示せず）が多数形成されているとともに、基板２４０には、下地絶縁膜２５０、第１の配線層２１０、層間絶縁膜２２０、第２の配線層２３０、上層絶縁膜２６０がこの順に形成されている。ここで、第１の配線層２１０と第２の配線層２３０は、交差する方向に延びており、第１の配線層２１０と第２の配線層２３０との交差部分２８０での絶縁は、層間絶縁膜２２０によって確保されている。
【００４５】
また、実施の形態１と同様、下地絶縁膜２５０、層間絶縁膜２２０、および上層絶縁膜２６０については、その膜厚が一定であるが、第１の配線層２１０において、第２の配線層２３０との交差部分２８０には、凹部２１１が形成され、第２の配線層２３０との交差部分２８０での膜厚ｄ１１がその周辺部分の膜厚ｄ１２よりも薄くなっている。また、第２の配線層２３０において、第１の配線層２１０との交差部分２８０の膜厚ｄ２１は、その周辺部分の膜厚ｄ２２よりも薄くなっている。このため、第２の配線層２３０の表面側、および上層絶縁膜２６０の表面では、第１の配線層２１０と第２の配線層２３０との交差部分２８０が周辺部分との間に大きな段差を形成していない。
【００４６】
さらに、本形態において、交差部分２８０での膜厚が薄い配線層、本形態では、第１の配線層２１０、および第２の配線層２３０のいずれにおいても、交差部分２８０に広幅部分２１５、２３５が形成されており、交差部分２８０の配線幅Ｗ１１、Ｗ２１が交差部分２８０の周辺部分の配線幅Ｗ２１、Ｗ２２よりも広くなっている。このため、第１の配線層２１０、および第２の配線層２３０のいずれにおいても、配線層を部分的に薄くしたことによってこの部分での電気抵抗が増大するとしても、配線幅を部分的に広げてある分、このような電気抵抗の増大を吸収することができる。
【００４７】
なお、本形態では、第１の配線層２１０、および第２の配線層２３０のいずれにおいても、交差部分２８０の配線幅を交差部分２８０の周辺部分の配線幅よりも広くしたが、実施の形態２のように、第１の配線層２１０において配線層を部分的に薄く場合には、第１の配線層２１０に広幅部分２１５を形成し、実施の形態３のように、第２の配線層２３０において配線層を部分的に薄く場合には、第２の配線層２３０に広幅部分２３５を形成すればよい。
【００４８】
［実施の形態５］
図７（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）はそれぞれ、本発明の実施の形態２に係る半導体装置の多層配線構造を示す平面図、ＶＡ−ＶＡ′断面図、ＶＢ−ＶＢ′断面図、ＶＣ−ＶＣ′断面図、およびＶＤ−ＶＤ′断面図である。
【００４９】
図７（Ａ）〜（Ｅ）に示すように、本形態の半導体装置１では、実施の形態２と同様、第２の配線層２３０、および上層絶縁膜２６０については、その膜厚が一定であるが、第１の配線層２１０において、第２の配線層２３０との交差部分２８０には、凹部２１１が形成され、第２の配線層２３０との交差部分２８０での膜厚ｄ１１がその周辺部分の膜厚ｄ１２よりも薄くなっている。
【００５０】
また、本形態では、下地絶縁膜２５０において、第１の配線層２１０と第２の配線層２３０との交差部分２８０には、浅い凹部２５１が形成され、第１の配線層２１０と第２の配線層２３０との交差部分２８０での膜厚ｄ３１がその周辺部分の膜厚ｄ３２よりも薄くなっている。
【００５１】
さらに、層間絶縁膜２２０も、第１の配線層２１０と第２の配線層２３０との交差部分２８０には、浅い凹部２２１が形成され、第１の配線層２１０と第２の配線層２３０との交差部分２８０での膜厚ｄ４１がその周辺部分の膜厚ｄ４２よりも薄くなっている
このため、第２の配線層２３０の表面側、および上層絶縁膜２６０の表面では、第１の配線層２１０と第２の配線層２３０との交差部分２８０が周辺部分との間に大きな段差を形成していない。
【００５２】
また、本形態では、下地絶縁膜２５０および層間絶縁膜２２０の膜厚を部分的に薄くして、これらの絶縁膜も、平坦化機能の一部を担っている。それ故、第１の配線層２１０において、その一部を薄くする度合いを小さくできるので、第１の配線層２１０の電気抵抗の増大を必要最小限に止めることができる。
【００５３】
なお、本形態では、下地絶縁膜２５０および層間絶縁膜２２０の膜厚を部分的に薄くしたが、下地絶縁膜２５０、層間絶縁膜２２０、および上層絶縁膜２６０の一部、あるいは全ての絶縁膜において、膜厚を部分的に薄くしてもよい。
【００５４】
［電気光学装置への適用例］
次に、代表的な電気光学装置である液晶装置に本発明を適用した例を説明する。また、以下の説明では、基板面上で互いに直交する二方向をＸ方向およびＹ方向としたときに、走査線が延びている方向をＸ方向とし、データ線が延びている方向をＹ方向としたが、それとは反対に、走査線が延びている方向をＹ方向とし、データ線が延びている方向をＸ方向として本発明を適用してもよい。
【００５５】
（液晶装置の全体構成）
図８（Ａ）、（Ｂ）はそれぞれ、液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、および対向基板を含めて示す図８（Ａ）のＨ−Ｈ′断面図である。図９は、この液晶装置に用いられる駆動回路内蔵型のＴＦＴアレイ基板１０の構成を模式的に示すブロック図である。
【００５６】
図８（Ａ）において、液晶装置１００（電気光学装置）のＴＦＴアレイ基板１０（半導体装置）には、対向基板２０の縁に沿うようにシール材１０７（図８（Ａ）の右下がりの斜線領域）が設けられ、このシール材１０７によって、ＴＦＴアレイ基板１０と対向基板２０とは所定の間隔をもって貼り合わされている。ＴＦＴアレイ基板１０の外周側には、基板辺１１１の側でシール材１０７と一部重なるようにデータ線駆動回路１０１が形成され、基板辺１１３、１１４の側には走査線駆動回路１０４が形成されている。また、ＴＦＴアレイ基板１０において対向基板２０からの張り出し領域１０ｃには多数の端子１０２が形成されている。ＴＦＴアレイ基板１０において基板辺１１１と対向する基板辺１１２には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４をつなぐための複数の配線１０５が形成されている。
【００５７】
対向基板２０の４つのコーナー部に相当する領域には、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための基板間導通電極９ｇおよび基板間導通材１０６が形成されている。基板間導通電極９ｇの数などは適時変更可能である。
【００５８】
なお、走査線に供給される走査信号の遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。逆に、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。
【００５９】
図８（Ｂ）に示すように、ＴＦＴアレイ基板１０と対向基板２０とは、シール材１０７によって所定の間隙を介して貼り合わされ、これらの間隙に液晶５０が保持されている。シール材１０７は、ＴＦＴアレイ基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
【００６０】
詳しくは後述するが、ＴＦＴアレイ基板１０には、画素電極９ａがマトリクス状に形成されている。これに対して、対向基板２０には、シール材１０７の内側領域に遮光性材料からなる周辺見切り用の遮光膜１０８が形成されている。さらに、対向基板２０において、ＴＦＴアレイ基板１０に形成されている画素電極９ａの縦横の境界領域と対向する領域には、ブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。
【００６１】
このように構成した液晶装置１００については、たとえば、投射型表示装置（液晶プロジェクタ）において使用する場合、３枚の液晶装置１００がＲＧＢ用のライトバルブとして各々使用される。この場合、各液晶装置１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、液晶装置１００にはカラーフィルタが形成されていない。但し、後述するように、モバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いる場合には、図示を省略するが、対向基板２０において各画素電極９ａに対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成する。
【００６２】
図９に示すように、ＴＦＴアレイ基板１０では、この基板上で互いに直交する二方向をＸ方向、およびＹ方向としたときに、Ｙ方向に延びた複数のデータ線６ａと、Ｘ方向に延びた複数の走査線３ａとが交差する部分に対応して複数の画素１００が所定のピッチでマトリクス状に構成され、これらの画素１００がマトリクス状に配置されている領域によって、表示が実際に行われる画像表示領域１０ａが構成されている。
【００６３】
ＴＦＴアレイ基板１０において、基板辺１１１には、定電圧、変調画像信号、各種駆動信号などが入力されるアルミニウム膜等の金属膜、金属シリサイド膜、あるいはＩＴＯ膜等の導電膜からなる多数の端子１０２が構成され、これらの端子１０２からは、走査線駆動回路１０１およびデータ線駆動回路１０４を駆動するためのアルミニウム膜等の低抵抗な金属膜などからなる複数の配線１０９がそれぞれ引き回されている。
【００６４】
（駆動回路の構成）
図１０は、ＴＦＴアレイ基板１０に形成されているデータ線駆動回路１０１の説明図である。
【００６５】
図９に示すように、画像表示領域１０ａの周辺領域（図８（Ａ）の額縁領域１００ｂ）のうち、画像表示領域１０ａに対してＹ方向で隣接する領域には、シフトレジスタ回路１０１ｂ、シフトレジスタ回路１０１ｂから出力された信号に基づいて動作するアナログスイッチを備えたサンプルホールド回路１０１ｃ、および６相に展開された各画像信号に対応する６本の画像信号線１０１ｄなどを備えるデータ線駆動回路１０１が形成されている。データ線駆動回路１０１において、シフトレジスタ回路１０１ｂやサンプルホールド回路１０１ｃなどは、データ線６ａおよびそれに接続する画素列に対して１対１の関係にある。
【００６６】
すなわち、図１０に示すように、１本のデータ線６ａ毎に、サンプルホールド回路１０１ｃが形成されている。また、シフトレジスタ回路１０１ｂでは、１本のデータ線６ａに対して、１つのインバータ、２つのクロックドインバータ、およびレベルシフタが形成され、１つのインバータ、２つのクロックドインバータ、およびレベルシフタによって単位回路１０１ｅが構成されている。
【００６７】
このように構成したＴＦＴアレイ基板１０において、画像信号線１０１ｄと、サンプルホールド回路１０１ｃへの多数の配線１０１ｆとは、交差する方向に延びており、所定の配線同士は交差部分で電気的に接続されている一方、その他の配線同士は、図１〜図７を参照して説明した本発明に係る多層配線構造を利用して絶縁状態にある。
【００６８】
また、シフトレジスタ回路１０１ｂなどにおいて、インバータやクロックドインバータなどは、複数の駆動用ＴＦＴを用いて構成されており、これらの駆動用ＴＦＴの電気的な接続を行う配線に対しても、図１〜図７を参照して説明した本発明に係る多層配線構造が用いられる。
【００６９】
（画像表示領域の説明）
図１１は、本発明に係る液晶装置１００において画像表示領域１０ａを構成するためにマトリクス状に形成された複数の画素における各種素子、配線などの等価回路図である。
【００７０】
図１１に示すように、液晶装置１００の画像表示領域１０ａにおいて、マトリクス状に形成された複数の画素１００ａの各々には、画素電極９ａ、および画素電極９ａを制御するための画素スイッチング用のＴＦＴ３０が形成されており、画素信号を供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給する。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、図８（Ｂ）を参照して説明した対向基板２０の対向電極２１との間で一定期間保持される。
【００７１】
ここで、ＴＦＴアレイ基板１０には、保持された画素信号がリークするのを防ぐことを目的に、画素電極９ａと対向電極２１との間に形成される液晶容量と並列に蓄積容量７０（キャパシタ）を付加することがある。この蓄積容量７０によって、画素電極９ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置１００が実現できる。なお、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００７２】
このような画像表示領域において、データ線６ａと走査線３ａは互いに交差するように形成されており、このような交差部分に対しても、図１〜図７を参照して説明した本発明に係る多層配線構造を採用する。また、データ線６ａと容量線３ｂも互いに交差するように形成されており、このような交差部分に対しても、図１〜図７を参照して説明した本発明に係る多層配線構造を採用する。
【００７３】
［その他の適用例］
上記形態では、半導体装置として、アクティブマトリクス型電気光学装置に用いるＴＦＴアレイ基板に本発明を適用した例に説明したが、画素スイッチング用素子として、薄膜ダイオード素子を用いたアクティブマトリクス型電気光学装置の素子基板（半導体装置）に本発明を適用してもよい。
【００７４】
また、液晶以外の電気光学物質を用いた電気光学装置、例えば、図１２を参照して以下に説明する有機エレクトロルミネッセンス表示装置に用いるＴＦＴアレイ基板、あるいは電気光学装置以外の半導体装置の製造などに本発明を適用してもよい。
【００７５】
図１２は、電荷注入型の有機薄膜エレクトロルミネセンス素子を用いたアクティブマトリクス型電気光学装置のブロック図である。
【００７６】
図１２において、電気光学装置１００ｐ（半導体装置）は、有機半導体膜に駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子、またはＬＥＤ（発光ダイオード）素子などの発光素子をＴＦＴで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの電気光学装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。
【００７７】
ここに示す電気光学装置１００ｐでは、ＴＦＴアレイ基板１０ｐ上に、複数の走査線３ｐと、走査線３ｐの延設方向に対して交差する方向に延設された複数のデータ線６ｐと、これらのデータ線６ｐに並列する複数の共通給電線２３ｐと、データ線６ｐと走査線３ｐとの交差点に対応する画素領域１５ｐとが構成されている。データ線６ｐに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ側駆動回路１０１ｐが構成されている。走査線３ｐに対しては、シフトレジスタおよびレベルシフタを備える走査側駆動回路１０４ｐが構成されている。
【００７８】
また、画素領域１５ｐの各々には、走査線３ｐを介して走査信号がゲート電極に供給される第１のＴＦＴ３１ｐ（半導体素子）と、この第１のＴＦＴ３１ｐを介してデータ線６ｐから供給される画像信号を保持する保持容量３３ｐ（薄膜キャパシタ素子）と、この保持容量３３ｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ３２ｐ（半導体素子）と、第２のＴＦＴ３２ｐを介して共通給電線２３ｐに電気的に接続したときに共通給電線２３ｐから駆動電流が流れ込む発光素子４０ｐとが構成されている。発光素子４０ｐでは、図示を省略するが、画素電極の第２のに正孔注入層、有機エレクトロルミネッセンス材料層としての有機半導体膜、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極が積層されている。
【００７９】
このような電気光学装置でも、
データ線６ｐと走査線３ｐは互いに交差するように形成されており、このような交差部分に対しても、図１〜図７を参照して説明した本発明に係る多層配線構造が用いられる。また、データ線６ｐと共通給電線２３ｐも互いに交差するように形成されており、このような交差部分に対しても、図１〜図７を参照して説明した本発明に係る多層配線構造を採用する。
【００８０】
［電気光学装置の電子機器への適用］
本発明に係る液晶装置１００などの電気光学装置は、各種の電子機器の表示部として用いることができるが、その一例を、図１３（Ａ）、（Ｂ）を参照して説明する。
【００８１】
図１３（Ａ）は、本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータ８０は、キーボード８１を備えた本体部８２と、液晶表示ユニット８３とを有する。液晶表示ユニット８３は、前述した液晶装置１００を含んで構成される。
【００８２】
図１３（Ｂ）は、本発明に係る電子機器の他の実施形態である携帯電話機を示している。ここに示す携帯電話機９０は、複数の操作ボタン９１と、前述した液晶装置１００からなる表示部とを有している。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｅ）はそれぞれ、本発明の実施の形態１に係る半導体装置の多層配線構造を示す平面図、ＩＡ−ＩＡ′断面図、ＩＢ−ＩＢ′断面図、ＩＣ−ＩＣ′断面図、およびＩＤ−ＩＤ′断面図である。
【図２】（Ａ）〜（Ｄ）は、本発明の実施の形態１に係る半導体装置を製造する際、第１の配線層の厚さを調整するための工程断面図である。
【図３】（Ａ）〜（Ｄ）は、本発明の実施の形態１に係る半導体装置を製造する際、第２の配線層の厚さを調整するための工程断面図である。
【図４】（Ａ）〜（Ｅ）はそれぞれ、本発明の実施の形態２に係る半導体装置の多層配線構造を示す平面図、ＩＩＡ−ＩＩＡ′断面図、ＩＩＢ−ＩＩＢ′断面図、ＩＩＣ−ＩＩＣ′断面図、およびＩＩＤ−ＩＩＤ′断面図である。
【図５】（Ａ）〜（Ｅ）はそれぞれ、本発明の実施の形態３に係る半導体装置の多層配線構造を示す平面図、ＩＩＩＡ−ＩＩＩＡ′断面図、ＩＩＩＢ−ＩＩＩＢ′断面図、ＩＩＩＣ−ＩＩＩＣ′断面図、およびＩＩＩＤ−ＩＩＩＤ′断面図である。
【図６】（Ａ）〜（Ｅ）はそれぞれ、本発明の実施の形態４に係る半導体装置の多層配線構造を示す平面図、ＩＶＡ−ＩＶＡ′断面図、ＩＶＢ−ＩＶＢ′断面図、ＩＶＣ−ＩＶＣ′断面図、およびＩＶＤ−ＩＶＤ′断面図である。
【図７】（Ａ）〜（Ｅ）はそれぞれ、本発明の実施の形態５に係る半導体装置の多層配線構造を示す平面図、ＶＡ−ＶＡ′断面図、ＶＢ−ＶＢ′断面図、ＶＣ−ＶＣ′断面図、およびＶＤ−ＶＤ′断面図である。
【図８】（Ａ）、（Ｂ）はそれぞれ、本発明に係る多層配線構造を備えた電気光学装置の一例としての液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびＨ−Ｈ′断面図である。
【図９】図８に示す液晶装置に用いたＴＦＴアレイ基板の構成を模式的に示すブロック図である。
【図１０】図９に示すデータ線駆動回路の説明図である。
【図１１】図９に示す画像表示領域にマトリクス状に形成された複数の画素における各種素子、配線などの等価回路図である。
【図１２】電荷注入型の有機薄膜エレクトロルミネセンス素子を用いたアクティブマトリクス型電気光学装置のブロック図である。
【図１３】（Ａ）、（Ｂ）はそれぞれ、本発明に係る液晶装置を用いたモバイル型のパーソナルコンピュータを示す説明図、および携帯電話機の説明図である。
【図１４】（Ａ）〜（Ｅ）はそれぞれ、従来の半導体装置の多層配線構造を示す平面図、ＸＡ−ＸＡ′断面図、ＸＢ−ＸＢ′断面図、ＸＣ−ＸＣ′断面図、およびＸＤ−ＸＤ′断面図である。
【図１５】（Ａ）〜（Ｅ）はそれぞれ、従来の別の半導体装置の多層配線構造を示す平面図、ＸＩＡ−ＸＩＡ′断面図、ＸＩＢ−ＸＩＢ′断面図、ＸＩＣ−ＸＩＣ′断面図、およびＸＩＤ−ＸＩＤ′断面図である。
【符号の説明】
１ 半導体装置、３ａ 走査線、３ｂ 容量線、６ａ データ線、９ａ 画素電極、１０ ＴＦＴアレイ基板（半導体装置）、２０ 対向基板、２１ 対向電極、３０ 画素スイッチング用のＴＦＴ、７０ 蓄積容量、１００ 液晶装置（電気光学装置）、１０１ データ線駆動回路、１０４ 走査線駆動回路、２１０ 第１の配線層、２２０層間絶縁膜、２３０ 第２の配線層、２４０ 基板、２５０ 下地絶縁膜、２６０ 上層絶縁膜、２８０ 配線の交差部分

Claims (10)

1. 第１の配線層と、
   該第１の配線層の上層に形成された層間絶縁膜と、
   該層間絶縁膜の上層に前記第１の配線層と交差するように形成された第２の配線層とを有し、
   前記第１の配線層、および前記第２の配線層のうちの少なくとも一方は、前記第１の配線層と前記第２の配線層との交差部分の膜厚が当該交差部分の周辺部分の膜厚よりも薄いことを特徴とする多層配線構造。
2. 請求項１において、前記第１の配線層、および前記第２の配線層は、いずれも前記交差部分の膜厚が当該交差部分の周辺部分の膜厚よりも薄いことを特徴とする多層配線構造。
3. 請求項１または２において、前記第１の配線層、および前記第２の配線層のうち、前記交差部分での膜厚が薄い配線層は、前記交差部分の配線幅が当該交差部分の周辺部分の配線幅よりも広いことを特徴とする半導体装置。
4. 請求項１ないし３のいずれかにおいて、前記層間絶縁膜は、前記交差部分の膜厚が当該交差部分の周辺部分の膜厚よりも薄いことを特徴とする多層配線構造。
5. 請求項１ないし３のいずれかにおいて、前記第１の配線層の下層側に形成された絶縁膜、前記層間絶縁膜、および前記第２の配線層の上層側に形成された絶縁膜のうちの少なくとも一層は、前記交差部分の膜厚が当該交差部分の周辺部分の膜厚よりも薄いことを特徴とする多層配線構造。
6. 請求項１ないし５のいずれかに規定する多層配線構造を備えた半導体装置。
7. 請求項６に規定する半導体装置が、電気光学物質を保持する電気光学装置用基板として用いられ、
   当該電気光学装置用基板では、画素スイッチング用トランジスタおよび画素電極を備えた画素がマトリクス状に形成されていることを特徴とする電気光学装置。
8. 請求項７において、前記電気光学物質は、前記電気光学装置用基板と対向基板との間に保持された液晶であることを特徴とする電気光学装置。
9. 請求項７において、前記電気光学物質は、前記電気光学装置用基板上で発光素子を構成する有機エレクロトルミネッセンス材料であることを特徴とする電気光学装置。
10. 請求項７ないし９のいずれかに規定する電気光学装置を用いたことを特徴とする電子機器。

Images