JP2009145681A - 表示装置の製造方法 - Google Patents

表示装置の製造方法 Download PDF

Info

Publication number
JP2009145681A
JP2009145681A JP2007323607A JP2007323607A JP2009145681A JP 2009145681 A JP2009145681 A JP 2009145681A JP 2007323607 A JP2007323607 A JP 2007323607A JP 2007323607 A JP2007323607 A JP 2007323607A JP 2009145681 A JP2009145681 A JP 2009145681A
Authority
JP
Japan
Prior art keywords
exposure
region
manufacturing
exposing
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007323607A
Other languages
English (en)
Inventor
Takeshi Ohara
健 大原
Tsunenori Yamamoto
恒典 山本
Susumu Edo
進 江戸
Yoshiaki Nakayoshi
良彰 仲吉
Yutaka Saito
裕 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2007323607A priority Critical patent/JP2009145681A/ja
Priority to US12/331,546 priority patent/US20090155933A1/en
Publication of JP2009145681A publication Critical patent/JP2009145681A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】 １つの領域を複数の露光領域に分割して露光するステップを複数回行って製造したＴＦＴ基板を有する液晶表示装置における画質むらの発生を抑制する。
【解決手段】 絶縁基板の表面のうちのあらかじめ定められた１つの領域に対して、成膜された感光性材料の膜を露光するステップおよび露光した前記感光性材料の膜を現像するステップを有する露光／現像工程を複数回行う表示装置の製造方法であって、それぞれの前記露光するステップは、前記１つの領域を、互いに重畳する部分がなく、かつ、他の前記露光するステップのうちの少なくとも１回の前記露光するステップにおける前記露光領域の境界線と一致しない境界線により複数の露光領域に分割し、それぞれの露光領域を個別に露光することで前記１つの領域全体を露光する表示装置の製造方法。
【選択図】 図４（ｃ）

Description

本発明は、表示装置の製造方法に関し、特に、液晶表示装置に用いる液晶表示パネルのＴＦＴ基板の製造方法に適用して有効な技術に関するものである。
液晶テレビやＰＣ（パーソナルコンピュータ）の液晶モニタなどの液晶表示装置は、一対の基板の間に液晶材料を封入した液晶表示パネルを有する。
前記一対の基板のうちの一方の基板は、ガラス基板などの絶縁基板の表面上に、複数本の走査信号線、複数本の映像信号線、マトリクス状に配置された複数個のＴＦＴ素子、および前記ＴＦＴ素子に接続された画素電極などが形成されており、一般に、ＴＦＴ基板と呼ばれている。また、前記一対の基板のうちの他方の基板は、ガラス基板などの絶縁基板の表面上に、ブラックマトリクスと呼ばれる遮光膜やカラーフィルタなどが形成されている。
また、前記液晶表示パネルの表示領域は、前記ＴＦＴ素子および前記画素電極を有する画素の集合で設定されており、前記各画素は、前記画素電極、対向電極、および前記液晶材料で形成される画素容量（液晶容量と呼ぶこともある。）を有する。前記液晶表示パネルが横電界駆動方式（たとえば、ＩＰＳ方式）の場合、前記対向電極は前記ＴＦＴ基板に形成されている。また、前記液晶表示パネルが縦電界駆動方式（たとえば、ＴＮ方式やＶＡ方式）の場合、前記対向電極は前記対向基板に形成されている。
また、前記液晶表示パネルが横電界駆動方式の場合、前記画素電極と前記対向電極は、ある１つの絶縁層の同じ面にあらかじめ定められた間隔で対向させて配置することもあるし、１層以上の絶縁層を介して積層させて配置することもある。
前記ＴＦＴ基板の製造方法において、前記走査信号線を形成する工程、前記映像信号線（ＴＦＴ素子のソース電極およびドレイン電極を含む）を形成する工程、および前記画素電極を形成する工程は、通常、それぞれ独立した工程であり、所定の膜厚の導電膜を形成（成膜）した後、当該導電膜をエッチングして形成する。そのため、前記ＴＦＴ基板の製造方法では、通常、絶縁基板の表面のうちのあらかじめ定められた１つの領域に前記走査信号線、前記映像信号線、前記ＴＦＴ素子、および前記画素電極などを形成する過程で、エッチングレジストを形成する工程を複数回行う。すなわち、前記ＴＦＴ基板の製造方法では、導電膜または半導体膜の表面上に成膜された感光性材料の膜を露光するステップおよび露光した前記感光性材料の膜を現像するステップを有する露光／現像工程を複数回行う。
従来のＴＦＴ基板の製造方法における１回の前記露光するステップは、たとえば、フォトマスクを用いて、前記１つの領域を一度に露光するというのが一般的であった。しかしながら、近年の液晶テレビや液晶モニタは、大画面化が進んでおり、前記１つの領域が大面積化している。そのため、従来のフォトマスクを用いた露光方法では、たとえば、フォトマスクの製造コストが上昇する、ＴＦＴ基板の製造歩留まりが低下するといった問題が生じる。
上記のような問題に対し、近年のＴＦＴ基板の製造方法では、たとえば、直描露光方式（ダイレクト露光方式と呼ぶこともある。）で露光する方法が提案されている。前記直描露光方式は、前記フォトマスクを使用しない露光方式であり、一度に露光可能な領域が前記１つの領域よりも小さい光源を用い、当該光源が露光可能な領域を走査して、前記１つの領域全体に感光領域と非感光領域からなるパターン（潜像）を直接描画する露光方式である。前記パターンを直接描画するときには、たとえば、前記１つの領域を多数の微小領域に分割し、ＣＡＤなどで作成したレイアウトデータ（数値データ）に基づいて前記多数の微小領域を感光させる微小領域と感光させない微小領域に分け、前記感光させる微小領域を順次または一括して感光させる。
ところで、前記直描露光方式の場合、１つの光源で一度に露光可能な領域の面積を大きくすると、露光に要する時間は短くなるが、一度に露光可能な領域に含まれる微小領域の数が多くなり、当該領域の感光させる微小領域のみに光を照射するための制御が複雑になる。逆に、１つの光源で一度に露光可能な領域の面積を小さくすると、一度に露光可能な領域に含まれる微小領域の数が少なくなり、当該領域の感光させる微小領域のみに光を照射するための制御は容易になるが、露光に要する時間は長くなる。そのため、前記直描露光方式で効率よく露光する方法として、たとえば、複数の独立した光源を用い、前記１つの領域の複数箇所を同時に露光しながら前記１つの領域の全体を露光する方法が提案されている（たとえば、特許文献１を参照。）。この方法の場合、たとえば、２つの独立した光源を用いて露光すると、１つの光源で露光する場合に比べて露光に要する時間を半分にできる。
米国特許第５９４５２５６号公報
しかしながら、エッチングレジストを形成するときに、前記１つの領域を複数の露光領域に分割し、それぞれの露光領域を個別に露光することで前記１つの領域全体を露光する方法を利用した場合、隣接する２つの露光領域の境界部分において、たとえば、形成されたエッチングレジストの位置や寸法にずれが生じやすい。
すなわち、複数本の映像信号線を形成するための導電膜の上にエッチングレジストを形成するときには、たとえば、ある１つの露光領域に形成されるエッチングレジストの幅と、前記ある１つの露光領域に隣接する別の露光領域に形成されるエッチングレジストの幅との間にずれが生じやすい。そのため、前記導電膜をエッチングして複数本の映像信号線を形成したときに、たとえば、前記２つの露光領域のそれぞれに形成された映像信号線の幅が、前記２つの露光領域の境界部分において大きく変化することがある。
また、画素電極を形成するときには、たとえば、隣接する２つの露光領域のそれぞれに形成された画素電極の寸法が、前記２つの露光領域の境界部分において大きく変化することがある。
またさらに、従来のＴＦＴ基板の製造方法では、１枚のＴＦＴ基板を製造する過程で行われる複数回の前記露光するステップにおける露光領域の境界線は、一般に、同じ位置を通る。すなわち、複数本の走査信号線を形成するときの露光領域の境界線、複数本の映像信号線を形成するときの露光領域の境界線、および画素電極を形成するときの露光領域の境界線は、前記絶縁基板の同じ位置を通る。
以上のようなことから、エッチングレジストを形成するときに、前記１つの領域を複数の露光領域に分割し、それぞれの露光領域を個別に露光することで前記１つの領域全体を露光する方法を利用した場合、得られる液晶表示パネル（液晶表示装置）は、隣接する２つの露光領域の境界に相当する位置において画質が変化しやすく、画質むらが発生しやすいという問題がある。
本発明の目的は、たとえば、前記１つの領域を複数の露光領域に分割し、それぞれの前記露光領域を個別に露光することで前記１つの領域全体を露光するステップを複数回行って製造されるＴＦＴ基板を有する液晶表示装置における画質むらの発生を抑制することが可能な液晶表示装置の製造方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。
（１）絶縁基板の表面のうちのあらかじめ定められた１つの領域に複数本の走査信号線、複数本の映像信号線、複数個のＴＦＴ素子、および複数個の画素電極を形成する過程で、成膜された感光性材料の膜を露光するステップおよび露光した前記感光性材料の膜を現像するステップを有する露光／現像工程を複数回行う表示装置の製造方法であって、それぞれの前記露光するステップは、前記１つの領域を複数の露光領域に分割し、それぞれの前記露光領域を個別に露光することで前記１つの領域全体を露光する露光装置を用いて行い、それぞれの前記露光するステップは、前記１つの領域を、互いに重畳する部分がなく、かつ、他の前記露光するステップのうちの少なくとも１回の前記露光するステップにおける前記露光領域の境界線と一致しない境界線により前記複数の露光領域に分割して露光する表示装置の製造方法。
（２）前記（１）の表示装置の製造方法において、前記映像信号線を形成するときに行う前記露光するステップにおける前記露光領域の境界は、前記画素電極を形成するときに行う前記露光するステップにおける前記露光領域の境界と一致させない表示装置の製造方法。
（３）前記（１）または（２）の表示装置の製造方法において、前記１つの領域は、前記１つの領域に形成する映像信号線の延在方向に延びる線分と、前記１つの領域に形成する走査信号線の延在方向に延びる線分とで構成される境界線により、前記複数の露光領域に分割する表示装置の製造方法。
（４）前記（３）の表示装置の製造方法において、前記映像信号線を形成するときに行う前記露光するステップは、前記１つの領域のうちの前記ＴＦＴ素子が形成される領域を通らない前記境界線により、前記１つの領域を前記複数の露光領域に分割して露光する表示装置の製造方法。
（５）前記（３）または（４）の表示装置の製造方法において、前記画素電極を形成するときに行う前記露光するステップは、前記１つの領域のうちの前記画素電極が形成される領域を通らない前記境界線により、前記１つの領域を前記複数の露光領域に分割して露光する表示装置の製造方法。
（６）前記（３）乃至（５）のいずれかの表示装置の製造方法において、前記画素電極を形成するときに行う前記露光するステップは、前記１つの領域のうちの前記映像信号線が形成される領域を通る線分と、前記走査信号線が形成される領域を通る線分とで構成される前記境界線により、前記１つの領域を前記複数の露光領域に分割して露光する表示装置の製造方法。
（７）絶縁基板の表面のうちのあらかじめ定められた１つの領域に複数本の走査信号線、複数本の映像信号線、複数個のＴＦＴ素子、および複数個の画素電極を形成する過程で、成膜された感光性材料の膜を露光するステップおよび露光した前記感光性材料の膜を現像するステップを有する露光／現像工程を複数回行う表示装置の製造方法であって、それぞれの前記露光するステップは、前記１つの領域を複数の露光領域に分割し、それぞれの前記露光領域を個別に露光することで前記１つの領域の全体を露光する露光装置を用いて行い、それぞれの前記露光するステップは、前記１つの領域を、隣接する２つの露光領域の境界部分に当該２つの露光領域が重畳する部分領域を有するように前記複数の露光領域に分割し、かつ、１つの前記部分領域を、前記隣接する２つの露光領域のうちの一方の露光領域の一部とする複数の第１の小領域と、前記隣接する２つの露光領域のうちの他方の露光領域の一部とする複数の第２の小領域とがモザイク状に配列されるように分割して露光する表示装置の製造方法。
（８）前記（７）の表示装置の製造方法において、それぞれの前記露光するステップにおける前記部分領域は、互いに重畳させ、それぞれの前記露光するステップにおける前記１つの前記部分領域の、前記第１の小領域と前記第２の小領域との配列は、他の前記露光するステップのうちの少なくとも１回の前記露光するステップにおいて前記部分領域と重畳する部分領域の前記第１の小領域と前記第２の小領域との配列とは異なる配列にする表示装置の製造方法。
（９）前記（８）の表示装置の製造方法において、前記映像信号線を形成するときに行う前記露光するステップにおける前記部分領域の、前記第１の小領域と前記第２の小領域との配列は、前記画素電極を形成するときに行う前記露光するステップにおける前記部分領域の、前記第１の小領域と前記第２の小領域との配列と異なる配列にする表示装置の製造方法。
（１０）絶縁基板の表面のうちのあらかじめ定められた１つの領域に複数本の走査信号線、複数本の映像信号線、複数個のＴＦＴ素子、および複数個の画素電極を形成する過程で、成膜された感光性材料の膜を露光するステップおよび露光した前記感光性材料の膜を現像するステップを有する露光／現像工程を複数回行う表示装置の製造方法であって、それぞれの前記露光するステップは、前記１つの領域を複数の露光領域に分割し、それぞれの前記露光領域を個別に露光することで前記１つの領域の全体を露光する露光装置を用いて行い、それぞれの前記露光するステップは、前記１つの領域を、隣接する２つの露光領域の境界部分に当該２つの露光領域が重畳する部分領域を有するように前記複数の露光領域に分割し、かつ、前記部分領域は、前記隣接する２つの露光領域のうちの一方の露光領域とともに露光した後、前記隣接する露光領域のうちの他方の露光領域とともに露光する表示装置の製造方法。
（１１）前記（１０）の表示装置の製造方法において、１つの前記部分領域は、前記部分領域に対する露光量の総和が前記一方の露光領域に対する露光量および前記他方の露光領域に対する露光量とおおむね等しくなるように露光する表示装置の製造方法。
（１２）前記（１０）または（１１）の表示装置の製造方法において、それぞれの前記露光するステップは、前記１つの領域を、前記部分領域の一部分または全部が他の前記露光するステップのうちの少なくとも１回の前記露光するステップにおける前記部分領域と重畳しないように前記複数の露光領域に分割して露光する表示装置の製造方法。
（１３）前記（１２）の表示装置の製造方法において、前記映像信号線を形成するときに行う前記露光するステップにおける前記部分領域は、前記画素電極を形成するときに行う前記露光するステップにおける前記部分領域と、一部の領域または全部の領域を重畳させない表示装置の製造方法。
（１４）前記（１）乃至（１３）のいずれかの表示装置の製造方法において、前記画素電極を形成するときには、前記画素電極とともに対向電極を形成する表示装置の製造方法。
（１５）前記（１）乃至（１４）のいずれかの表示装置の製造方法において、前記露光装置は、前記露光領域毎に用意された複数のフォトマスクを有し、１回の前記露光するステップは、前記フォトマスクの交換および露光位置の移動を繰り返しながら、前記複数の露光領域を順次露光する表示装置の製造方法。
（１６）前記（１）乃至（１４）のいずれかの表示装置の製造方法において、前記露光装置は、複数の独立した光源と、それぞれの前記光源と前記絶縁基板との相対位置を移動させる移動手段と、あらかじめ用意された数値データに基づいて前記光源からの光の照射／非照射を制御する制御手段とを有し、１回の前記露光するステップは、前記複数の光源のそれぞれで、異なる前記露光領域を並行して露光する表示装置の製造方法。
（１７）前記（１６）の表示装置の製造方法において、前記絶縁基板の表面のうちの前記１つの領域に前記複数本の走査信号線、前記複数本の映像信号線、前記複数個のＴＦＴ素子、および前記複数個の画素電極を形成する一連の前記過程に加え、前記過程を経て形成された前記複数本の走査信号線の寸法、前記複数本の映像信号線の寸法、前記複数個のＴＦＴ素子の寸法、および前記複数個の画素電極の寸法のうちの１つ以上を計測するステップと、前記計測するステップで計測した寸法と、前記寸法を計測した対象物体を形成するときに行う前記露光するステップで使用する前記数値データとを比較し、必要に応じて前記数値データを補正するステップとを有し、前記計測するステップおよび前記補正するステップは、前記露光領域毎に個別に行う表示装置の製造方法。
本発明の表示装置の製造方法によれば、１つの領域に成膜した感光性材料の膜を露光するステップおよび現像するステップからなる露光／現像工程を複数回行い、かつ、１回の前記露光するステップは前記１つの領域を複数の露光領域に分割し、それぞれの前記露光領域を個別に露光することで前記１つの領域の全体を露光する方法で製造したＴＦＴ基板を有する液晶表示装置における画質むら、特に隣接する２つの露光領域の境界付近に発生する画質むらを容易に抑制できる。
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
図１（ａ）乃至図１（ｃ）は、本発明に関わる液晶表示パネルの概略構成の一例を示す模式図である。
図１（ａ）は、液晶表示パネルの平面構成の一例を示す模式平面図である。図１（ｂ）は、図１（ａ）のＡ−Ａ’線における液晶表示パネルの断面構成の一例を示す模式断面図である。図１（ｃ）は、液晶表示パネルのＴＦＴ基板における走査信号線と映像信号線の配置方法の一例を示す模式平面図である。
なお、図１（ｃ）に示したｘ方向およびｙ方向は、それぞれ、図１（ａ）に示したｘ方向およびｙ方向と同じ方向である。
本発明は、たとえば、液晶テレビやＰＣに接続する液晶モニタなどの液晶表示装置に用いる液晶表示パネルのＴＦＴ基板の製造方法に適用することができる。前記液晶表示パネルは、たとえば、図１（ａ）および図１（ｂ）に示すように、ＴＦＴ基板１、対向基板２、液晶材料３、シール材４、下偏光板５、および上偏光板６を有する。また、液晶表示パネルの表示領域ＤＡは、複数の画素の集合で設定される領域である。
ＴＦＴ基板１は、たとえば、図１（ｃ）に示すように、複数本の走査信号線１０１と、複数本の映像信号線１０２と、図示しない複数個のＴＦＴ素子および画素電極などを有する基板である。このとき、走査信号線１０１、映像信号線１０２、前記ＴＦＴ素子、および前記画素電極などは、ガラス基板などの絶縁基板の表面上に形成されている。またこのとき、各映像信号線１０２は、絶縁層を介して前記複数本の走査信号線１０１と立体交差している。
また、ＴＦＴ基板１において１つの画素が占有する領域は、たとえば、２本の隣接する走査信号線１０１と２本の隣接する映像信号線１０２とで囲まれた領域に相当する。
図２（ａ）乃至図２（ｃ）は、ＴＦＴ基板１における１つの画素の概略構成の一例を示す模式図である。
図２（ａ）は、ＴＦＴ基板１において１つの画素が占有する領域およびその周辺の平面構成の一例を示す模式平面図である。図２（ｂ）は、図２（ａ）のＢ−Ｂ’線におけるＴＦＴ基板１の断面構成の一例を示す模式断面図である。図２（ｃ）は、図２（ａ）のＣ−Ｃ’線におけるＴＦＴ基板１の断面構成の一例を示す模式断面図である。
なお、図２（ａ）に示したｘ方向およびｙ方向は、図１（ａ）に示したｘ方向およびｙ方向と同じ方向である。
本発明は、基本的に、ＴＦＴ基板１がどのような構成であっても適用可能であるが、本明細書の以下の説明では、ＴＦＴ基板１における１つの画素が、たとえば、図２（ａ）乃至図２（ｃ）に示したような構成の場合を例に挙げる。図２（ａ）乃至図２（ｃ）に示した構成は、横電界駆動方式の液晶表示パネルに用いるＴＦＴ基板１における１つの画素の一構成例である。
このとき、ＴＦＴ基板１は、たとえば、ガラス基板などの絶縁基板１００の表面上に、走査信号線１０１、保持容量線１０３、第１の絶縁層１０４、ＴＦＴ素子の半導体層１０５、映像信号線１０２（ＴＦＴ素子のドレイン電極を含む）、ＴＦＴ素子のソース電極１０６、第２の絶縁層１０７、画素電極１０８、対向電極１０９、および配向膜１１０が形成されている。
このような構成のＴＦＴ基板１を製造するときには、たとえば、まず、絶縁基板１００の表面全体にアルミニウム膜などの導電膜を成膜し、当該導電膜をエッチングして、走査信号線１０１および保持容量線１０３を形成する。
次に、走査信号線１０１および保持容量線１０３が形成された絶縁基板１００の表面全体に、たとえば、シリコン酸化膜またはシリコン窒化膜を成膜して第１の絶縁層１０４を形成する。なお、図２（ｂ）および図２（ｃ）に示した断面構成では、第１の絶縁層１０４の表面（半導体層１０５、映像信号線１０２などを形成する面）が平坦になっているが、これに限らず、第１の絶縁層１０４の表面に段差（凹凸）があってもよい。
次に、第１の絶縁層１０４の表面に、ＴＦＴ素子の半導体層１０５、ＴＦＴ素子のドレイン電極を含む映像信号線１０２、およびＴＦＴ素子のソース電極１０６を形成する。半導体層１０５、ドレイン電極を含む映像信号線１０２、およびソース電極１０６を形成するときには、たとえば、まず、半導体層１０５の能動層の形成に用いる第１の半導体膜と、ソース領域およびドレイン領域の形成に用いる第２の半導体膜とを形成し、エッチングして複数の島状半導体層を形成する。次に、第１の絶縁層１０４の表面全体にアルミニウム膜などの導電膜を成膜し、当該導電膜をエッチングして、ドレイン電極を含む映像信号線１０２およびソース電極１０６を形成する。このとき、ソース電極１０６および映像信号線１０２のドレイン電極部分は、それぞれ、その一部分が前記島状半導体層に乗り上げるように形成する。次に、ドレイン電極およびソース電極１０６をマスクにして第２の半導体層をエッチングし、それぞれの前記島状半導体層の第２の半導体層をソース領域とドレイン領域に分離する。
次に、半導体層１０５、映像信号線１０２、およびソース電極１０６が形成された第１の絶縁層１０４の表面全体に、たとえば、シリコン窒化膜などの絶縁膜を成膜して第２の絶縁層１０７を形成した後、スルーホールＴＨ１，ＴＨ２を形成する。なお、図２（ｂ）および図２（ｃ）に示した断面構成では、第２の絶縁層１０７の表面（画素電極１０８、対向電極１０９などを形成する面）が平坦になっているが、これに限らず、第２の絶縁層１０７の表面に段差（凹凸）があってもよい。また、第２の絶縁層１０７は、ある１種類の絶縁膜で形成してもよいし、２種類以上の絶縁膜を積層して形成してもよい。
次に、第２の絶縁層１０７の表面全体およびスルーホールＴＨ１，ＴＨ２に、たとえば、ＩＴＯなどの透明な導電膜を成膜し、当該導電膜をエッチングして画素電極１０８および対向電極１０９を形成する。このとき、画素電極１０８はスルーホールＴＨ１によりソース電極１０６と電気的に接続され、対向電極１０９はスルーホールＴＨ２により保持容量線１０３と電気的に接続される。
そして最後に、画素電極１０８および対向電極１０９が形成された第２の絶縁層１０７の表面に配向膜１１０を形成する。
図３（ａ）乃至図３（ｄ）は、液晶表示パネルに用いるＴＦＴ基板１の従来の製造方法の一例およびその問題点の一例を説明するための模式図である。
図３（ａ）は、２面取りのＴＦＴ基板の製造方法の一例を示す模式平面図である。図３（ｂ）は、図３（ａ）に示した１つの領域７０１に対する従来の露光方法の一例を示す模式平面図である。図３（ｃ）は、図３（ａ）に示した１つの領域７０１に対する従来の露光方法の別の一例を示す模式平面図である。図３（ｄ）は、図３（ｂ）および図３（ｃ）に示した領域Ｒ１の拡大平面図である。
なお、図３（ａ）乃至図３（ｄ）に示したｘ方向およびｙ方向は、それぞれ、図１（ａ）に示したｘ方向およびｙ方向と同じ方向である。
現在、液晶表示パネルに用いるＴＦＴ基板１を製造するときには、たとえば、１枚の大面積のガラス基板（マザーガラス７）を用いて複数枚のＴＦＴ基板１を一度に形成する多面取りと呼ばれる方法で製造している。
１枚のマザーガラス７を用いて２枚のＴＦＴ基板１を一度に形成する製造方法（いわゆる２面取り）は、たとえば、図３（ａ）に示すように、マザーガラス７の２つの領域７０１，７０２のそれぞれに、ＴＦＴ基板１として機能する回路が形成される。そして、上記のような手順で各領域に走査信号線１０１、映像信号線１０２、ＴＦＴ素子、および画素電極１０８などを形成した後、マザーガラス７から各領域７０１，７０２を切り出すと、一度に２枚のＴＦＴ基板１が得られる。
２面取りの製造方法では、たとえば、各領域の走査信号線１０１を形成するための導電膜などは、マザーガラス７の表面全体に成膜する。また、前記導電膜のエッチングに用いるマスク（エッチングレジスト）は、前記導電膜の表面全体に感光性レジストを成膜し、当該感光性レジストを露光、現像して形成する。
このとき、前記感光性レジストの露光は、たとえば、１枚のＴＦＴ基板１として切り出す領域（たとえば、領域７０１）を１つの領域とし、切り出す領域毎に露光する。
前記感光性レジストを、フォトマスクを用いて露光する場合は、たとえば、１枚のＴＦＴ基板１として切り出す１つの領域およびその周辺に形成するレジストパターンに対応したマスクパターンが形成されたフォトマスクを使用する。そして、まず、マザーガラスの２つの領域７０１，７０２のうちの一方の領域７０１およびその周辺を露光し、続けて、他方の領域７０２およびその周辺を露光する。
このとき、形成するＴＦＴ基板１が、たとえば、大画面の液晶テレビ（液晶表示パネル）に用いるものである場合、１回の露光するステップにおいて前記１つの領域７０１全体を一度に露光しようとすると、使用するフォトマスクは非常に大きなものになる。そのため、前記フォトマスクの製造や管理が非常に難しく、ＴＦＴ基板１の製造コストの上昇につながる。
そのため、形成するＴＦＴ基板１が、たとえば、大画面の液晶テレビ（液晶表示パネル）に用いるものである場合、前記フォトマスクを使用して前記１つの領域７０１全体を露光するときには、たとえば、図３（ｂ）に示すように、前記１つの領域７０１を２つの露光領域（第１の露光領域７０１ａおよび第２の露光領域７０１ｂ）に分割し、それぞれの露光領域７０１ａ，７０１ｂを個別に露光することで、前記１つの領域７０１の全体を露光する。このとき使用する露光装置は、たとえば、第１の露光領域７０１ａの露光に使用する第１のフォトマスクと、第２の露光領域７０１ｂの露光に使用する第２のフォトマスクとを有する。そして、たとえば、まず、前記露光装置の光源を第１の露光領域７０１ａが露光できる位置に配置し、前記第１のフォトマスクを使用して第１の露光領域７０１ａを露光する。その後、たとえば、前記光源を第２の露光領域７０１ｂが露光できる位置に移動させるとともに前記第１のフォトマスクを前記第２のフォトマスクに交換し、前記第２のフォトマスクを使用して第２の露光領域７０１ｂを露光する。
このようにすると、１回の露光に使用するフォトマスクの数は増えるものの、１枚のフォトマスクの大きさを前記１つの領域７０１よりも小さくできるので、それぞれのフォトマスクの製造や管理が容易になり、ＴＦＴ基板１の製造コストの上昇を抑えられる。
また、近年のＴＦＴ基板１の製造方法では、前記感光性レジストを露光するときに、フォトマスクを使用しない直描露光方式（ダイレクト露光方式）で露光する方法も提案されている。前記直描露光方式は、たとえば、ＣＡＤなどで作成したレイアウトデータ（数値データ）に基づいて前記１つの領域（たとえば、領域７０１）のうちの前記感光性レジストを感光させる領域を指定し、露光装置の光源を走査させながら、前記１つの領域全体を露光する露光方式である。このとき、前記露光装置は、前記光源と前記絶縁基板との相対位置を移動させる移動手段と、あらかじめ用意された数値データに基づいて前記光源からの光の照射／非照射を制御する制御手段とを有する。
このとき、形成するＴＦＴ基板１が、たとえば、大画面の液晶テレビ（液晶表示パネル）に用いるものである場合、前記露光装置の前記光源が１つであると、前記１つの領域７０１の全体を露光するのに要する時間が非常に長くなる。そのため、前記ＴＦＴ基板１の製造効率が低下し、ＴＦＴ基板１の製造コストの上昇につながる。
そのため、形成するＴＦＴ基板１が、たとえば、大画面の液晶テレビ（液晶表示パネル）に用いるものである場合、前記直描露光方式で前記１つの領域７０１全体を露光するときには、たとえば、図３（ｃ）に示すように、１つの領域７０１を２つの露光領域（第１の露光領域７０１ａおよび第２の露光領域７０１ｂ）に分割し、２つの独立した光源（第１の光源８ａおよび第２の光源８ｂ）を用意して、第１の露光領域７０１ａおよび第２の露光領域７０１ｂを並行して露光するのが望ましい。すなわち、第１の光源８ａで第１の露光領域７０１ａを露光し、第２の光源８ｂで第２の露光領域７０１ｂを露光する。このようにすると、１つの領域７０１の全体を露光するのに要する時間が、光源が１つの場合に比べて約半分になる。
なお、図３（ｃ）に示した例では、１つの領域７０１を２つの露光領域に分割しているが、これに限らず、３つ以上の露光領域に分割し、それぞれの露光領域を並行して露光すれば、１つの領域の全体を露光するのに要する時間がさらに短くなる。
しかしながら、１つの領域７０１を第１の露光領域７０１ａと第２の露光領域７０１ｂに分割し、それぞれの露光領域を個別に露光する場合、当然のことであるが、たとえば、図３（ｄ）に示すように、境界ＢＬの左側にある第１の露光領域７０１ａと、境界の右側にある第２の露光領域７０１ｂとは、異なるフォトマスクまたは異なる光源で露光される。なお、図３（ｄ）は、図３（ｂ）および図３（ｃ）に示した領域Ｒ１の拡大平面図であり、１つのマス目が１つの画素を表している。
このとき、たとえば、前記第１のフォトマスクを使用して第１の露光領域７０１ａを露光し、続けて前記第２のフォトマスクを使用して第２の露光領域７０１ｂを露光すると、たとえば、前記フォトマスクを交換して位置合わせをする際に機械的な誤差が生じ、第１の露光領域７０１ａと第２の露光領域７０１ｂの境界部分で、形成されるレジストパターンに合わせずれ（位置ずれ）が生じたり、レジストパターンの寸法に大きな変動が生じたりする。
また、たとえば、前記２つの独立した光源を用いて各露光領域７０１ａ，７０１ｂを露光する場合も、たとえば、各光源の制御機構の機械的な誤差などにより、第１の露光領域７０１ａと第２の露光領域７０１ｂの境界部分で、形成されるレジストパターンに合わせずれ（位置ずれ）が生じたり、レジストパターンの寸法に大きな変動が生じたりする。
すなわち、１つの領域７０１を第１の露光領域７０１ａと第２の露光領域７０１ｂに分割し、それぞれの露光領域７０１ａ，７０１ｂを個別に露光すると、たとえば、２つの露光領域の境界線ＢＬの左側（第１の露光領域７０１ａ）に形成される映像信号線１０２の幅（ｘ方向の寸法）と、境界線ＢＬの右側（第２の露光領域７０１ｂ）に形成される映像信号線１０２の幅との差が大きくなることがある。また、図２（ａ）乃至図２（ｃ）に示したような構成のＴＦＴ基板１を製造する場合は、たとえば、境界線ＢＬの左側に形成される画素における画素電極１０８と対向電極１０９の間隙と、境界線ＢＬの右側に形成される画素における画素電極１０８と対向電極１０９の間隙との差が大きくなることがある。
また、１つの領域７０１を第１の露光領域７０１ａと第２の露光領域７０１ｂに分割し、それぞれの露光領域７０１ａ，７０１ｂを個別に露光する場合、従来の方法では、１枚のＴＦＴ基板１を製造する過程で行われる複数回の露光するステップのそれぞれにおける境界線ＢＬは、たとえば、常に同じ位置を通るように設定される。
そのため、ＴＦＴ基板１を製造する過程で複数回行われる感光性レジストを露光するステップのそれぞれにおいて、１つの領域７０１を第１の露光領域７０１ａと第２の露光領域７０１ｂに分割し、それぞれの露光領域７０１ａ，７０１ｂを個別に露光すると、たとえば、得られたＴＦＴ基板１を用いた液晶表示パネルを有する液晶表示装置は、２つの露光領域７０１ａ，７０１ｂの境界ＢＬの部分に画質むらが発生しやすい。
本発明は、上記のような点を鑑み、ＴＦＴ基板１を製造する過程で複数回行われる感光性レジストを露光するステップのそれぞれにおいて、１つの領域７０１を第１の露光領域７０１ａと第２の露光領域７０１ｂに分割し、それぞれの露光領域７０１ａ，７０１ｂを個別に露光する方法でＴＦＴ基板１を製造したときに、当該ＴＦＴ基板１を用いた液晶表示パネルを有する液晶表示装置における前記２つの露光領域７０１ａ，７０１ｂの境界ＢＬの部分の画質むらの発生を抑制することが可能なＴＦＴ基板（液晶表示装置）の製造方法に関するものである。
図４（ａ）乃至図４（ｃ）は、本発明による実施例１のＴＦＴ基板の製造方法の一例を説明するための模式図である。
図４（ａ）は、映像信号線を形成するときに行う感光性レジストの露光方法の一例を示す模式平面図である。図４（ｂ）は、画素電極および対向電極を形成するときに行う感光性レジストの露光方法の一例を示す模式平面図である。図４（ｃ）は、実施例１の露光方法の作用効果を説明するための模式平面図である。
なお、図４（ａ）乃至図４（ｃ）は、図３（ｄ）に示した領域と同じ領域を示しており、１つのマス目が１つの画素を表している。また、図４（ａ）乃至図４（ｃ）に示したｘ方向およびｙ方向は、それぞれ、図３（ｄ）のｘ方向およびｙ方向と同じ方向である。
実施例１のＴＦＴ基板１の製造方法は、基本的には、従来のＴＦＴ基板の製造方法と同じである。実施例１のＴＦＴ基板１の製造方法において、従来のＴＦＴ基板の製造方法と異なる点は、１枚のＴＦＴ基板１を製造する過程で複数回行われる感光性レジストを露光するステップの露光方法である。また、実施例１では、前記直描露光方式で前記感光性レジストを露光する場合を例に挙げる。
実施例１のＴＦＴ基板１の製造方法において複数回行われる感光性レジストの露光方法は、図３（ｃ）に示した露光方法と同様であり、マザーガラス７から１枚のＴＦＴ基板１として切り出す１つ領域７０１を第１の露光領域７０１ａと第２の露光領域７０１ｂに分割し、２つの独立した光源８ａ，８ｂを用いた直描露光方式により、２つの露光領域７０１ａ，７０１ｂを並行して露光する。
このとき、映像信号線１０２を形成するときに行う感光性レジストの露光は、１つの領域７０１を、たとえば、図４（ａ）に示すように、映像信号線１０２の延在方向（ｙ方向）に延びる線分と、走査信号線１０１の延在方向（ｘ方向）に延びる線分とで構成される１本の境界線ＢＬＤにより第１の露光領域７０１ａと第２の露光領域７０１ｂに分割して行う。このとき、境界線ＢＬＤの左側にある第１の露光領域７０１ａは第１の光源８ａのみで露光され、境界線ＢＬＤの右側にある第２の露光領域７０１ｂは第２の光源８ｂのみで露光される。
また、画素電極１０８および対向電極１０９を形成するときに行う感光性レジストの露光は、１つの領域７０１を、たとえば、図４（ｂ）に示すように、映像信号線１０２の延在方向（ｙ方向）に延びる線分と、走査信号線１０１の延在方向（ｘ方向）に延びる線分とで構成され、かつ、映像信号線１０２を形成するときに行う露光の境界線ＢＬＤとは一致しない別の１本の境界線ＢＬＰにより、第１の露光領域７０１ａと第２の露光領域７０１ｂに分割して行う。このとき、境界線ＢＬＰの左側にある第１の露光領域７０１ａは第１の光源８ａのみで露光され、境界線ＢＬＰの右側にある第２の露光領域７０１ｂは第２の光源８ｂのみで露光される。
このようにすると、たとえば、図４（ｃ）に示した境界線ＢＬＤと境界線ＢＬＰとの間にある領域は、映像信号線１０２が第１の光源８ａで露光して得られるレジストパターンを反映した寸法で形成され、画素電極１０８および対向電極１０９が第２の光源８ｂで露光して得られるレジストパターンを反映した寸法で形成される。また、境界線ＢＬＰの左側にある領域は、映像信号線１０２、画素電極１０８および対向電極１０９が、ともに第１の光源８ａで露光して得られるレジストパターンを反映した寸法で形成される。また、境界線ＢＬＤの右側にある領域は、映像信号線１０２、画素電極１０８および対向電極１０９が、ともに第２の光源８ｂで露光して得られるレジストパターンを反映した寸法で形成される。
このとき、使用する露光装置において、たとえば、第１の光源８ａの制御機構と第２の光源８ｂの制御機構に機械的な誤差があると、映像信号線１０２の位置ずれや寸法の変動は境界線ＢＬＤの部分で発生し、画素電極１０８および対向電極１０９の位置ずれや寸法の変動は境界線ＢＬＰの部分で発生する。そのため、実施例１のＴＦＴ基板１の製造方法は、それぞれの感光性レジストを露光するステップにおいて第１の露光領域７０１ａと第２の露光領域７０１ｂの境界で生じる合わせずれ（位置ずれ）や寸法の変動を、２つの境界線ＢＬＤ，ＢＬＰの間にある領域で吸収でき、第１の露光領域７０１ａと第２の露光領域７０１ｂとの境界部分に生じる画質むらを抑制（軽減）することができる。
図５（ａ）および図５（ｂ）は、実施例１のＴＦＴ基板の製造方法の変形例を説明するための模式図である。
図５（ａ）は、画素電極および対向電極を形成するときに行う感光性レジストの露光方法の変形例を示す模式平面図である。図５（ｂ）は、図５（ａ）に示した変形例の露光方法の作用効果を説明するための模式平面図である。
なお、図５（ａ）は、図４（ｃ）に示した領域と同じ領域を示しており、１つのマス目が１つの画素を表している。また、図５（ｂ）は、図５（ａ）に示した１つの画素ＰＸ１を拡大して示している。また、図５（ａ）および図５（ｂ）に示したｘ方向およびｙ方向は、それぞれ、図４（ｃ）のｘ方向およびｙ方向と同じ方向である。
実施例１のＴＦＴ基板１の製造方法では、たとえば、図４（ｃ）に示したように、映像信号線１０２を形成するときに行う露光における２つの露光領域７０１ａ，７０１ｂの境界線ＢＬＤと、画素電極１０８および対向電極１０９を形成するときに行う露光における２つの露光領域７０１ａ，７０１ｂの境界線ＢＬＰとをずらすことで、当該２つの露光領域７０１ａ，７０１ｂの境界部分で発生する画質むらを低減する。このとき、それぞれの露光するステップにおける２つの露光領域７０１ａ，７０１ｂの境界線は、たとえば、図４（ｃ）に示したような映像信号線１０２上を通る線分と走査信号線１０１上を通る線分との組み合わせに限らず、種々の線分の組み合わせで構成できることはもちろんである。
すなわち、複数回行う露光のうちの、映像信号線１０２を形成するときに行う露光における２つの露光領域７０１ａ，７０１ｂは、たとえば、図５（ａ）に示すように、映像信号線１０２の延在方向（ｙ方向）に延びる線分が２本の隣接する映像信号線１０２の間を通り、走査信号線１０１の延在方向（ｘ方向）に延びる線分が２本の隣接する走査信号線１０１の間を通る境界線ＢＬＤ’で分割してもよい。なお、図５（ａ）には、参照のために、図４（ｃ）に示した境界線ＢＬＤもあわせて示している。
このとき、図５（ａ）に示した１つの画素ＰＸ１に着目すると、映像信号線１０２を形成するときに行う露光における２つの露光領域７０１ａ，７０１ｂの境界線ＢＬＤ，ＢＬＤ’は、たとえば、図５（ｂ）に示したような位置を通る。
映像信号線１０２を形成するときに行う感光性レジストの露光において１つの領域７０１を、たとえば、図４（ｃ）や図５（ａ）に示した境界線ＢＬＤで分割した場合、当該境界線ＢＬＤは、たとえば、図５（ｂ）に示した位置を通る。このとき、境界線ＢＬＤのうちの走査信号線１０１の延在方向（ｘ方向）に沿った線分は、画素ＰＸ１のＴＦＴ素子が形成される部分を通る。そのため、このような境界線ＢＬＤにより２つの露光領域７０１ａ，７０１ｂに分割した場合、前記境界線ＢＬＤが通る１つのＴＦＴ素子におけるドレイン電極とソース電極１０６とが、たとえば、異なる光源で露光して形成されたエッチングレジストを用いたエッチングで形成されることになる。その結果、たとえば、前記境界線ＢＬＤが通るＴＦＴ素子のチャネル長が、周囲のＴＦＴ素子のチャネル長と異なる値になり、点欠陥不良になる可能性が高い。
したがって、映像信号線１０２とともにＴＦＴ素子のドレイン電極およびソース電極１０６を形成する、一般的なＴＦＴ基板の製造方法の場合、映像信号線１０２を形成するときに行う感光性レジストの露光は、１つの領域７０１を、たとえば、図５（ａ）および図５（ｂ）に示した境界線ＢＬＤ’により２つの露光領域７０１ａ，７０１ｂに分割することが好ましい。このようにすれば、２つの露光領域７０１ａ，７０１ｂの境界周辺に形成されるＴＦＴ素子のドレイン電極とソース電極１０６とは、ともに同じ光源で露光して形成されたエッチングレジストを用いたエッチングで形成される。そのため、たとえば、ＴＦＴ素子のチャネル長が局所的に異なる値になる可能性が低減し、点欠陥不良が発生する可能性が低減する。
ただし、画素電極１０８および対向電極１０９を形成するときに行う露光における２つの露光領域７０１ａ，７０１ｂの境界線ＢＬＰは、たとえば、図４（ｃ）や図５（ａ）に示したように、境界線ＢＬＰの全体が、映像信号線１０２が形成された領域を通る線分と、走査信号線１０１が形成された領域を通る線分のみで構成されるようにすることが好ましい。
画素電極１０８および対向電極１０９を形成するときに行う露光における２つの露光領域７０１ａ，７０１ｂの境界線ＢＬＰが、たとえば、図５（ｂ）に示した境界線ＢＬＤ’に相当する位置を通る場合、画素電極１０８と対向電極１０９との間隙ＬＣＴ１，ＬＣＴ２，ＬＣＴ３，ＬＣＴ４のうちの、たとえば、間隙ＬＣＴ３，ＬＣＴ４は、境界線ＢＬＰ（ＢＬＤ’）を境に異なる値になることが考えられる。このように、１つの画素における画素電極１０８と対向電極１０９との間隙ＬＣＴ１，ＬＣＴ２，ＬＣＴ３，ＬＣＴ４のなかに、寸法値が不連続な変化をする箇所があると、たとえば、筋むらと呼ばれる不良が発生する可能性がある。
したがって、画素電極１０８および対向電極１０９を形成するときに行う露光における２つの露光領域７０１ａ，７０１ｂの境界線ＢＬＰは、すべての画素について、画素電極１０８および対向電極１０９の組が共通の露光領域に属するような位置を通るようにすることが好ましい。
このように、映像信号線１０２を形成するときに行う露光では、ＴＦＴ素子が形成される領域を通らない境界線ＢＬＤ’で分割し、画素電極１０８および対向電極１０９を形成するときに行う露光では、すべての画素について画素電極１０８および対向電極１０９の組が共通の露光領域に属するような境界線ＢＬＰで分割することで、ＴＦＴ基板（液晶表示パネル）の製造歩留まりを低下させることなく、画質むらを低減することができる。
また、実施例１では、１回の露光するステップにおいて、１つの領域７０１を２つの露光領域７０１ａ，７０１ｂに分割した場合を例に挙げているが、これに限らず、１つの領域７０１を３つ以上の露光領域に分割し、隣接する２つの露光領域の境界部分のそれぞれを実施例１で説明したような方法で露光してもよいことはもちろんである。
また、実施例１では、映像信号線１０２を形成するときに行う露光における境界線ＢＬＤ（ＢＬＤ’）と、画素電極１０８および対向電極１０９を形成するときに行う露光における境界線ＢＬＰとの関係のみを示したが、走査信号線１０１を形成するときに行う露光における境界線や、半導体層１０５の能動層を形成するときに行う露光における境界線も、同様に、他の露光における境界線とずらすことで、合わせずれや寸法の変動による画質むらを抑制できることはもちろんである。
またさらに、実施例１では、直描露光方式で露光する場合を例に挙げたが、これに限らず、たとえば、フォトマスクを使用して露光する場合にも、それぞれの露光するステップで使用する２枚または複数枚のフォトマスクを、同様の方法で分割して形成しておけば、第１のフォトマスクで露光する露光領域と第２のマスクで露光する露光領域の境界部分における合わせずれ（位置ずれ）や寸法の変動による画質むらを抑制（軽減）することができることはもちろんである。
図６（ａ）乃至図６（ｃ）は、本発明による実施例２のＴＦＴ基板の製造方法の一例を説明するための模式図である。
図６（ａ）は、映像信号線を形成するときに行う感光性レジストの露光方法の一例を示す模式平面図である。図６（ｂ）は、画素電極および対向電極を形成するときに行う感光性レジストの露光方法の一例を示す模式平面図である。図６（ｃ）は、実施例２の露光方法の作用効果を説明するための模式平面図である。
なお、図６（ａ）乃至図６（ｃ）は、図３（ｄ）に示した領域と同じ領域を示しており、１つのマス目が１つの画素を表している。また、図６（ａ）乃至図６（ｃ）に示したｘ方向およびｙ方向は、それぞれ、図３（ｄ）のｘ方向およびｙ方向と同じ方向である。
実施例２のＴＦＴ基板１の製造方法は、基本的には、従来のＴＦＴ基板の製造方法と同じである。実施例２のＴＦＴ基板１の製造方法において、従来および実施例１のＴＦＴ基板の製造方法と異なる点は、１枚のＴＦＴ基板１を製造する過程で複数回行われる感光性レジストを露光するステップの露光方法である。また、実施例２でも、前記直描露光方式で前記感光性レジストを露光する場合を例に挙げる。
実施例２のＴＦＴ基板１の製造方法において複数回行われる感光性レジストの露光方法は、図３（ｃ）に示した露光方法と同様であり、マザーガラス７から１枚のＴＦＴ基板として切り出す１つ領域７０１を第１の露光領域７０１ａと第２の露光領域７０１ｂに分割し、２つの独立した光源８ａ，８ｂを用いた直描露光方式により、２つの露光領域７０１ａ，７０１ｂを並行して露光する。
また、１つの領域７０１を２つの独立した光源で露光するときに、実施例１では、たとえば、図４（ａ）乃至図４（ｃ）に示したように、１本の境界線ＢＬＤ（または境界線ＢＬＰ）で２つの露光領域７０１ａ，７０１ｂに分割しており、１回の露光するステップにおける第１の露光領域７０１ａと第２の露光領域７０１ｂとは、重畳する部分がないようにしている。これに対し、実施例２では、たとえば、図６（ａ）乃至図６（ｃ）に示したような方法で分割する。
すなわち、実施例２のＴＦＴ基板１の製造方法において、映像信号線１０２を形成するときに行う感光性レジストの露光は、１つの領域７０１を、たとえば、図６（ａ）に示すように、第１の境界線ＢＬＤ１と第２の境界線ＢＬＤ２により３つの露光領域７０１ａ，７０１ｂ，７０１ｃに分割する。このとき、第１の境界線ＢＬＤ１の左側にある第１の露光領域７０１ａは第１の光源８ａのみで露光し、第２の境界線ＢＬＤ２の右側にある第２の露光領域７０１ｂは第２の光源のみで露光する。また、第１の境界線ＢＬＤ１と第２の境界線ＢＬＤ２の間にある第３の露光領域７０１ｃは、たとえば、第１の光源８ａで露光する画素（第１の小領域）と、第２の光源８ｂで露光する画素（第２の小領域）とをモザイク状（ランダム）に配置にする。なお、図６（ａ）において、網掛けをしている画素（マス目）は第１の光源８ａで露光する画素であり、白い画素（マス目）は第２の光源８ｂで露光する画素である。
このような露光領域の分割方法は、別の言い方をすると、たとえば、１つの領域７０１ａを２つの露光領域７０１ａ，７０１ｂに分割するときに、第１の露光領域７０１ａと第２の露光領域７０１ｂとの境界部分に、２つの露光領域７０１ａ，７０１ｂが重畳する部分領域（第３の露光領域７０１ｃ）が生じるように分割し、前記部分領域には、第１の光源８ａで露光する領域と、第２の光源８ｂで露光する領域とをモザイク状（ランダム）に配置するというようにも表現できる。
また、実施例２のＴＦＴ基板１の製造方法では、たとえば、画素電極１０８および対向電極１０９を形成するときに行う感光性レジストの露光において、１つの領域７０１を２つの独立した光源で露光するときにも、１つの領域７０１を、たとえば、図６（ｂ）に示すように、第１の境界線ＢＬＰ１と第２の境界線ＢＬＰ２により３つの露光領域７０１ａ，７０１ｂ，７０１ｃに分割する。このとき、第１の境界線ＢＬＰ１および第２の境界線ＢＬＰ２は、それぞれ、映像信号線１０２を形成するときの露光における第１の境界線ＢＬＤ１および第２の境界線ＢＬＰ２と一致している。またこのとき、第１の境界線ＢＬＰ１の左側にある第１の露光領域７０１ａは第１の光源８ａのみで露光し、第２の境界線ＢＬＰ２の右側にある第２の露光領域７０１ｂは第２の光源８ｂのみで露光する。また、第１の境界線ＢＬＰ１と第２の境界線ＢＬＰ２の間にある第３の露光領域７０１ｃは、第１の光源８ａで露光する画素と、第２の光源８ｂで露光する画素とをモザイク状（ランダム）に配置にする。なお、図６（ｂ）において、網掛けをしている画素（マス目）は第１の光源で露光する画素であり、白い画素（マス目）は第２の光源で露光する画素である。
またさらに、画素電極１０８および対向電極１０９を形成するときに行う露光における第３の露光領域７０１ｃの第１の光源８ａで露光する画素と第２の光源８ｂで露光する画素は、映像信号線１０２を形成するときの配置とは異なる配置なるように配列する。
このようにすると、領域Ｒ１の各画素を露光する光源の組み合わせパターンは、たとえば、図６（ｃ）に示すようなパターンになる。なお、図６（ｃ）において、網掛けをしている画素（マス目）は映像信号線１０２を形成するときに用いる光源と画素電極１０８および対向電極１０９を形成するときに用いる光源が異なる画素であり、白い画素（マス目）は映像信号線１０２を形成するときに用いる光源と画素電極１０８および対向電極１０９を形成するときに用いる光源が同じ画素である。
すなわち、実施例２のＴＦＴ基板１の製造方法では、映像信号線１０２を形成するときに用いる光源と画素電極１０８および対向電極１０９を形成するときに用いる光源がともに第１の光源８ａである画素からなる第１の露光領域７０１ａと、映像信号線１０２を形成するときに用いる光源と画素電極および対向電極を形成するときに用いる光源がともに第２の光源８ｂである画素からなる第２の露光領域７０１ｂとの間に、映像信号線１０２を形成するときに用いる光源と画素電極１０８および対向電極１０９を形成するときに用いる光源が同じ画素と、映像信号線１０２を形成するときに用いる光源と画素電極１０８および対向電極１０９を形成するときに用いる光源が異なる画素からなる第３の露光領域７０１ｃ（部分領域）が存在する。
またこのとき、第３の露光領域７０１ｃには、映像信号線１０２を形成するときに用いる光源と画素電極１０８および対向電極１０９を形成するときに用いる光源がともに第１の光源８ａである画素、映像信号線１０２を形成するときに用いる光源と画素電極１０８および対向電極１０９を形成するときに用いる光源がともに第２の光源８ｂである画素、映像信号線１０２を形成するときに用いる光源が第１の光源８ａで画素電極１０８および対向電極１０９を形成するときに用いる光源が第２の光源８ｂの画素、および映像信号線１０２を形成するときに用いる光源が第２の光源８ｂで画素電極１０８および対向電極１０９を形成するときに用いる光源が第１の光源８ａの画素の４種類の画素がランダムに配置されている。
すなわち、実施例２のＴＦＴ基板１の製造方法では、第１の光源８ａのみで露光する第１の露光領域７０１ａと第２の光源８ｂで露光する第２の露光領域７０１ｂとの間に上記のような方法で露光する第３の露光領域７０１ｃ（部分領域）を設けることで、第１の露光領域７０１ａと第２の露光領域７０１ｂの境界部分における合わせずれ（位置ずれ）や寸法の変動を吸収でき、画質むらを抑制（軽減）することができる。
また、実施例２では、映像信号線１０２を形成するときの第１の境界線ＢＬＤ１および第２の境界線ＢＬＤ２と、画素電極１０８および対向電極１０９を形成するときの第１の境界線ＢＬＰ１および第２の境界線ＢＬＰ２とを、それぞれ一致させているが、これに限らず、第１の境界線ＢＬＤ１および第２の境界線ＢＬＤ２と、第１の境界線ＢＬＰ１および第２の境界線ＢＬＰ２とは位置がずれていてもよいし、部分的に一致していてもよい。
また、実施例２では、１回の露光するステップにおいて、１つの領域７０１に対して２つの光源を用意して露光する場合を例に挙げているが、これに限らず、１つの領域７０１に対して３つ以上の光源を用意し、ある１つの光源のみで露光する露光領域と別の１つの光源のみで露光する露光領域との間を、実施例２で説明したような方法で露光してもよいことはもちろんである。
また、実施例２では、映像信号線１０２を形成するときに行う露光と、画素電極１０８および対向電極１０９を形成するときに行う露光との関係のみを示したが、走査信号線１０１を形成するときに行う露光や、半導体層１０５の能動層を形成するときに行う露光も、実施例２で説明したような方法で露光することで、合わせずれや寸法の変動による画質むらを抑制できることはもちろんである。
またさらに、実施例２では、直描露光方式で露光する場合を例に挙げたが、これに限らず、たとえば、フォトマスクを使用して露光する場合にも、それぞれの露光するステップで使用する２枚または複数枚のフォトマスクを、同様の方法で分割して形成しておけば、第１のフォトマスクで露光する露光領域と第２のマスクで露光する露光領域の境界部分における合わせずれ（位置ずれ）や寸法の変動による画質むらを抑制（軽減）することができることはもちろんである。
図７（ａ）乃至図７（ｅ）、図８（ａ）および図８（ｂ）は、本発明による実施例３のＴＦＴ基板の製造方法の一例を説明するための模式図である。
図７（ａ）は、映像信号線を形成するときに行う第２の光源を用いた露光方法の一例を示す模式平面図である。図７（ｂ）は、図７（ａ）の第１の露光領域および第２の露光領域ならびに第３の露光領域のそれぞれにおける感光パターンの一例を示す模式断面図である。図７（ｃ）は、映像信号線を形成するときに行う第１の光源を用いた露光方法の一例を示す模式平面図である。図７（ｄ）は、図７（ｃ）の第１の露光領域および第２の露光領域ならびに第３の露光領域のそれぞれにおける感光パターンの一例を示す模式断面図である。図７（ｅ）は、第１の露光領域および第２の露光領域ならびに第３の露光領域のそれぞれに形成されるレジストの断面形状の一例を示す模式断面図である。
図８（ａ）は、画素電極および対向電極を形成するときに行う第２の光源を用いた露光方法の一例を示す模式平面図である。図８（ｂ）は、画素電極および対向電極を形成するときに行う第１の光源を用いた露光方法の一例を示す模式平面図である。
なお、図７（ａ）、図７（ｃ）、図８（ａ）、および図８（ｂ）は、図３（ｄ）に示した領域と同じ領域を示しており、１つのマス目が１つの画素を表している。また、図７（ａ）、図７（ｃ）、図８（ａ）、および図８（ｂ）に示したｘ方向およびｙ方向は、それぞれ、図３（ｄ）のｘ方向およびｙ方向と同じ方向である。
実施例３のＴＦＴ基板１の製造方法では、１つの領域７０１を２つの独立した光源で露光するときに、実施例２と同様の方法で当該１つの領域７０１を第１の露光領域７０１ａ、第２の露光領域７０１ｂ、および第３の露光領域７０１ｃ（第１の露光領域７０１ａと第２の露光領域７０１ｂが重畳する部分領域）に分割し、第１の露光領域７０１ａは第１の光源８ａのみで露光し、第２の露光領域７０１ｂは第２の光源８ｂのみで露光する。
また、実施例３のＴＦＴ基板１の製造方法では、第３の露光領域７０１ｃ（部分領域）を第１の光源８ａおよび第２の光源８ｂで多重露光させる。
このような露光領域の分割方法および露光方法は、別の言い方をすると、たとえば、１つの領域７０１を２つの露光領域７０１ａ，７０１ｂに分割するときに、第１の露光領域７０１ａと第２の露光領域７０１ｂとの境界部分に、２つの露光領域７０１ａ，７０１ｂが重畳する部分領域（第３の露光領域７０１ｃ）が生じるように分割し、前記部分領域は、第１の光源８ａおよび第２の光源８ｂで多重露光させるというようにも表現できる。
すなわち、実施例３のＴＦＴ基板１の製造方法において、たとえば、映像信号線１０２を形成するときの露光は、１つの領域７０１を、たとえば、図７（ａ）に示すように、第１の境界線ＢＬＤ１および第２の境界線ＢＬＤ２により第１の露光領域７０１ａ、第２の露光領域７０１ｂ、および第３の露光領域７０１ｃに分割して行う。このとき、第１の境界線ＢＬＤ１の左側にある第１の露光領域７０１ａは第１の光源８ａのみで露光し、第２の境界線ＢＬＤ２の右側にある第２の露光領域７０１ｂは第２の光源８ｂのみで露光する。
また、直描露光方式により、図３（ｃ）に示したような手順で露光する場合、領域Ｒ１は、第２の光源８ｂによる露光が先に行われる。このとき、第２の光源８ｂによる露光は、たとえば、図７（ａ）に示すように、第３の露光領域７０１ｃの露光から開始し、続けて、第２の露光領域７０１ｂの露光をする。なお、図７（ａ）において、薄い網掛けが入っている画素（マス目）は、感光性レジストを完全に感光させるための露光量の約半分の露光量で露光する画素であり、濃い網掛けが入っている画素（マス目）は、感光性レジストを完全に感光させるための露光量で露光する画素である。
すなわち、第２の光源８ｂによる第３の露光領域７０１ｃの露光は、たとえば、感光性レジストを完全に感光させるための露光量の約半分の露光量で露光する。また、第２の光源８ｂによる第２の露光領域７０１ｂの露光は、感光性レジストを完全に感光させるための露光量で露光する。このようにすると、図７（ａ）に示した領域Ｒ１における第１の露光領域７０１ａ、第２の露光領域７０１ｂ、および第３の露光領域７０１ｃの感光性レジストの感光パターンは、たとえば、図７（ｂ）に示すようになる。なお、図７（ｂ）において、１００は絶縁基板、１０４は第１の絶縁層、９は映像信号線を形成するための導電膜、１０は感光性レジスト、１１ａは第２の光源８ｂからの光である。また、図７（ｂ）に示した領域１０ａは感光が不完全な状態の領域であり、領域１０ｂは完全に感光した状態の領域である。
またこのとき、第１の光源８ａによる露光は、第１の露光領域７０１ａの露光から開始し、たとえば、図７（ｃ）に示すように、最後に、第３の露光領域７０１ｃの露光をする。なお、図７（ｃ）において、薄い網掛けが入っている画素（マス目）は、感光性レジストを完全に感光させるための露光量の約半分の露光量で露光する画素であり、濃い網掛けが入っている画素（マス目）は、感光性レジストを完全に感光させるための露光量で露光する画素である。
すなわち、第１の光源８ａによる第１の露光領域７０１ａの露光は、感光性レジストを完全に露光させるための露光量で露光する。また、第１の光源８ａによる第３の感光領域７０１ｃの露光は、たとえば、感光性レジストを完全に感光させるための露光量の約半分の露光量で露光する。このようにすると、図７（ｃ）に示した領域Ｒ１における第１の露光領域７０１ａ、第２の露光領域７０１ｂ、および第３の露光領域７０１ｃの感光性レジストの感光パターンは、たとえば、図７（ｄ）に示すようになる。なお、図７（ｄ）において、１００は絶縁基板、１０４は第１の絶縁層、９は映像信号線を形成するための導電膜、１０は感光性レジスト、１１ｂは第１の光源８ａからの光である。また、図７（ｄ）に示した領域１０ａ，１０ｃ，１０ｄは完全に感光した状態の領域であり、領域１０ｂは感光が不完全な状態の領域である。
すなわち、第３の露光領域７０１ｃは、第２の光源８ｂからの光１１ａおよび第１の光源８ａからの光１１ｂの両方の光が照射された領域１０ｄのみが完全に露光した状態になる。そのため、たとえば、図７（ｂ）および図７（ｄ）に示したように、第２の光源８ｂからの光１１ｂが照射される領域が、第１の光源８ａからの光が照射される領域よりも狭い場合、第３の露光領域７０１ｃは、完全に感光した領域１０ｄの外側に、感光が不完全な領域１０ａが存在する。
このとき、図７（ｄ）に示したような状態に感光された感光性レジスト１０を現像すると、たとえば、図７（ｅ）に示すように、第３の露光領域７０１ｃに形成されるレジスト１０ａ’の幅Ｗ３は、第１の露光領域７０１ａに形成されるレジスト１０ｃ’の幅Ｗ１と、第２の露光領域７０１ｂに形成されるレジスト１０ｂ’の幅Ｗ２との間の値になる。そのため、そのレジスト１０ａ’，１０ｂ’，１０ｃ’をマスクにして導電膜９をエッチングし、映像信号線１０２を形成すると、第１の境界線ＢＬＤ１と第２の境界線ＢＬＤ２との間にある第３の露光領域７０１ｃに形成される映像信号線１０２の幅は、第１の露光領域７０１ａに形成される映像信号線１０２の幅と、第２の露光領域７０１ｂに形成される映像信号線１０２の幅との間の値になる。
また、画素電極１０８および対向電極１０９を形成するときの露光も、１つの領域７０１を、たとえば、図８（ａ）に示すように、第１の境界線ＢＬＰ１および第２の境界線ＢＬＰ２により第１の露光領域７０１ａ、第２の露光領域７０１ｂ、および第３の露光領域７０１ｃ（第１の露光領域７０１ａと第２の露光領域７０１ｂが重畳した部分領域）に分割して行う。このとき、第１の境界線ＢＬＰ１の左側にある第１の露光領域７０１ａは第１の光源８ａのみで露光し、第２の露光領域７０１ｂは第２の光源８ｂのみで露光する。
このときも、第２の光源８ｂによる露光は、たとえば、図８（ａ）に示したように、第３の露光領域７０１ｃの露光から開始し、続けて、第２の露光領域７０１ｂの露光をする。なお、図８（ａ）において、薄い網掛けが入っている画素（マス目）は、感光性レジストを完全に感光させるための露光量の約半分の露光量で露光する画素であり、濃い網掛けが入っている画素（マス目）は、感光性レジストを完全に感光させるための露光量で露光する画素である。
すなわち、第２の光源８ｂによる第３の露光領域７０１ｃの露光は、たとえば、感光性レジストを完全に感光させるための露光量の約半分の露光量で露光する。また、第２の光源８ｂによる第２の露光領域７０１ｂの露光は、感光性レジストを完全に感光させるための露光量で露光する。
またこのとき、第１の光源８ａによる露光は、第１の露光領域７０１ａの露光から開始し、たとえば、図８（ｂ）に示すように、最後に、第３の露光領域７０１ｃの露光をする。なお、図８（ｂ）において、薄い網掛けが入っている画素（マス目）は、感光性レジストを完全に感光させるための露光量の約半分の露光量で露光する画素であり、濃い網掛けが入っている画素（マス目）は、感光性レジストを完全に感光させるための露光量で露光する画素である。
すなわち、第１の光源８ａによる第１の露光領域７０１ａの露光は、感光性レジストを完全に露光させるための露光量で露光する。また、第１の光源８ａによる第３の感光領域７０１ｃの露光は、たとえば、感光性レジストを完全に感光させるための露光量の約半分の露光量で露光する。
このような方法で露光し、現像して得られるエッチングレジストをマスクにして導電膜（たとえば、ＩＴＯ膜）をエッチングすると、第３の露光領域７０１ｃに形成される画素電極１０８と対向電極１０９の間隙は、第１の露光領域７０１ａに形成される画素電極１０８と対向電極１０９の間隙と、第２の露光領域７０１ｂに形成される画素電極１０８と対向電極１０９の間隙との間の値になる。
すなわち、実施例３のＴＦＴ基板１の製造方法では、第１の光源８ａのみで露光する第１の露光領域７０１ａと第２の光源８ｂで露光する第２の露光領域７０１ｂとの間に上記のような方法で多重露光する第３の露光領域７０１ｃ（部分領域）を設けることで、第１の露光領域７０１ａと第２の露光領域７０１ｂの境界部分における合わせずれ（位置ずれ）や寸法の変動を吸収でき、画質むらを抑制（軽減）することができる。
また、実施例３では、映像信号線１０２を形成するときの第１の境界線ＢＬＤ１および第２の境界線ＢＬＤ２と、画素電極１０８および対向電極１０９を形成するときの第１の境界線ＢＬＰ１および第２の境界線ＢＬＰ２とが一致していないが、これに限らず、第１の境界線ＢＬＤ１および第２の境界線ＢＬＤ２と、第１の境界線ＢＬＰ１および第２の境界線ＢＬＰ２とは完全に一致していてもよいし、部分的に一致していてもよい。
また、実施例３では、１回の露光するステップにおいて、１つの領域７０１に対して２つの光源を用意して露光する場合を例に挙げているが、これに限らず、１つの領域７０１に対して３つ以上の光源を用意し、ある１つの光源のみで露光する露光領域と別の１つの光源のみで露光する露光領域との間を、実施例３で説明したような方法で露光してもよいことはもちろんである。
また、実施例３では、映像信号線１０２を形成するときに行う露光と、画素電極１０８および対向電極１０９を形成するときに行う露光との関係のみを示したが、走査信号線１０１を形成するときに行う露光や、半導体層１０５の能動層を形成するときに行う露光も、実施例３で説明したような方法で露光することで、合わせずれや寸法の変動による画質むらを抑制できることはもちろんである。
またさらに、実施例３では、直描露光方式で露光する場合を例に挙げたが、これに限らず、たとえば、フォトマスクを使用して露光する場合にも、それぞれの露光するステップで使用する２枚または複数枚のフォトマスクを、同様の方法で分割して形成しておけば、第１のフォトマスクで露光する露光領域と第２のフォトマスクで露光する露光領域の境界部分における合わせずれ（位置ずれ）や寸法の変動による画質むらを抑制（軽減）することができることはもちろんである。
このとき、第１のフォトマスクは、たとえば、第１の露光領域７０１ａおよび第３の露光領域７０１ｃに対する露光パターンを形成し、かつ、第３の露光領域７０１ｃに対する露光パターンは、第１の露光領域７０１ａに対する露光パターンよりも光の透過率が低くなるように形成しておけばよい。同様に、第２のフォトマスクは、たとえば、第２の露光領域７０１ｂおよび第３の露光領域７０１ｃに対する露光パターンを形成し、かつ、第３の露光領域７０１ｃに対する露光パターンは、第２の露光領域７０１ｂに対する露光パターンよりも光の透過率が低くなるように形成しておけばよい。
図９は、実施例３のＴＦＴ基板の製造方法の変形例を説明するための模式グラフ図である。
なお、図９に示したグラフは、横軸が感光性レジストの露光量ＱＯＥの相対値であり、縦軸が画素電極１０８と対向電極１０９の間隙ＬＣＴである。
ＴＦＴ基板１の製造方法において導電膜の上にエッチングレジストを形成するときには、通常、ネガ型の感光性レジストを用いて形成される。すなわち、たとえば、画素電極１０８および対向電極１０９を形成するときに用いるエッチングレジストは、導電膜（たとえば、ＩＴＯ膜）の表面全体に形成（成膜）したネガ型の感光性レジストのうちの、画素電極１０８および対向電極１０９を形成する部分を感光させて形成する。
このとき、感光性レジストの露光量ＱＯＥと、形成される画素電極１０８と対向電極１０９の間隙ＬＣＴとの関係は、たとえば、図９に示すような関係になる。すなわち、感光性レジストを完全に感光させるための最小の露光量を１としたときに、画素電極１０８と対向電極１０９の間隙ＬＣＴが設計値における間隙ＬＣＴＬになる。そして、感光量ＱＯＥが１より大きい場合は間隙ＬＣＴが設計値ＬＣＴＬより小さくなり、感光量ＱＯＥが１より小さい場合は間隙ＬＣＴが設計値ＬＣＴＬより大きくなる。
したがって、たとえば、画素電極１０８および対向電極１０９を形成するときに、図８（ａ）および図８（ｂ）に示したような方法で第３の露光領域７０１ｃを露光する場合、当該第３の露光領域７０１ｃに対する第２の光源による露光の露光量と、第１の光源による露光の露光量との総量を変えることで、第３の露光領域７０１ｃに形成される画素電極１０８と対向電極１０９の間隙ＬＣＴを任意の寸法に調整することができる。
実施例１乃至実施例３では、感光性レジストを露光するステップにおいて、１つの領域７０１を複数の露光領域に分割し、それぞれの露光領域を個別に露光することで１つの領域７０１の全体を露光するときに、隣接する２つの露光領域の境界部分に発生する画質むらを容易に低減する露光方法について説明している。
すなわち、実施例１乃至実施例３では、たとえば、異なる光源で露光する露光領域の境界部分において生じる光源や光源の制御機構の誤差、または異なるフォトマスクで露光する露光領域の境界部分において生じるフォトマスクの位置合わせの誤差などにより生じる画質むらを容易に低減する露光方法である。
しかしながら、たとえば、図３（ｃ）に示したような２つの独立した光源８ａ，８ｂを有する直描露光方式の露光装置で露光する場合、１つの光源８ａで露光される第１の露光領域７０１ａにおいて、たとえば、露光量にばらつきが生じたり、露光位置にずれが生じたりすることがある。その結果、たとえば、第１の露光領域７０１ａに形成される各画素のＴＦＴ素子のチャネル長やチャネル幅、または画素電極１０８と対向電極１０９との間隙に面内ばらつきが生じ、画質むらの原因になることがある。
このように同一の光源で露光される１つの露光領域におけるＴＦＴ素子などの寸法や位置のずれによる画質むらを防ぐためには、たとえば、一連の過程を経て形成された１枚または複数枚のＴＦＴ基板の走査信号線１０１の寸法、映像信号線１０２の寸法、ＴＦＴ素子の寸法、画素電極１０８の寸法などを計測した後、計測で得られた寸法と計測対象の物体（対象物体）を形成するときに行う露光で使用する数値データとを比較し、その比較結果に応じて前記数値データを補正すればよい。
すなわち、たとえば、絶縁基板１００に形成された映像信号線１０２の寸法や位置、ＴＦＴ素子のドレイン電極およびソース電極１０６の寸法や位置を計測した後、その計測で得られた寸法や位置と、当該映像信号線１０２、ＴＦＴ素子のドレイン電極およびソース電極１０６を形成するときに行う露光で使用した数値データとを比較し、その差があらかじめ定められた値（閾値）よりも大きい場合は、比較結果に基づいて、形成される映像信号線１０２、ＴＦＴ素子のドレイン電極およびソース電極１０６の寸法や位置が、設計値に近づくように該当する数値データを補正する。このようにすれば、１つの露光領域（たとえば、第１の露光領域７０１ａ）における画質むらを低減することもできる。
また、実施例１乃至実施例３に示したＴＦＴ基板の製造方法に、上記のような計測をするステップ、および補正をするステップを付加する場合、たとえば、露光領域毎に計測し、補正することで、隣接する２つの露光領域の境界部分における画質むらと、各露光領域における画質むらとを容易に低減できる。すなわち、実施例１乃至実施例３で示した製造方法に比べ、画質むらをよりいっそう低減できる。
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
たとえば、前記実施例１乃至前記実施例４では、液晶表示パネルに用いるＴＦＴ基板１の製造方法を例に挙げたが、本発明は、これに限らず、ＴＦＴ基板１と同様の構成および製造方法を有する基板（たとえば、有機ＥＬを用いた自発光型の表示装置に用いる基板）にも適用できる。
また、前記実施例１乃至前記実施例４では、１つの画素の構成が、たとえば、図２（ａ）乃至図２（ｃ）に示したような構成であるＴＦＴ基板１の製造方法を例に挙げて説明しているが、本発明は、これに限らず、１つの画素の構成が別の構成であるＴＦＴ基板１の製造方法にも適用できる。
液晶表示パネルの平面構成の一例を示す模式平面図である。 図１（ａ）のＡ−Ａ’線における液晶表示パネルの断面構成の一例を示す模式断面図である。 液晶表示パネルのＴＦＴ基板における走査信号線と映像信号線の配置方法の一例を示す模式平面図である。 ＴＦＴ基板１において１つの画素が占有する領域およびその周辺の平面構成の一例を示す模式平面図である。 図２（ａ）のＢ−Ｂ’線におけるＴＦＴ基板１の断面構成の一例を示す模式断面図である。 図２（ａ）のＣ−Ｃ’線におけるＴＦＴ基板１の断面構成の一例を示す模式断面図である。 ２面取りのＴＦＴ基板の製造方法の一例を示す模式平面図である。 図３（ａ）に示した１つの領域に対する従来の露光方法の一例を示す模式平面図である。 図３（ａ）に示した１つの領域に対する従来の露光方法の別の一例を示す模式平面図である。 図３（ｂ）および図３（ｃ）に示した領域Ｒ１の拡大平面図である。 映像信号線を形成するときに行う感光性レジストの露光方法の一例を示す模式平面図である。 画素電極および対向電極を形成するときに行う感光性レジストの露光方法の一例を示す模式平面図である。 実施例１の露光方法の作用効果を説明するための模式平面図である。 画素電極および対向電極を形成するときに行う感光性レジストの露光方法の変形例を示す模式平面図である。 図５（ａ）に示した変形例の露光方法の作用効果を説明するための模式平面図である。 映像信号線を形成するときに行う感光性レジストの露光方法の一例を示す模式平面図である。 画素電極および対向電極を形成するときに行う感光性レジストの露光方法の一例を示す模式平面図である。 実施例２の露光方法の作用効果を説明するための模式平面図である。 映像信号線を形成するときに行う第２の光源を用いた露光方法の一例を示す模式平面図である。 図７（ａ）の第１の露光領域および第２の露光領域ならびに第３の露光領域のそれぞれにおける感光パターンの一例を示す模式断面図である。 映像信号線を形成するときに行う第１の光源を用いた露光方法の一例を示す模式平面図である。 図７（ｃ）の第１の露光領域および第２の露光領域ならびに第３の露光領域のそれぞれにおける感光パターンの一例を示す模式断面図である。 第１の露光領域および第２の露光領域ならびに第３の露光領域のそれぞれに形成されるレジストの断面形状の一例を示す模式断面図である。 画素電極および対向電極を形成するときに行う第２の光源を用いた露光方法の一例を示す模式平面図である。 画素電極および対向電極を形成するときに行う第１の光源を用いた露光方法の一例を示す模式平面図である。 実施例３のＴＦＴ基板の製造方法の変形例を説明するための模式グラフ図である。
符号の説明
１…ＴＦＴ基板
１００…絶縁基板
１０１…走査信号線
１０２…映像信号線
１０３…保持容量線
１０４…第１の絶縁層
１０５…半導体層
１０６…ソース電極
１０７…第２の絶縁層
１０８…画素電極
１０９…対向電極
１１０…配向膜
２…対向基板
３…液晶材料
４…シール材
５…下偏光板
６…上偏光板
７…マザーガラス
７０１ａ…露光領域（第１の露光領域）
７０１ｂ…露光領域（第２の露光領域）
７０１ｃ…露光領域（第３の露光領域，部分領域）
８ａ…光源（第１の光源）
８ｂ…光源（第２の光源）
９…導電膜
１０…感光性レジスト
１０ａ’，１０ｂ’，１０ｄ’…エッチングレジスト
１１ａ…第２の光源からの光
１１ｂ…第１の光源からの光
ＢＬ，ＢＬＤ，ＢＬＰ，ＢＬＰ’…境界線
ＢＬＤ１，ＢＬＰ１…第１の境界線
ＢＬＤ２，ＢＬＰ２…第２の境界線

Claims (17)

  1. 絶縁基板の表面のうちのあらかじめ定められた１つの領域に複数本の走査信号線、複数本の映像信号線、複数個のＴＦＴ素子、および複数個の画素電極を形成する過程で、成膜された感光性材料の膜を露光するステップおよび露光した前記感光性材料の膜を現像するステップを有する露光／現像工程を複数回行う表示装置の製造方法であって、
    それぞれの前記露光するステップは、前記１つの領域を複数の露光領域に分割し、それぞれの前記露光領域を個別に露光することで前記１つの領域全体を露光する露光装置を用いて行い、
    それぞれの前記露光するステップは、前記１つの領域を、互いに重畳する部分がなく、かつ、他の前記露光するステップのうちの少なくとも１回の前記露光するステップにおける前記露光領域の境界線と一致しない境界線により前記複数の露光領域に分割して露光することを特徴とする表示装置の製造方法。
  2. 前記映像信号線を形成するときに行う前記露光するステップにおける前記露光領域の境界は、前記画素電極を形成するときに行う前記露光するステップにおける前記露光領域の境界と一致させないことを特徴とする請求項１に記載の表示装置の製造方法。
  3. 前記１つの領域は、前記１つの領域に形成する映像信号線の延在方向に延びる線分と、前記１つの領域に形成する走査信号線の延在方向に延びる線分とで構成される境界線により、前記複数の露光領域に分割することを特徴とする請求項１または請求項２に記載の表示装置の製造方法。
  4. 前記映像信号線を形成するときに行う前記露光するステップは、前記１つの領域のうちの前記ＴＦＴ素子が形成される領域を通らない前記境界線により、前記１つの領域を前記複数の露光領域に分割して露光することを特徴とする請求項３に記載の表示装置の製造方法。
  5. 前記画素電極を形成するときに行う前記露光するステップは、前記１つの領域のうちの前記画素電極が形成される領域を通らない前記境界線により、前記１つの領域を前記複数の露光領域に分割して露光することを特徴とする請求項３または請求項４に記載の表示装置の製造方法。
  6. 前記画素電極を形成するときに行う前記露光するステップは、前記１つの領域のうちの前記映像信号線が形成される領域を通る線分と、前記走査信号線が形成される領域を通る線分とで構成される前記境界線により、前記１つの領域を前記複数の露光領域に分割して露光することを特徴とする請求項３乃至請求項５のいずれか１項に記載の表示装置の製造方法。
  7. 絶縁基板の表面のうちのあらかじめ定められた１つの領域に複数本の走査信号線、複数本の映像信号線、複数個のＴＦＴ素子、および複数個の画素電極を形成する過程で、成膜された感光性材料の膜を露光するステップおよび露光した前記感光性材料の膜を現像するステップを有する露光／現像工程を複数回行う表示装置の製造方法であって、
    それぞれの前記露光するステップは、前記１つの領域を複数の露光領域に分割し、それぞれの前記露光領域を個別に露光することで前記１つの領域の全体を露光する露光装置を用いて行い、
    それぞれの前記露光するステップは、前記１つの領域を、隣接する２つの露光領域の境界部分に当該２つの露光領域が重畳する部分領域を有するように前記複数の露光領域に分割し、かつ、
    １つの前記部分領域を、前記隣接する２つの露光領域のうちの一方の露光領域の一部とする複数の第１の小領域と、前記隣接する２つの露光領域のうちの他方の露光領域の一部とする複数の第２の小領域とがモザイク状に配列されるように分割して露光することを特徴とする表示装置の製造方法。
  8. それぞれの前記露光するステップにおける前記部分領域は、互いに重畳させ、
    それぞれの前記露光するステップにおける前記１つの前記部分領域の、前記第１の小領域と前記第２の小領域との配列は、他の前記露光するステップのうちの少なくとも１回の前記露光するステップにおいて前記部分領域と重畳する部分領域の前記第１の小領域と前記第２の小領域との配列とは異なる配列にすることを特徴とする請求項７に記載の表示装置の製造方法。
  9. 前記映像信号線を形成するときに行う前記露光するステップにおける前記部分領域の、前記第１の小領域と前記第２の小領域との配列は、前記画素電極を形成するときに行う前記露光するステップにおける前記部分領域の、前記第１の小領域と前記第２の小領域との配列と異なる配列にすることを特徴とする請求項８に記載の表示装置の製造方法。
  10. 絶縁基板の表面のうちのあらかじめ定められた１つの領域に複数本の走査信号線、複数本の映像信号線、複数個のＴＦＴ素子、および複数個の画素電極を形成する過程で、成膜された感光性材料の膜を露光するステップおよび露光した前記感光性材料の膜を現像するステップを有する露光／現像工程を複数回行う表示装置の製造方法であって、
    それぞれの前記露光するステップは、前記１つの領域を複数の露光領域に分割し、それぞれの前記露光領域を個別に露光することで前記１つの領域の全体を露光する露光装置を用いて行い、
    それぞれの前記露光するステップは、前記１つの領域を、隣接する２つの露光領域の境界部分に当該２つの露光領域が重畳する部分領域を有するように前記複数の露光領域に分割し、かつ、
    前記部分領域は、前記隣接する２つの露光領域のうちの一方の露光領域とともに露光した後、前記隣接する露光領域のうちの他方の露光領域とともに露光することを特徴とする表示装置の製造方法。
  11. １つの前記部分領域は、前記部分領域に対する露光量の総和が前記一方の露光領域に対する露光量および前記他方の露光領域に対する露光量とおおむね等しくなるように露光することを特徴とする請求項１０に記載の表示装置の製造方法。
  12. それぞれの前記露光するステップは、前記１つの領域を、前記部分領域の一部分または全部が他の前記露光するステップのうちの少なくとも１回の前記露光するステップにおける前記部分領域と重畳しないように前記複数の露光領域に分割して露光することを特徴とする請求項１０または請求項１１に記載の表示装置の製造方法。
  13. 前記映像信号線を形成するときに行う前記露光するステップにおける前記部分領域は、前記画素電極を形成するときに行う前記露光するステップにおける前記部分領域と、一部の領域または全部の領域を重畳させないことを特徴とする請求項１２に記載の表示装置の製造方法。
  14. 前記画素電極を形成するときには、前記画素電極とともに対向電極を形成することを特徴とする請求項１乃至請求項１３のいずれか１項に記載の表示装置の製造方法。
  15. 前記露光装置は、前記露光領域毎に用意された複数のフォトマスクを有し、
    １回の前記露光するステップは、前記フォトマスクの交換および露光位置の移動を繰り返しながら、前記複数の露光領域を順次露光することを特徴とする請求項１乃至請求項１４のいずれか１項に記載の表示装置の製造方法。
  16. 前記露光装置は、複数の独立した光源と、それぞれの前記光源と前記絶縁基板との相対位置を移動させる移動手段と、あらかじめ用意された数値データに基づいて前記光源からの光の照射／非照射を制御する制御手段とを有し、
    １回の前記露光するステップは、前記複数の光源のそれぞれで、異なる前記露光領域を並行して露光することを特徴とする請求項１乃至請求項１４のいずれか１項に記載の表示装置の製造方法。
  17. 前記絶縁基板の表面のうちの前記１つの領域に前記複数本の走査信号線、前記複数本の映像信号線、前記複数個のＴＦＴ素子、および前記複数個の画素電極を形成する一連の前記過程に加え、
    前記過程を経て形成された前記複数本の走査信号線の寸法、前記複数本の映像信号線の寸法、前記複数個のＴＦＴ素子の寸法、および前記複数個の画素電極の寸法のうちの１つ以上を計測するステップと、
    前記計測するステップで計測した寸法と、前記寸法を計測した対象物体を形成するときに行う前記露光するステップで使用する前記数値データとを比較し、必要に応じて前記数値データを補正するステップとを有し、
    前記計測するステップおよび前記補正するステップは、前記露光領域毎に個別に行うことを特徴とする請求項１６に記載の表示装置の製造方法。
JP2007323607A 2007-12-14 2007-12-14 表示装置の製造方法 Pending JP2009145681A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007323607A JP2009145681A (ja) 2007-12-14 2007-12-14 表示装置の製造方法
US12/331,546 US20090155933A1 (en) 2007-12-14 2008-12-10 Manufacturing Method of Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007323607A JP2009145681A (ja) 2007-12-14 2007-12-14 表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009145681A true JP2009145681A (ja) 2009-07-02

Family

ID=40753797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007323607A Pending JP2009145681A (ja) 2007-12-14 2007-12-14 表示装置の製造方法

Country Status (2)

Country Link
US (1) US20090155933A1 (ja)
JP (1) JP2009145681A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010266643A (ja) * 2009-05-14 2010-11-25 Sony Corp マスクパターンの設計方法、マスクセットの製造方法、及び半導体装置の製造方法
JP2013182942A (ja) * 2012-02-29 2013-09-12 Canon Inc 半導体装置およびその製造方法
US11927857B2 (en) 2022-04-08 2024-03-12 Japan Display Inc. Display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020535484A (ja) * 2017-09-28 2020-12-03 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィ方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098626A (ja) * 1998-09-22 2000-04-07 Nikon Corp 露光データ編集装置および露光装置
JP2000124118A (ja) * 1998-10-14 2000-04-28 Nikon Corp 荷電ビーム露光方法及びそれ用のマスク
JP2000223407A (ja) * 1999-02-03 2000-08-11 Nikon Corp 露光装置及び露光方法
JP2002107758A (ja) * 2000-09-21 2002-04-10 Internatl Business Mach Corp <Ibm> 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置
JP2002351086A (ja) * 2001-03-22 2002-12-04 Fuji Photo Film Co Ltd 露光装置
JP2004302439A (ja) * 2003-03-19 2004-10-28 Fujitsu Display Technologies Corp 露光マスクおよびパターン露光方法
JP2007305987A (ja) * 2006-05-04 2007-11-22 Asml Netherlands Bv 干渉露光及び他の露光を用いるリソグラフィ装置及びデバイス製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795686A (en) * 1995-12-26 1998-08-18 Fujitsu Limited Pattern forming method and method of manufacturing liquid crystal display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098626A (ja) * 1998-09-22 2000-04-07 Nikon Corp 露光データ編集装置および露光装置
JP2000124118A (ja) * 1998-10-14 2000-04-28 Nikon Corp 荷電ビーム露光方法及びそれ用のマスク
JP2000223407A (ja) * 1999-02-03 2000-08-11 Nikon Corp 露光装置及び露光方法
JP2002107758A (ja) * 2000-09-21 2002-04-10 Internatl Business Mach Corp <Ibm> 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置
JP2002351086A (ja) * 2001-03-22 2002-12-04 Fuji Photo Film Co Ltd 露光装置
JP2004302439A (ja) * 2003-03-19 2004-10-28 Fujitsu Display Technologies Corp 露光マスクおよびパターン露光方法
JP2007305987A (ja) * 2006-05-04 2007-11-22 Asml Netherlands Bv 干渉露光及び他の露光を用いるリソグラフィ装置及びデバイス製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010266643A (ja) * 2009-05-14 2010-11-25 Sony Corp マスクパターンの設計方法、マスクセットの製造方法、及び半導体装置の製造方法
JP2013182942A (ja) * 2012-02-29 2013-09-12 Canon Inc 半導体装置およびその製造方法
US9081284B2 (en) 2012-02-29 2015-07-14 Canon Kabushiki Kaisha Method of manufacturing forming conductive line pattern in boundary region
US11927857B2 (en) 2022-04-08 2024-03-12 Japan Display Inc. Display device

Also Published As

Publication number Publication date
US20090155933A1 (en) 2009-06-18

Similar Documents

Publication Publication Date Title
JP2010169704A (ja) 液晶表示装置
JP5351287B2 (ja) 基板、基板に対する露光方法、光配向処理方法
JP2007017465A (ja) 液晶表示装置の製造方法
TWI572908B (zh) 彩色濾光膜及其製作方法及顯示面板
JP6596048B2 (ja) アライメントマーク付き基板の製造方法
JP3774570B2 (ja) 液晶表示装置およびその製造方法
JP2009145681A (ja) 表示装置の製造方法
US7767369B2 (en) Photo-mask and thin-film transistor substrate
JP4957020B2 (ja) 液晶表示装置用カラーフィルタの製造方法及び液晶表示装置用カラーフィルタ
JP2009251013A (ja) アクティブマトリクス型液晶表示装置および表示装置の製造方法
JP4365594B2 (ja) パターン形成方法、薄膜トランジスタ基板の製造方法、液晶表示装置の製造方法、及び露光マスク
JP5323329B2 (ja) 液晶表示装置
JP5043474B2 (ja) 表示装置
JP2009116068A (ja) カラーフィルタの製造方法及びカラーフィルタ
JP2008281594A (ja) 液晶表示装置及びその製造方法
KR101825608B1 (ko) 액정표시장치 및 그 제조방법
WO2016084232A1 (ja) 液晶表示パネル、液晶表示装置、液晶表示パネルの製造方法
JP4907255B2 (ja) 表示パネルの製造方法およびそれに用いる露光システム
JP5413872B2 (ja) 表示装置およびその製造方法
KR20160038189A (ko) 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판
TWI384264B (zh) 彩色濾光層及其製造方法
JP2017223887A (ja) 表示装置及びフォトマスク
JP2009069326A (ja) 表示装置の製造方法
JP2008145803A (ja) 表示装置
US20100208186A1 (en) Display device and manufacturing mehtod thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101012

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009