JP2013182942A

JP2013182942A - 半導体装置およびその製造方法

Info

Publication number: JP2013182942A
Application number: JP2012044300A
Authority: JP
Inventors: Taikan Kano; 大幹加納; Masaru Fujimura; 大藤村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2012-02-29
Filing date: 2012-02-29
Publication date: 2013-09-12
Anticipated expiration: 2032-02-29
Also published as: JP5986399B2; US9081284B2; US20130221515A1

Abstract

【課題】境界領域におけるライン間の静電容量の誤差を低減するために有利な技術を提供する。
【解決手段】境界線で互いに接する第１領域および第２領域を有する半導体装置の製造方法は、前記境界線に平行で前記第１領域の中に配置された第１線と前記境界線に平行で前記第２領域の中に配置された第２線とで幅が規定された境界線上ライン部を含むパターンを形成するフォトリソグラフィー工程を含み、前記フォトリソグラフィー工程は、基板に塗布されたフォトレジストに対して、前記第１線を規定するための第１露光および前記第２線を規定するための第２露光を別個に実施する露光工程と、
前記露光工程を経た前記フォトレジストを現像する工程とを含む。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関する。

１つの層のパターンを形成するために複数のフォトマスク（レチクル）を使って複数の分割領域を露光する方法がある。このような方法を分割露光と呼ぶことにする。特許文献１には、１つの分割パターンと他の分割パターンとの境界部分において、該２つの分割パターンのそれぞれの一部分が互いに補完されるように露光を行う方法が開示されている。

特開平１０−０１０７０２号公報

分割露光では、隣接する分割領域間でパターンのずれが生じうる。したがって、１つの分割領域におけるラインと、そのライン部分に隣接するように他の分割領域に配置されたラインとの間隔に誤差が生じうる。これにより、隣接する分割領域の境界領域においてライン間の静電容量にばらつきが生じうる。このばらつきが大きくなると、境界領域以外に配置されたラインを通して伝達される信号と境界領域に配置されたラインを通して伝達される信号との間に差が生じうる。例えば、分割露光によって製造された固体撮像装置の境界領域におけるライン間の静電容量の誤差が大きい場合、均一な画像を得ることが難しい。

本発明は、上記の課題認識を契機としてなされたものであり、境界領域におけるライン間の静電容量の製造誤差を低減するために有利な技術を提供することを目的とする。

本発明の１つの側面は、境界線で互いに接する第１領域および第２領域を有する半導体装置の製造方法に係り、前記製造方法は、前記境界線に平行で前記第１領域の中に配置された第１線と前記境界線に平行で前記第２領域の中に配置された第２線とで幅が規定された境界線上ライン部を含むパターンを形成するフォトリソグラフィー工程を含み、前記フォトリソグラフィー工程は、基板に塗布されたフォトレジストに対して、前記第１線を規定するための第１露光および前記第２線を規定するための第２露光を別個に実施する露光工程と、前記露光工程を経た前記フォトレジストを現像する工程と、を含む。

本発明によれば、境界領域におけるライン間の静電容量の誤差を低減するために有利な技術が提供される。

第１実施形態の半導体装置の構成を例示する平面図。第１実施形態の半導体装置の製造に使用されるフォトマスクを例示する図。第１実施形態においてフォトレジストに形成される潜像を例示する図。形成されるレジストパターンを例示する図。第２実施形態の半導体装置の構成を例示する平面図。第２実施形態の半導体装置の製造に使用されるフォトマスクを例示する図。第２実施形態においてフォトレジストに形成される潜像を例示する図。リソグラフィー工程を示す図。

以下、添付図面を参照しながら本発明をその例示的な実施形態を通して説明する。

図１〜図４、図７を参照しながら第１実施形態を説明する。図１（ａ）は、本発明の第１実施形態の半導体装置（例えば半導体チップ）１の構成を示す平面図である。半導体装置１は、複数の領域として、境界線１０で互いに隣接する第１領域２０および第２領域３０を有する。第１領域２０は、半導体装置１を製造するためのフォトリソグラフィー工程において、第１フォトマスクＰＭ１を使用して露光される領域である。第２領域３０は、当該フォトリソグラフィー工程において、第２フォトマスクＰＭ２を使用して露光される領域である。ここで、第１フォトマスクＰＭ１と第２フォトマスクＰＭ２とは、互いに異なる部材に形成されてもよいし、１つの部材の互いに異なる領域に形成されてもよい。半導体装置１は、例えば、固体撮像装置またはメモリとして構成されうる。

フォトリソグラフィー工程は、図８に示されるように、基板にフォトレジストを塗布する塗布工程Ｓ１０と、該フォトレジスト膜を露光装置によって露光する露光工程Ｓ２０と、該フォトレジスト膜を現像する現像工程Ｓ３０とを含みうる。ここで、露光工程Ｓ２０で使用される露光装置は、典型的には、所定の投影倍率（例えば、１／４倍、１／５倍）でフォトマスクのパターンを基板に投影する。露光工程Ｓ２０は、半導体装置１を製造するための基板の各チップ領域における複数の領域としての第１領域２０、第２領域３０をそれぞれ露光する第１露光、第２露光を含む。１つのチップ領域は、１つの半導体装置１に対応する。第１露光および第２露光は、別個に実施される。第１露光および第２露光のいずれを先に実施するかは、任意に定められうる。現像工程Ｓ３０を経てレジストパターンが形成される。該レジストパターンをエッチングマスクとして、該レジストの下の層をエッチングすることによって回路パターンを形成することができる。あるいは、該レジストパターンをイオン注入マスクとして基板にイオンを注入することによって半導体領域を形成することができる。

図１（ｂ）は、図１（ａ）における境界線１０を含む領域を拡大した図である。半導体装置１は、境界線上ライン部５０と、複数の第１ライン部６１と、複数の第２ライン部６２とを含む。境界線上ライン部５０、複数の第１ライン部６１および複数の第２ライン部６２は、例えば、基板に形成された導電層を前述のフォトリソグラフィー工程によって形成されたレジストパターンをエッチングマスクとしてエッチングすることによって形成されうる。境界線上ライン５０は、境界線１０に平行で第１領域２０の中に配置された第１線５１と、境界線１０に平行で第２領域２０の中に配置された第２線５２とで幅Ｗ０が規定されたライン部である。第１ライン部６１は、第１領域２０の中に境界線上ライン部５０に対して平行に配置されたライン部である。第２ライン部６２は、第２領域２０の中に境界線上ライン部５０に対して平行に配置されたライン部である。境界線上ライン部５０、複数の第１ライン部６１および複数の第２ライン部６２の全部または一部は、屈曲部を有するラインの一部分であってもよい。境界線上ライン部５０は、信号ライン、シールドライン、接地ラインおよび電源ラインのいずれか１つの少なくとも一部でありうる。

境界線上ライン５０を規定する第１線５１は、第１領域２０を露光する第１露光によって規定され、境界線上ライン５０を規定する第２線５２は、第２領域３０を露光する第２露光によって規定される。境界線１０は、第１線５１と第２線５２との間、例えば第１線５１と第２線５２との中心線上を通る。よって、複数の第１ライン部６１のうち境界線上ライン５０に最も近い第１ライン５１と境界線上ライン５０との間隔Ｓ２は、第１露光によって規定される。同様に、複数の第２ライン部６２のうち境界線上ライン５０に最も近い第２ライン部６２と境界線上ライン５０との間隔Ｓ４は、第２露光によって規定される。当然のことながら、複数の第１ライン部６１における隣り合う第１ライン部６１間の間隔Ｓ１は第１露光で規定され、複数の第２ライン部６２における隣り合う第２ライン部６２間の間隔Ｓ２は第２露光で規定される。

したがって、第１実施形態によれば、隣り合うライン部の間隔Ｓ１、Ｓ２、Ｓ３、Ｓ４は、第１露光の際のアライメント精度（投影倍率に関する精度を除く）および第２露光の際のアライメント精度に依存しない。つまり、第１露光において規定されたレジストパターンと第２露光において規定されたレジストパターンとの間にずれがあったとしても、隣り合うライン部の間隔Ｓ１、Ｓ２、Ｓ３、Ｓ４は、そのずれに依存しない。これにより、例えば、境界線１０の付近の領域におけるライン部も含めて、隣り合うライン部の間の静電容量のばらつきを低減することができる。

図２（ａ）には、第１領域２０を露光する第１露光のために使用される第１フォトマスクＰＭ１が例示され、図２（ｂ）には、第２領域３０を露光する第２露光のために使用される第２フォトマスクＰＭ２が例示されている。ここで、フォトレジストがポジ型フォトレジストである場合の例を説明するが、本発明は、ネガ型フォトレジストを使用する場合にも適用可能である。ただし、ネガ型フォトレジストを使用する場合には、ネガ型フォトレジストにおける境界上ライン部５０に対応する領域が部分的に２回にわたって露光されることなる。よって、ネガ型フォトレジストの場合には、補正を付加してもよい。

第１フォトマスクＰＭ１は、複数の第１ライン部６１を規定するための複数の第１ラインＭ６１と、第１線５１を規定する第１エッジＭ５１を有する遮光部Ｍ１とを含む。第２フォトマスクＰＭ２は、複数の第２ライン部６２を規定するための複数の第２ライン部Ｍ６２と、第２線５２を規定する第２エッジＭ５２を遮光部Ｍ２とを有する。なお、境界線Ｍ１０は、固体撮像装置１における境界線１０に対応し、領域Ｍ２０は、固体撮像装置１における第１領域２０に対応し、領域Ｍ３０は、固体撮像装置１における第２領域３０の境界線１０の近傍部分に対応する。

第１ラインＭ６１の幅ＭＷ１は、固体撮像装置１における第１ライン部６１の幅Ｗ１、および、それを形成するためのレジストパターンにおける第１ライン部Ｗ６１の幅ＷＷ１に対応する。複数の第１ラインＭ６１における隣り合う第１ライン部Ｍ６１の間隔ＭＳ１は、固体撮像装置１における隣り合う第１ライン部６１の間隔Ｓ１、および、それを形成するためのレジストパターンにおける隣り合う第１ライン部６１の間隔ＷＳ１に対応する。複数の第１ラインＭ６１のうち第１エッジＭ５１に最も近い第１ライン部Ｍ６１と第１エッジＭ５１との間隔ＭＳ２は、固体撮像装置１における境界線上ライン部５０に最も近い第１ライン部６１と境界線上ライン部５０との間隔Ｓ２に対応する。間隔ＭＳ２はまた、レジストパターンにおける間隔ＷＳ２に対応する。レジストパターンについては、後に図４を用いて詳述する。

第２ライン部Ｍ６２の幅ＭＷ２は、固体撮像装置１の第２ライン部６２の幅Ｗ２、および、それを形成するためのレジストパターンにおける第２ライン部Ｗ６２の幅ＷＷ２に対応する。複数の第２ライン部Ｍ６２における隣り合う第２ライン部Ｍ６２の間隔ＭＳ３は、固体撮像装置１における隣り合う第２ライン部６２の間隔Ｓ３、および、それを形成するためのレジストパターンにおける隣り合う第２ライン部６２の間隔ＷＳ３に対応する。複数の第２ライン部Ｍ６２のうち第２エッジＭ５２に最も近い第２ライン部Ｍ６２と第２エッジＭ５２との間隔ＭＳ４は、固体撮像装置１における境界線上ライン部５０に最も近い第２ライン部６２と境界線上ライン部５０との間隔Ｓ４に対応する。間隔ＭＳ４はまた、レジストパターンにおける間隔ＷＳ４に対応する。

図３（ａ）には、第１フォトマスクＰＭ１を使って第１領域２０の露光（第１露光）を行うことによってフォトレジストに形成される潜像が模式的に示されている。図３（ｂ）には、第２フォトマスクＰＭ２を使って第２領域３０の露光（第２露光）を行うことによってフォトレジストに形成される潜像が模式的に示されている。図３（ｃ）には、第１露光および第２露光によってフォトレジストに形成される潜像が模式的に示されている。潜像におけるＬ５０、Ｌ６１、Ｌ６２、Ｌ５１、Ｌ５２は、固体撮像装置１における境界線上ライン部５０、第１ライン部６１、第２ライン部６２、第１線５１、第２線５２に対応する。また、潜像におけるＬ５０、Ｌ６１、Ｌ６２、Ｌ５１、Ｌ５２は、レジストパターンにおける境界線上ライン部Ｗ５０、第１ライン部Ｗ６１、第２ライン部Ｗ６２、第１線Ｗ５１、第２線Ｗ５２に対応する。潜像におけるＬ１、Ｌ２は、それぞれ、第１フォトマスクＰＭ１における遮光部Ｍ１、第２フォトマスクＰＭ２における遮光部Ｍ２に対応する。図３（ａ）、（ｂ）、（ｃ）におけるＥＸＲは、露光された領域を示している。潜像を現像工程で現像することによってレジストパターンが形成される。

図４（ａ）、（ｂ）、（ｃ）では、現像工程後に形成されるレジストパターンを示している。図４（ａ）は、第１フォトマスクＰＭ１を用いて露光し現像した場合のレジストパターンを模式的に示したものである。図４（ｂ）は、第２フォトマスクＰＭ２を用いて露光し現像した場合のレジストパターンを模式的に示したものである。図４（ｃ）では、第１フォトマスクＰＭ１と第２フォトマスクＰＭ２を用いて露光した後、現像した場合のレジストパターンを模式的に示したものである。図４（ａ）、（ｂ）、（ｃ）には、第１フォトマスクＰＭ１を使用した第１露光においてアライメント誤差Ｅ１が発生し、第２フォトマスクＰＭ２を使用した第２露光においてアライメント誤差Ｅ２が発生した様子が模式的に示されている。ただし、ここでは、境界上ライン部Ｗ５０（５０）の幅ＷＷ０（Ｗ０）が太くなる方向をプラス方向としている。設計上の境界上ライン部Ｗ５０（５０）の幅をＷＷ０、形成されたレジストパターンにおける境界上ライン部Ｗ５０の幅はＷＷ０’とすると、ＷＷ０’＝ＷＷ０＋Ｅ１＋Ｅ２である。図４に示す例とは、逆に、アライメント誤差Ｅ１、Ｅ２によって境界上ライン部Ｗ５０の幅が設計上の幅よりも小さくなることもある。

以上のようにして製造される固体撮像装置１において、間隔Ｓ１、間隔Ｓ２、間隔Ｓ３および間隔Ｓ４の製造ばらつきは、境界線上ライン５０の幅Ｗ０の製造ばらつきより小さい。これにより、ライブ部間の静電容量の製造誤差が低減されうる。ここで、一つの例における固体撮像装置において、間隔Ｓ１、Ｓ２、Ｓ３、Ｓ４は、互いに等しく設計され、そのように製造されうる。

以下、図５〜図７を参照しながら第２実施形態を説明する。なお、第２実施形態として言及しない事項は、第１実施形態に従いうる。図５〜図７における符号のうちプライム記号（’）を含む符号は、図１〜図４における符号のうちプライム記号がない符号に対応する。

図５（ａ）は、本発明の第２実施形態の半導体装置（例えば半導体チップ）１’の構成を示す平面図である。図５（ａ）は、本発明の第２実施形態の半導体装置（例えば半導体チップ）１’の構成を示す平面図である。図６（ａ）には、第１領域２０’を露光する第１露光のために使用される第１フォトマスクＰＭ１’が例示され、図２（ｂ）には、第２領域３０を露光する第２露光のために使用される第２フォトマスクＰＭ２’が例示されている。半導体装置１’は、複数の領域として、境界線１０’で互いに隣接する第１領域２０’および第２領域３０’を有する。第１領域２０’は、半導体装置１’を製造するためのフォトリソグラフィー工程において、第１フォトマスクＰＭ１’を使用して露光される領域である。第２領域３０’は、当該フォトリソグラフィー工程において、第２フォトマスクＰＭ２’を使用して露光される領域である。ここで、第１フォトマスクＰＭ１’と第２フォトマスクＰＭ２’とは、互いに異なる部材に形成されてもよいし、１つの部材の互いに異なる領域に形成されてもよい。

境界線１０’は、所定方向に沿った直線Ａに平行な複数の直線部１１と、複数の直線部１１のうち隣り合う直線部１１を連結する連結部１２とを含む。半導体装置１’は、複数の境界線上ライン部５０’を含む。１つの境界線上ライン部５０’は、１つの直線部１１に対応する。各境界線上ライン５０は、境界線１０’に平行で第１領域２０’の中に配置された第１線５１’と、境界線１０’に平行で第２領域２０の’中に配置された第２線５２’とで幅が規定されたライン部である。

図７（ａ）には、第１フォトマスクＰＭ１’を使って第１領域２０’の露光（第１露光）を行うことによってフォトレジストに形成される潜像が模式的に示されている。図７（ｂ）には、第２フォトマスクＰＭ２’を使って第２領域３０’の露光（第２露光）を行うことによってフォトレジストに形成される潜像が模式的に示されている。図７（ｃ）には、第１露光および第２露光によってフォトレジストに形成される潜像が模式的に示されている。

第２実施形態の固体撮像装置１’において、間隔Ｓ１’、間隔Ｓ２’、間隔Ｓ３’および間隔Ｓ４の製造ばらつきは、境界線上ライン５０の幅Ｗ０の製造ばらつきより小さい。これにより、ライブ部間の静電容量の製造誤差が低減されうる。ここで、一つの例における固体撮像装置において、間隔Ｓ１’、Ｓ２’、Ｓ３’、Ｓ４’は、互いに等しく設計され、そのように製造されうる。

Claims

境界線で互いに接する第１領域および第２領域を有する半導体装置の製造方法であって、
前記境界線に平行で前記第１領域の中に配置された第１線と前記境界線に平行で前記第２領域の中に配置された第２線とで幅が規定された境界線上ライン部を含むパターンを形成するフォトリソグラフィー工程を含み、前記フォトリソグラフィー工程は、
基板に塗布されたフォトレジストに対して、前記第１線を規定するための第１露光および前記第２線を規定するための第２露光を別個に実施する露光工程と、
前記露光工程を経た前記フォトレジストを現像する工程と、を含む、
ことを特徴とする半導体装置の製造方法。
前記第１露光において、前記第１領域の中に前記境界線上ライン部に平行な複数の第１ライン部を規定するように前記フォトレジストを露光し、
前記第２露光において、前記第２領域の中に前記境界線上ライン部に平行な複数の第２ライン部を規定するように前記フォトレジストを露光する、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
前記複数の第１ライン部における隣り合う第１ライン部の間隔、前記複数の第１ライン部のうち前記境界線上ライン部に最も近い第１ライン部と前記境界線上ライン部との間隔、前記複数の第２ライン部における隣り合う第２ライン部の間隔、および、前記複数の第２ライン部のうち前記境界線上ライン部に最も近い第２ライン部と前記境界線上ライン部との間隔が、互いに等しい、
ことを特徴とする請求項２に記載の半導体装置の製造方法。
前記境界線は、所定方向に沿った直線に平行な複数の直線部と、前記複数の直線部を連結する連結部とを含み、
前記半導体装置は、複数の前記境界線上ライン部を有し、前記複数の直線部のそれぞれに対して１つの前記境界線上ライン部が設けられている、
ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
前記フォトレジストは、ポジ型フォトレジストである、
ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
前記フォトレジストは、ネガ型フォトレジストである、
ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
境界線で互いに接する第１領域および第２領域を有する半導体装置であって、
前記境界線に平行で前記第１領域の中に配置された第１線と前記境界線に平行で前記第２領域の中に配置された第２線とで幅が規定された境界線上ライン部と、
前記第１領域の中に前記境界線上ライン部に対して平行に配置された複数の第１ライン部と、
前記第２領域の中に前記境界線上ライン部に対して平行に配置された複数の第２ライン部と、を含み、
前記複数の第１ライン部における隣り合う第１ライン部の間隔、前記複数の第１ライン部のうち前記境界線上ライン部に最も近い第１ライン部と前記境界線上ライン部との間隔、前記複数の第２ライン部における隣り合う第２ライン部の間隔、および、前記複数の第２ライン部のうち前記境界線上ライン部に最も近い第２ライン部と前記境界線上ライン部との間隔の製造ばらつきが、前記境界線上ラインの幅の製造ばらつきより小さい、
ことを特徴とする半導体装置。
前記境界線上ライン部がシールドライン、接地ラインおよび電源ラインのいずれか１つの少なくとも一部である、
ことを特徴とする請求項７に記載の半導体装置。