JP2013182942A5 - - Google Patents

Download PDF

Info

Publication number
JP2013182942A5
JP2013182942A5 JP2012044300A JP2012044300A JP2013182942A5 JP 2013182942 A5 JP2013182942 A5 JP 2013182942A5 JP 2012044300 A JP2012044300 A JP 2012044300A JP 2012044300 A JP2012044300 A JP 2012044300A JP 2013182942 A5 JP2013182942 A5 JP 2013182942A5
Authority
JP
Japan
Prior art keywords
line
semiconductor device
portions
boundary line
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012044300A
Other languages
English (en)
Other versions
JP5986399B2 (ja
JP2013182942A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2012044300A priority Critical patent/JP5986399B2/ja
Priority claimed from JP2012044300A external-priority patent/JP5986399B2/ja
Priority to US13/772,440 priority patent/US9081284B2/en
Publication of JP2013182942A publication Critical patent/JP2013182942A/ja
Publication of JP2013182942A5 publication Critical patent/JP2013182942A5/ja
Application granted granted Critical
Publication of JP5986399B2 publication Critical patent/JP5986399B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (6)

  1. 境界線で互いに接する第1領域および第2領域を有する半導体装置の製造方法であって、
    前記境界線に平行で前記第1領域の中に配置された第1線と前記境界線に平行で前記第2領域の中に配置された第2線とで幅が規定された境界線上ライン部を含むパターンを形成するフォトリソグラフィー工程を含み、前記フォトリソグラフィー工程は、
    基板に塗布されたフォトレジストに対して、前記第1線を規定するための第1露光および前記第2線を規定するための第2露光を別個に実施する露光工程と、
    前記露光工程を経た前記フォトレジストを現像する工程と、を含む、
    ことを特徴とする半導体装置の製造方法。
  2. 前記第1露光において、前記第1領域の中に前記境界線上ライン部に平行な複数の第1ライン部を規定するように前記フォトレジストを露光し、
    前記第2露光において、前記第2領域の中に前記境界線上ライン部に平行な複数の第2ライン部を規定するように前記フォトレジストを露光する、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記複数の第1ライン部における隣り合う第1ライン部の間隔、前記複数の第1ライン部のうち前記境界線上ライン部に最も近い第1ライン部と前記境界線上ライン部との間隔、前記複数の第2ライン部における隣り合う第2ライン部の間隔、および、前記複数の第2ライン部のうち前記境界線上ライン部に最も近い第2ライン部と前記境界線上ライン部との間隔が、互いに等しい、
    ことを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記境界線は、所定方向に沿った直線に平行な複数の直線部と、前記複数の直線部を連結する連結部とを含み、
    前記半導体装置は、複数の前記境界線上ライン部を有し、前記複数の直線部のそれぞれに対して1つの前記境界線上ライン部が設けられている、
    ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記フォトレジストは、ポジ型フォトレジストである、
    ことを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
  6. 前記フォトレジストは、ネガ型フォトレジストである、
    ことを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
JP2012044300A 2012-02-29 2012-02-29 半導体装置の製造方法 Expired - Fee Related JP5986399B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012044300A JP5986399B2 (ja) 2012-02-29 2012-02-29 半導体装置の製造方法
US13/772,440 US9081284B2 (en) 2012-02-29 2013-02-21 Method of manufacturing forming conductive line pattern in boundary region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012044300A JP5986399B2 (ja) 2012-02-29 2012-02-29 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2013182942A JP2013182942A (ja) 2013-09-12
JP2013182942A5 true JP2013182942A5 (ja) 2015-04-16
JP5986399B2 JP5986399B2 (ja) 2016-09-06

Family

ID=49001948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012044300A Expired - Fee Related JP5986399B2 (ja) 2012-02-29 2012-02-29 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9081284B2 (ja)
JP (1) JP5986399B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6497056B2 (ja) * 2014-12-12 2019-04-10 三菱電機株式会社 液晶表示装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5595843A (en) * 1995-03-30 1997-01-21 Intel Corporation Layout methodology, mask set, and patterning method for phase-shifting lithography
JP3375828B2 (ja) * 1996-06-19 2003-02-10 三菱電機株式会社 半導体装置の製法および該製法に用いられるフォトマスク
KR100502797B1 (ko) * 1997-12-01 2005-10-19 삼성전자주식회사 액정 표시 장치 및 그의 제조 방법
US7256873B2 (en) * 2004-01-28 2007-08-14 Asml Netherlands B.V. Enhanced lithographic resolution through double exposure
JP5106747B2 (ja) * 2004-10-27 2012-12-26 ルネサスエレクトロニクス株式会社 パターン形成方法、半導体装置の製造方法及び露光用マスクセット
KR100763227B1 (ko) * 2006-04-04 2007-10-04 삼성전자주식회사 분리 노광 방법을 이용한 포토마스크와 그 제조 방법 및 제조 장치
JP5214904B2 (ja) * 2007-04-12 2013-06-19 ルネサスエレクトロニクス株式会社 固体撮像素子の製造方法
JP2009049161A (ja) * 2007-08-20 2009-03-05 Fujitsu Microelectronics Ltd ショット分割繋ぎ位置選択方法及びショット分割露光システム
JP2009145681A (ja) 2007-12-14 2009-07-02 Hitachi Displays Ltd 表示装置の製造方法
JP2013033870A (ja) 2011-08-02 2013-02-14 Canon Inc 半導体デバイスおよびその製造方法

Similar Documents

Publication Publication Date Title
JP2013153140A5 (ja) 半導体装置の作製方法
JP2015502668A5 (ja)
JP2014212070A5 (ja)
JP2012164976A5 (ja) 半導体装置の作製方法
GB2530193A (en) Non-lithographically patterned directed self assembly alignment promotion layers
JP2014212305A5 (ja) 半導体装置の作製方法
WO2011162890A3 (en) Mask design and opc for device manufacture
JP2010166038A5 (ja)
JP2015028537A5 (ja) 光拡散部材の製造方法
JP2013122580A5 (ja) 表示装置の作製方法
JP2012248829A5 (ja) 半導体装置の作製方法
JP2014186333A5 (ja) 透過型マスクブランク、透過型マスク及び半導体装置の製造方法
JP2013247367A5 (ja)
JP2015002340A5 (ja)
JP2009094457A5 (ja)
WO2012151209A3 (en) Methods for fabricating high-density integrated circuit devices
JP2016035967A5 (ja)
WO2016100303A3 (en) Photolithography based fabrication of 3d structures
JP2012063156A5 (ja)
JP2014135417A5 (ja)
JP2012004349A5 (ja)
JP2014107383A5 (ja)
JP2015093445A5 (ja)
JP2013188968A5 (ja)
JP2014099602A5 (ja) 半導体装置の作製方法