JP5398502B2 - パターン作成方法、プロセス決定方法およびデバイス製造方法 - Google Patents

Description

本発明は、パターン作成方法、プロセス決定方法およびデバイス製造方法に関する。

近年、被転写基板に原版の型を転写する光ナノインプリント法が注目されている。光ナノインプリント法は、転写すべきパターンを形成した原版の型（テンプレート）を、ウェハなどの基板上に塗布されている光硬化性レジスト材料層に押し付け、これに光照射を行なってレジスト材料層を硬化させることにより、レジスト材料にパターンを転写する方法である（例えば、特許文献１，２参照）。

光ナノインプリント方法では、テンプレートの微細パターンにレジスト材料が充填されるまでテンプレートを基板上に保持しておく。このとき、パターンの充填欠陥不良を無くすためには、テンプレートをレジスト材料に接触させてから、光照射を行うまでの保持時間を長くして、レジスト材料がテンプレートのパターンに完全に充填されるようにする必要がある。ところが、保持時間を必要以上に長くすると、スループットが低下するなどの問題を生じる。

また、レジスト材料がテンプレートの溝に完全に充填されるまでの時間は、パターンサイズに関係する。例えば、大小２種類のパターンがある場合、小パターンの方が大パターンよりも短時間でレジスト材料が充填される。換言すると、小パターンでは大パターンよりも短時間で充填終了レベルに達する。

ところで、現在半導体装置の量産現場で使用されている光リソグラフィを用いた微細加工技術においては、パターンサイズの微細化に伴って、加工変換差補正や近接効果補正を含む超解像技術を駆使した高度なリソグラフィ設計が行われている。これは、パターンの微細化が進むにつれて、各プロセスでパターンを忠実に形成することが困難になってきており、最終仕上り寸法が設計パターン通りにならないという問題が生じているためである。例えば、露光波長の半分以下の解像度が要求されるようなデザインルール(ＤＲ)においては、リソグラフィ設計の際に、光リソグラフィにおける近接効果だけではなく、マスクプロセス、レジストプロセス・露光装置利用技術を含む光リソグラフィプロセス、およびエッチングプロセス等のあらゆる変換差・変動成分を考慮することが必要となる。このため、これらを考慮して半導体パターンや設計レイアウトに対するデザイン制約の提示や設計レイアウトのチェック、保証を行う必要がある。

具体的には、各プロセスでのパターン変換差を考慮したデザイン制約に基づいて、設計者がパターン設計、パターンレイアウトを行なう。そして、設計者が作成したパターンデータに対して、各プロセスでの変換差、近接効果を考慮し、最終仕上り寸法が設計パターン寸法と等しくなるよう、設計パターンと異なるマスクパターンがリソグラフィエンジニアによって作成される（以下、マスクデータ処理という）。

このようなマスクデータ処理には、図形演算処理やデザインルールチェッカー（Design Rule Checker：以下、ＤＲＣ．という）等を用いてマスクパターンを変化させるＭＤＰ（Mask Data Preparation）処理の他、近年では光近接効果（Optical Proximity Effect：ＯＰＥ）を補正するためのＯＰＣ（Optical Proximity Correction）処理等がある。これらの処理を行うことによって最終仕上り寸法が所望の寸法になるようにマスクパターンが適切に補正される。また、予め決定されたモデルやルールに基づいてＯＰＣ処理されたあらゆるパターンが所定スペックで基板上に形成できるか否かのチェックを、光学シミュレーション等によって実施・検証することが一般的である。これにより、レイアウトされたパターンが所定の尤度を確保してパターンニングできるよう保証される。これらの処理は、リソグラフィコンプライアンスチェック（ＬＣＣ）と呼ばれている。このような光リソグラフィを用いたパターニングにおけるＤＲ、レイアウトの決定方法に関する提案は、例えば、特許文献３，４で行われている。

しかしながら、インプリントリソグラフィの構成要素技術は、光リソグラフィと異なっており、デザインに対する制約条件、レイアウトチェックする際に用いるルール、管理すべき危険点などが異なっている。このため、上記特許文献１，２の光ナノインプリント法に上記特許文献３，４のＤＲ、レイアウトの決定方法を適用しても（従来のレイアウト設計手法に基づいたマスクデータ処理フローを用いても）、所望のパターン形成を行うことはできない。これは、インプリントリソグラフィを用いてパターン形成を行う場合、従来の光リソグラフィを用いたパターニング手法とは異なる近接効果や変換差、危険点管理が必要となるからである。

特開２００１−６８４１１号公報 特開２０００−１９４１４２号公報 特開２００２−２６１２６号公報 特開２００４−３０５７９号公報

本発明は、上記に鑑みてなされたものであり、インプリントリソグラフィを用いて所望のパターン形成を行うパターン作成方法、プロセス決定方法およびデバイス製造方法を提供することを目的とする。

本願発明の一態様によれば、テンプレートを用いたインプリントプロセスを実施して基板上にパターンを形成する際の、前記基板上パターンの設計パターンを用意する工程と、前記設計パターンに基づいて、前記基板上パターンを形成するためのプロセスをシミュレーションまたは実験により実施して、前記基板上パターンを取得する工程と、前記設計パターンと前記取得した前記基板上パターンとを比較して、所定の条件を満たしているか否かを判定する工程と、前記所定の条件を満たしている場合は前記設計パターンを採用し、前記所定の条件を満たしていない場合は前記設計パターンを補正する工程と、を有することを特徴とするパターン生成方法が提供される。

また、本願発明の一態様によれば、テンプレートを用いたインプリントプロセスを実施して基板上にパターンを形成する際の、前記基板上パターンの設計パターンから前記テンプレートに形成すべきテンプレートパターンを生成する工程と、前記設計パターン及び前記テンプレートパターンに基づいて、前記基板上パターンを形成するためのプロセスをシミュレーションまたは実験により実施して、前記基板上パターンを取得する工程と、前記設計パターンと前記取得した前記基板上パターンとを比較して、所定の条件を満たしているか否かを判定する工程と、前記所定の条件を満たしている場合は前記テンプレートパターンを採用し、前記所定の条件を満たしていない場合は前記テンプレートパターンを補正する工程と、を有することを特徴とするパターン生成方法が提供される。

また、本願発明の一態様によれば、テンプレートを用いたインプリントプロセスを実施して基板上にパターンを形成する際の、前記基板上パターンの設計パターンを用意する工程と、前記設計パターンに基づいて、前記インプリントプロセスをシミュレーションまたは実験により実施して、前記基板上パターンを取得する工程と、前記設計パターンと前記取得した前記基板上パターンとを比較して、所定の条件を満たしているか否かを判定する工程と、前記所定の条件を満たしている場合は前記インプリントプロセスを採用し、前記所定の条件を満たしていない場合は前記インプリントプロセスの条件を変更する工程と、
を有することを特徴とするプロセス決定方法が提供される。

本発明によれば、インプリントリソグラフィを用いて所望のパターン形成を行うことが可能になるという効果を奏する。

図１は、第１の実施の形態に係るＮＩＬ情報決定処理の概念を説明するための説明図である。 図２は、第１の実施の形態に係るＮＩＬのプロセスステップを示す図である。 図３は、被加工膜に欠陥が生じた場合のテンプレート形成工程を示す図である。 図４は、テンプレート形成手順を示すフローチャートである。 図５は、欠陥修正を説明するための図である。 図６は、ＮＩＬの処理手順を示すフローチャートである。 図７は、充填経過を説明するための図である。 図８は、充填不良欠陥密度を説明するための図である。 図９は、ＮＩＬに用いるレジストの塗布位置を説明するための図である。 図１０は、ウェハへのパターニング処理手順を示す図である。 図１１は、ＮＩＬでの寸法変動に寄与する変換差要因と近接効果を説明するための図である。 図１２は、第１の実施の形態のＮＩＬに用いるパターンまたは処理条件を決定する手順を示すフローチャートである。 図１３は、近接効果補正を行って形成したレジストパターン寸法とテンプレートに形成不可能なパターン寸法との関係を示す図である。 図１４は、第１の実施の形態に係る、テンプレートの加工後の仕上がりパターン寸法とテンプレートに形成不可能なパターン寸法との関係を示す図である。 図１５は、最終のテンプレート加工後寸法の加工変換差とスペースパターン寸法との関係を示す図である。 図１６は、インプリント工程における変換差を説明するための図である。 図１７は、離型の概念を説明するための図である。 図１８は、レイアウト修正を説明するための図である。 図１９は、テンプレートデータの補正手順を示すフローチャートである。 図２０−１は、第２の実施の形態に係るテンプレート作製工程を示す図である。 図２０−２は、第２の実施の形態に係るテンプレート作製工程を示す図である。 図２１は、ＮＩＬでの寸法変動に寄与する変換差要因と近接効果を説明するための図である。 図２２は、第２の実施の形態のＮＩＬに用いるパターンまたは処理条件を決定する手順を示すフローチャートである。 図２３は、パターンサイズとインプリントレジストの充填時間との関係を示す図である。 図２４は、第２の実施の形態に係る、テンプレートの加工後の仕上がりパターン寸法とテンプレートに形成不可能なパターン寸法との関係を示す図である。 図２５は、親テンプレートデータの補正処理手順を示すフローチャートである。

以下に添付図面を参照して、本発明の実施の形態に係るパターン作成方法、プロセス決定方法およびデバイス製造方法を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。

（第１の実施の形態）
まず、本実施の形態に係るパターン作成方法、プロセス決定方法およびデバイス製造方法の概念について説明する。図１は、第１の実施の形態に係るＮＩＬ情報決定処理の概念を説明するための説明図である。ＮＩＬ情報は、ナノインプリントリソグラフィ（ＮＩＬ）などのインプリントリソグラフィで用いる種々の情報であり、例えば、回路レイアウト（設計レイアウト）（設計パターン）、テンプレートデータ、デザインルール、プロセスパラメータ（プロセス条件）などである。プロセスパラメータは、テンプレート作成時のプロセス、テンプレートを用いてウェハ上へパターンを転写するプロセス、前記転写パターンを用いてウェハ上の被加工膜を加工してパターンを得る際の加工プロセス、のいずれかのプロセスパラメータを含む。

半導体集積回路装置（半導体装置）の製造処理として、規定されたＤＲ（デザインルール）を満たすように半導体回路装置の設計レイアウトを作成する（ＳＴ１）。作成された設計レイアウトを用いて、ＮＩＬ用のテンプレート（原盤）が作成される。

所定のプロセスパラメータに従って、設計レイアウトを用いてインプリントプロセス（ＮＩＬ）を実施することにより（ＳＴ２）、ウェハ上での仕上がり形状の情報を取得する（ＳＴ３）。

図１においてＮＩＬ（ＳＴ２）は、テンプレートにテンプレートパターンを形成するプロセス、ウェハ基板上に塗布したレジスト材にテンプレートパターンを転写してレジストパターンを形成するウェハインプリントプロセス、及び、レジストパターンを用いて基板上の被加工膜を加工する加工プロセスを含む。

ここで、所定のプロセスパラメータとは、テンプレート作成プロセスにおいて電子ビーム描画の近接効果に影響を与える描画プロセスパラメータ、テンプレート作成プロセスにおいて描画されたマスクパターンを用いてテンプレートパターンを加工形成する際に加工変換差（加工前後によるパターンの寸法差）に影響を与える加工プロセスパラメータ（たとえば、加工に用いる際のエッチングガス種、エッチング時間やテンプレートパターンの被覆率などのパラメータ）、テンプレートパターンにウェハ上の材料を充填する際の充填による寸法変換差（テンプレートパターンと充填されたパターンとの寸法差）に影響を与える充填プロセスパラメータ（例えば、充填する材料の組成、粘性、及びぬれ性などの特性、或いはテンプレートを充填材料に接触させる際の圧力、速度、及び傾きなどのパラメータを含む）、充填されたパターンに光を照射して充填パターンを硬化する際に寸法変換差（硬化前後の充填パターンの寸法差）に影響を与える硬化プロセスパラメータ（具体的には、充填材料に含まれる光硬化剤の種類や含有量、或いは硬化に用いられる照射光の波長、照射時間、照射量などのパラメータ）、充填後にテンプレートを充填パターンから離型する際に寸法変換差（離型前後の充填パターンの寸法差）に影響を与える離型プロセスパラメータ（例えば、充填材料の組成、粘性、及びぬれ性などの特性、充填材料のウェハ上への塗布分布、或いはテンプレートを充填材料に接触させる際の圧力、速度、及び傾きなどのパラメータを含む）、離型後のパターンの残膜を除去する際のパターン寸法変換差（離型後パターンの残膜除去前後の寸法差）に影響を与える残膜除去プロセスパラメータ（残膜を除去する際のエッチングに用いられるエッチングガス種、エッチング時間や、テンプレートパターンの被服率などのパラメータ）、残膜除去後のパターンを用いて被加工膜（例えば、下層膜や堆積膜）を加工する際の寸法変換差（加工前後のパターンの寸法差）に影響を与えるプロセスパラメータ（例えば、加工時のエッチングに用いられるエッチングガス種、エッチング時間や、テンプレートパターンの被服率などのパラメータ）である。

ウェハ上の仕上がり形状の情報は、仕上がりパターン寸法や形状、及びそれら寸法や形に基づいて判断された危険パターンか否かに関する情報のいずれかを含む。仕上がりパターンの寸法に基づいた危険パターンか否かは、仕上がり寸法が一定値以下のパターンは現実の量産プロセスではパターンが形成されない恐れがあるため危険パターンとみなしたり、仕上がりパターンの特定の二つのパターン間の距離が一定値以下であればそれらのパターンはショートを引き起こす可能性があるため危険パターンとみなしたりすることにより判断する。

これらウェハ上の仕上がり形状の情報は、設計レイアウトに基づき、シミュレーションや実験を通して、前述の所定のプロセスパラメータの少なくともいずれか一つのパラメータを含むプロセスを実施して、ウェハ上の仕上がりパターンを求めることによって得ることができる。ウェハ上の仕上がりパターンは、レジストパターンでもよく、被加工膜を加工して得られるパターンでもよい。

この後、取得した仕上がり形状と所定の評価条件Ｘとを比較して（ＳＴ４）、仕上がり形状が評価条件Ｘを満たすか否かを評価する。評価条件Ｘは、製造されるデバイスが所望の動作を発揮できるような回路パターンの寸法閾値、またはデバイス製造時に前述の所定のプロセスパラメータにばらつきが生じた際にもデバイスが所望の動作を発揮できるような回路パターンの寸法閾値、すなわち所望のプロセスマージンを確保するためのパターン寸法閾値である。仕上がり形状が評価条件Ｘを満たしていないと判断された場合、デザインルールの変更（ＳＴ５）または前述の所定のプロセスパラメータの変更（ＳＴ６）の少なくとも一方を行なう。

デザインルールが変更された場合、変更されたＤＲを、設計レイアウトを作成する際の新たなＤＲとして規定（フィードバック）する。また、プロセスパラメータが変更された場合、変更されたプロセスパラメータを、仕上がり形状の情報を取得する際の新たなプロセスパラメータとして規定（フィードバック）する。

これにより、設計レイアウト（回路レイアウト）、テンプレートデータ、デザインルール、プロセスパラメータ、ウェハ上に形成されるパターンの仕上がり形状（レジストパターン形状やエッチング後パターン形状など）の少なくとも１つがコンプライアンスチェックされる。そして、所望の半導体装置を形成できるよう、ＮＩＬ情報が変更（調整）され、これによりＮＩＬ情報が決定される。

なお、図１では、仕上がり形状が評価条件Ｘを満たしていないと判断された場合に、デザインルールの変更やプロセスパラメータの変更を行なう場合について説明したが、仕上がり形状と評価条件Ｘとの比較結果に基づいて、設計レイアウトから所定の裕度を確保できないパターンである危険パターン（パターン不良となる可能性が所定値よりも高いパターン）を抽出してもよい。この場合、危険パターンが所定の評価条件Ｙ（図示せず）を満たすか否かが判断される。危険パターンが評価条件Ｙを満たしていないと判断された場合、ＤＲとプロセスパラメータのうちの少なくとも一方が変更される。評価条件Ｙは、例えば危険パターンの個数や種類である。

ＮＩＬを用いて所望のパターン形成を行なうためには、ＮＩＬに対して適切なルールを用いたＤＲを規定し、かつＮＩＬプロセスでのパターン寸法変換差をチェックするフロー、危険点の有無をチェックするフローの構築が必要となる。以下では、テンプレートの作製に用いるＤＲの規定処理、ＮＩＬプロセスでのパターン寸法変換差チェック処理、危険点の有無をチェックする処理などについて説明する。本実施の形態では、原版となるテンプレートを用いたＮＩＬを実験によって検証し、これによりＮＩＬに関する種々の条件を設定する場合について説明する。なお、本実施の形態ではＮＩＬを半導体装置の形成に適用する場合について説明するが、ＮＩＬを半導体装置の形成以外の分野（デバイス作成）に適用してもよい。

（ＮＩＬのプロセスステップ）
まず、第１の実施の形態に係るＮＩＬのプロセスステップについて説明する。図２は、第１の実施の形態に係るＮＩＬのプロセスステップを示す図である。ＮＩＬを用いた第１の実施の形態に係るパターン形成方法は、原版となるテンプレートを作成するテンプレート作製工程と、テンプレート、インプリント装置およびレジスト材料を用いて被加工膜上にマスクパターンを形成するウェハＮＩＬ工程と、インプリントで形成されたマスク上から被加工膜を加工するエッチング（Ｅｔｇ）工程とを含んでいる。なお、ＮＩＬにおけるテンプレート上のパターンは、ウェハ上に形成すべき回路パターンと等倍にパターニングされている。

テンプレート作製工程は、図２の（ａ）に示すＥＢレジストパターニング工程と、図２の（ｂ）に示すＨＭ（ハードマスク）エッチング工程と、図２の（ｃ）に示す石英エッチング工程と、を含んでいる。また、図２の（ｄ）に示す工程がウェハＮＩＬ工程であり、図２の（ｅ）に示すウェハ加工工程がエッチング工程である。

テンプレートの作製には、図２（ａ）に示すように、フォトマスクの作製などに用いられるＱｕａｒｔｚ（以下、Ｑｚという）ブランクス基板（石英基板１Ａ）を用いる。ここでの石英基板１Ａは、テンプレート（Master Template）となる６０２５ブランクスなどである。テンプレート作製工程では、まず石英基板１Ａ上にＨＭ材料となる被加工膜２Ａ（テンプレート用の被加工膜）を成膜するとともに、被加工膜２Ａ上にＥＢレジスト３Ａ（図示せず）を塗布する。

そして、設計データに所望のデータ処理を施すことによってテンプレート描画のターゲットデザインに変換されたデータを用いて、電子ビーム（ＥＢ）描画装置でＥＢレジスト３ＡにＥＢ描画を実施する。テンプレートへのＥＢ描画では、予め実験やシミュレーションによって描画プロセスの適切な条件を求めておく。たとえば、ＥＢ近接効果（描画ターゲットパターンとＥＢ照射及び現像によって得られるレジストパターンとの寸法差）とテンプレート加工変換差（後述する被加工膜２Ｂや基板１Ａの加工時に生じるパターンの寸法変換差）を考慮して、テンプレートに形成される凹パターンの寸法を所望のターゲットパターンに近づけるよう、ＥＢ照射時のドーズ量（近接効果補正パラメータ）を設定しておく。

これにより、ドーズ量をパターンやレイアウトごとに変調させて露光する。さらに、ＥＢレジスト３Ａは、例えば多重描画手法を用いることによって、ＥＢのショットまたは電子ビーム偏向フィールドのつなぎ部分の精度を向上させるようにして描画される。

ＥＢ描画に使用されるＥＢレジスト３Ａの材料は、例えばポジ型のＥＢ描画用レジストであり、化学増幅型レジストを用いてもよいし、非化学増幅型レジストを用いてもよい。一般的に、化学増幅型レジストは、非化学増幅型レジストよりも、描画スループットが早いが解像性が劣っている。また、ＥＢレジスト３Ａの膜厚は、被加工膜２Ａであるハードマスク層を加工するのに十分な膜厚があればよい。

このようにしてＥＢ描画された後、現像工程を経て、ＥＢレジストパターン３Ｂが形成される。現像工程においては、現像プロセス分のボケ（輪郭ぼけ）が描画工程にて形成された蓄積エネルギー分布に重畳されてパターン形成が行われる。現像プロセス分のボケ量は、ＥＢレジスト３Ａの材料特性によって決まる。例えば、化学増幅型レジストを用いる場合、現像プロセス前に実施されるＰＥＢ（Post Exposure Bake）によってレジスト内の酸が拡散されるので、現像プロセスにおけるボケ量が大きくなる。

ＥＢレジストパターン３Ｂが石英基板１Ａ上に形成された後、ＥＢレジストパターン３Ｂをマスク材として、石英基板１Ａ上の被加工膜２Ａをエッチングする。これにより、パターニングされた被加工膜２Ｂが形成される（図２（ｂ））。ここで、石英基板１Ａ上に成膜される被加工膜（ハードマスク）２Ａの材料は、Ｑｚと加工選択比の取れる材料が好ましく、例えば、フォトマスクの遮光膜として用いられるＣｒやＭｏＳｉ薄膜が用いられる。例えば、被加工膜２Ａの材料としてＣｒが用いられている場合、ＥＢレジストパターン３Ｂをマスクとして、被加工膜２Ａを例えば塩素系のガス種を用いてドライエッチングする。

この後、レジスト残りをアッシングし、石英基板１Ａを洗浄して、パターニングされた被加工膜２Ｂをマスクに、石英基板１Ａをエッチングする。これにより、パターニングされた石英基板１Ｂが形成される（図２（ｃ））。石英基板１Ａをエッチングする際には、例えばＣＦ系のガス種を用いてドライエッチングする。石英基板１Ａのエッチング深さは、インプリント後のレジストパターンに求められるレジスト高さと等しい深さに設定される。また、石英基板１Ａをエッチング加工した後の側壁角度は底面に対して９０度に近いことが望ましいが、インプリント時の制約によってはテーパー加工してもよい。

石英基板１Ｂの形成後、被加工膜２Ｂを除去して洗浄し、６０２５ブランクスである石英基板１Ｂを４分割することによって、ナノインプリント用テンプレート（モールド）が完成する。なお、石英基板１Ｂを４分割するか否かはナノインプリント装置の仕様によって決まるものであり、ダイシング工程を行うことなく石英基板１Ｂをブランクスサイズのままで使用してもよい。

被加工膜２Ａや石英基板１Ａを加工する際には、加工変換差が入る。このため、この加工変換差を解消するよう、予め描画パターンデータに補正を加えることで、加工後の寸法及びプロファイルが所望の出来栄えになるよう制御しておいてもよい。

この後、石英基板１Ｂ（マスターテンプレート）を用いてウェハ７などの基板（被転写基板）に、パターニングを行う。ここでのウェハ７は、石英基板１Ｂに形成されたパターンをインプリントによって転写するためのプロセス基板（シリコン基板など）である。なお、本実施の形態に係るＮＩＬプロセスでは、石英基板１Ｂ（マスターテンプレート）を用いてウェハ上にパターンを形成するが、マスターテンプレートのパターンをＮＩＬにより別のテンプレート基板に一旦転写して新たなテンプレート（子テンプレート）を作成し、この新たなテンプレートを用いてウェハ上にパターンを形成するＮＩＬプロセスを実施してもよい。

ウェハ７の上面には、ハードマスク材料となる被加工膜９（ウェハ用の被加工膜）（ＨＭ／Ｓｔａｃｃｋ膜）が積層されている。ウェハ７の被加工膜９上には、光硬化性のレジスト（ウェハＮＩＬレジスト）（充填材）８Ａが塗布される。レジスト８Ａは、石英基板１Ｂが押し付けられた状態で光照射されることによって、パターニングされる（図２（ｄ））。この後、ウェハ７から石英基板１Ｂが引き離される（離型）。離型後にレジスト残膜（レジストパターン８Ａ下部に残る薄膜）を除去した後、パターニングされたレジスト８Ａをマスクとして被加工膜９がエッチングされ、これにより被加工膜９がパターニングされる（図２（ｅ））。

（テンプレート検査方法および欠陥修正方法）
つぎに、テンプレート検査方法および欠陥修正方法を、図３、図４を参照して説明する。図３は、被加工膜に欠陥が生じた場合のテンプレート形成工程を示す図であり、図４は、テンプレート形成手順を示すフローチャートである。

図２でも説明したように、テンプレートは、石英基板１Ａ上に成膜された被加工膜２Ａ上にＥＢレジスト３Ａを塗布し、電子ビーム描画によってＥＢレジスト３Ａにパターニングを行う（ステップＳ１０）。そして、レジストをレジスト現像によって除去して（ステップＳ２０）、ＥＢレジストパターン３Ｂを形成する（図３（ａ））。さらに、ＥＢレジストパターン３Ｂをマスク材とし、被加工膜２ＡをＨＭエッチングし（ステップＳ３０）、これにより被加工膜２Ｂを形成する（図３（ｂ））。

この後、被加工膜２Ｂ上の残留レジストをアッシング／洗浄によって除去する（ステップＳ４０）。そして、テンプレートの欠陥検査／修正処理が行われる（ステップＳ５０）。

テンプレートの検査に用いられる検査装置は、光学式でもＥＢ方式でもよく、またDie-to-Die方式の検査装置でもDie-to-Database方式の検査装置でもよい。テンプレートの検査には、等倍の微細パターンを含んだ被加工膜２Ｂパターンを検査する必要があるので、解像性に優れた検査装置として例えばＥＢ方式の検査装置を用いる。ＥＢ方式の検査装置を用いる理由としては、テンプレート上に存在するパターン欠陥はナノインプリントするとほぼ等倍で転写するので、ウェハ上において各ショットの共通欠陥になる可能性が極めて高いことが挙げられる。ＥＢ方式の場合、被加工膜２Ａの材料として導電性材料を選択しておくことにより、検査の際の石英基板１Ａのチャージアップを防いで、鮮明なＳＥＭ画像の取得が可能となる。

テンプレートの検査工程でテンプレートの欠陥が検出された場合は、フォトマスクで行われている欠陥修正技術を用いて、黒欠陥、白欠陥をともに修正することが可能である。例えば、被加工膜２ＢにＭｏＳｉのＨＴ膜を用いた場合の欠陥修正例を、図５を用いて説明する。図５は、欠陥修正を説明するための図である。図５の（ａ）、（ｂ）は、黒欠陥の修正を説明するための図であり、図５の（ｃ）、（ｄ）は、白欠陥の修正を説明するための図である。

黒欠陥５の修正は、フッ化キセノンガスを流しながらイオンビームエッチングする技術を用いてもよいし、電子ビームを用いた高精度な欠陥修正技術を用いてもよい。電子ビームを用いることによって、５０ｎｍ以下の欠陥修正も可能である。

また、白欠陥６の修正は、例えばポジションガスを流しながらビームを修正部（白欠陥６）に照射することによって白欠陥６に膜（Ｃ膜など）を堆積させる技術を用いる。このときのガス種としては、ナフタレンまたはスチレンガスが用いられる。

これらの欠陥修正工程で欠陥検査および欠陥修正を実施した後、欠陥修正された被加工膜２Ｂをマスクに石英基板１ＡをＱｚエッチングする（ステップＳ６０）。これにより、石英基板１Ｂが形成される（図３（ｃ））。石英基板１Ａのエッチング後、被加工膜２Ｂを除去して洗浄し、石英基板１Ｂをテンプレート分割することによって、ナノインプリント用テンプレートが完成する（ステップＳ７０）。

つぎに、上記製造フローによって作製されたテンプレートを用いたＮＩＬの手順について説明する。図６は、ＮＩＬの処理手順を示すフローチャートである。なお、ここではテンプレートとして石英基板１Ｂを用いる場合のＮＩＬについて説明する。

テンプレート（モールド）上に形成された回路パターンの粗密を考慮したレジスト塗布レシピを作成し、インプリントレジスト材料のプロセス中の蒸発量補償を行ってレジスト８Ａの分布量を算出する。これにより、回路パターンに最適なレジスト分布量が算出される（ステップＳ１１０）。

レジスト塗布レシピに従って、ウェハ７などの基板（被転写基板）に、算出したレジスト分布量に応じた分量（石英基板１Ｂに必要な分量）だけレジスト８Ａを塗布する（ステップＳ１２０）。ＮＩＬプロセスでは、例えば１ショット毎に必要な量のレジスト８Ａを、インクジェット方式で一定間隔毎に滴下するレジスト塗布方式をとっており、局所的なレジスト８Ａの最適量は、滴下するレジスト量の分布によって決まる。

ここで、光ナノインプリント方法を用いたパターン転写処理（インプリント処理手順）について説明する。まず、ウェハ７上に１ショット分のレジスト８Ａ（光硬化性レジスト材料など）を適量塗布し、１ショット分のパターンが形成された石英製のテンプレート（石英基板１Ｂなど）をレジスト８Ａに接触させる。

ウェハ７上にレジスト８Ａが塗布された後、テンプレートをウェハ７に近接させ、テンプレートをレジスト８Ａに押し付けて所定時間だけ待機することにより、ドロップ状のレジスト８Ａがテンプレートパターンの凹凸に充填されていく。この状態でテンプレートの微細パターンにレジスト材料が浸透するまでテンプレートを保持する。初めはレジスト８Ａの充填が不十分で、パターンの隅に充填欠陥を生じるが、保持時間を長くすることでレジスト８Ａがパターンの隅々まで行き渡り、充填欠陥が減少する。充填のための待機時間（以下、充填時間という）は、微細なパターンほど早く、ダミーパターンやマークのような大パターンの方が長時間を要する。

テンプレートパターンの凹凸にレジスト８Ａを十分充填させた後、テンプレートの直上からＵＶ光を所定時間だけ照射することによって、レジスト８Ａの樹脂を硬化（収縮）させる。その後、テンプレートを硬化後のレジスト８Ａから引き剥がして離型する。これにより、レジスト８Ａへのインプリント処理、レジスト８Ａへのパターン形成が行われる（ステップＳ１３０）。

この後、パターン形成されたウェハ７をウェハ欠陥検査装置に搬入して、ウェハ７の欠陥検査を行う。このとき、ウェハ欠陥検査装置を用いて、Die-to-DieもしくはCell-Array方式のパターン欠陥検査を実施し、ＮＩＬの固有欠陥を検出する。これにより、ウェハ７に形成されたパターンの欠陥情報が検出される（ステップＳ１４０）。欠陥検出の際には、パーティクル・ダスト等のインプリントプロセス要因以外の欠陥も検出されることとなるが、ここでは主にNon-Fillと呼ばれるナノインプリント特有の未充填不良（レジスト８Ａの充填不良）を重点的に検出・抽出するようにする。ナノインプリントの未充填不良は、レジスト材料が局所的に不足している箇所がある場合や、充填時間が不足している場合などに共通欠陥として発生することが多い。

ここで、ナノインプリントの未充填不良について説明する。図７，図８は、ナノインプリントの未充填不良を説明するための図である。図７は、充填経過を説明するための図であり、図８は、充填不良欠陥密度を説明するための図である。

図７の（ａ１）〜（ａ３）は、微細な矩形状のパターンにレジスト８Ａを充填させた場合の充填経過を説明するための図であり、図７の（ｂ１）〜（ｂ３）は、大きな矩形状のパターンにレジスト８Ａを充填させた場合の充填経過を説明するための図である。図７の（ａ１）と（ｂ１）は、レジスト８Ａを滴下して直後（０ｓｅｃ）のレジスト８Ａの充填具合を示している。また、図７の（ａ２）と（ｂ２）は、レジスト８Ａを滴下して２０ｓｅｃ後のレジスト８Ａの充填具合を示し、図７の（ａ３）と（ｂ３）は、レジスト８Ａを滴下して６０ｓｅｃ後のレジスト８Ａの充填具合を示している。

図７の（ａ１）〜（ａ３）において、矩形状パターン５１ａがテンプレートの凹部に対応し、矩形状パターン５１ａと矩形状パターン５１ａとの間の溝５２ａがテンプレートの凸部に対応している。また、図７の（ｂ１）〜（ｂ３）において、矩形状パターン５１ｂがテンプレートの凹部に対応し、矩形状パターン５１ｂと矩形状パターン５１ｂとの間の溝５２ｂがテンプレートの凸部に対応している。矩形状パターン５１ａは、矩形状パターン５１ｂよりも面積が小さい微細パターンである。

図７の（ａ１）〜（ａ３）に示すように、微細パターンである矩形状パターン５１ａにレジスト８Ａを滴下すると、滴下位置から略円形状にレジスト８Ａが広がる。また、大パターンである矩形状パターン５１ｂにレジスト８Ａを滴下すると、滴下位置から略円形状にレジスト８Ａが広がる。レジスト８Ａを滴下した直後では、微細パターンと大パターンとでほぼ同様の領域にレジスト８Ａが充填されている。

この後、２０ｓｅｃが経過すると、微細パターンのうち中心エリア（滴下位置近傍）に位置するパターンの凹部には、レジスト８Ａが充填される。また、微細パターンのうち外周エリア（滴下位置から離れた領域）に位置するパターンの凹部には、各凹部の中心付近にのみレジスト８Ａが充填される。一方、大パターンのうち凸部に近い凹部や、大パターンの中心エリアに位置する凹部には、レジスト８Ａが充填される。また、大パターンのうち凸部から遠い凹部であって且つ大パターンの外周エリアに位置する凹部には、レジスト８Ａが充填されていない。

この後、６０ｓｅｃが経過すると、微細パターンのほぼ全ての凹部がレジスト８Ａによって充填される。一方、６０ｓｅｃが経過しても、大パターンのうち凸部から遠い凹部であって且つ大パターンの外周エリアに位置する凹部には、レジスト８Ａが充填されていない箇所がある。このように、レジスト８Ａの充填は、微細パターンであるほど速く、ダミーパターンやマークのような大パターンの方が長時間を要する。

図８は、横軸がレジストを滴下してからの経過時間であり、縦軸が充填不良欠陥密度である。図８では、経過時間とともに充填不良欠陥密度がどのように変化するかを示している。微細パターン（小パターン）の充填不良欠陥密度特性を点線で示し、大パターンの充填不良欠陥密度特性を実線で示している。微細パターンは、大パターンよりも早く充填終了レベルＬまで到達している。このため、テンプレートをレジスト８Ａに押し付けてからの待機時間が短い場合、図７の（ｂ３）に示すようにレジスト８Ａの充填が不十分となる場合がある。

また、種々のプロセスを経たウェハ７は、下地プロセス起因の加工凹凸などが存在するので、ウェハ面内傾向を有した未充填不良が発生する場合がある。充填時間の不足や下地プロセスに起因する未充填不良は、何れも大規模欠陥もしくは大サイズ欠陥となる場合が多い。これらの欠陥は、例えばＳＥＭ‐Ｒｅｖｉｅｗすることによって容易に分類することができる。なお、ここでは、光学式欠陥検査装置を用いたナノインプリント固有欠陥の検出を例として示したが、ＥＢ方式の欠陥検査装置などの他の装置でも同様の欠陥検査が可能である。

ウェハ７に形成されたパターンの欠陥情報を検出した後、検出した欠陥情報を、レジスト８Ａの塗布量（分布量）にフィードバックする。欠陥情報の抽出では、レジストパターンでもよく、レジストパターンに基づき被加工膜を加工して得られるパターンから欠陥情報を抽出してもよい。ここでは、検出された欠陥のうち、例えばナノインプリント固有の欠陥であって且つ未充填不良欠陥の情報（欠陥情報）のみを用いる。具体的には、欠陥情報は、欠陥の位置座標とその欠陥サイズの情報である。これらの欠陥情報に基づいて、局所的に不足しているレジスト塗布量が予測され、新たなレジスト塗布量が設定される。塗布・現像装置へは、新たに設定されたレジスト塗布量だけレジスト８Ａを塗布するドロップレシピ（レジストの塗布レシピ）が設定される。これにより、塗布・現像装置は、新たなレジスト塗布量を持ったドロップレシピに従ってレジスト８Ａのドロップ量を調整・制御する。換言すると、欠陥情報をもとにレジスト分布量が補正される（ステップＳ１５０）。塗布・現像装置は、作成したドロップレシピ（補正後のドロップレシピ）に従って必要な分量だけウェハにレジスト８Ａを塗布し、この後、ステップＳ１３０と同様のインプリント処理が行なわれる（ステップＳ１６０）。

また、上述したステップＳ１１０〜Ｓ１６０の処理を、未充填不良が消滅するまで継続することによって、プロセスが最適化されたドロップレシピをさらに精密に作成することが可能となる。

また、上述したドロップレシピに加えて、テンプレートとウェハとの間の距離（以下、テンプレート距離という）、充填時間、その他のインプリント処理に関するインプリント装置の制御パラメータなどを決定してもよい。テンプレート距離、充填時間、インプリント装置の制御パラメータなどは、図６に示したフローチャートにしたがって行なわれる。これにより、ＮＩＬの条件出しが完了する。

（ウェハへのパターニング）
つぎに、上述したインプリント処理手順を用いてウェハ７上のレジスト８Ａをパターニングし、パターニングされたレジスト８Ａをマスクとしてウェハ７上の被加工膜９を加工するプロセスフローについて説明する。

図９は、ＮＩＬに用いるレジストの塗布位置を説明するための図であり、図１０は、ウェハへのパターニング処理手順を示す図である。図９では、被加工基板となるウェハ７の上面図を示しており、図１０では、インプリントを用いたパターン形成工程の断面図を示している。

まず、図９に示すように、ウェハ７上に成膜された被加工膜９上の１ショット分の領域１２に、上述の最適化されたインプリント用のレジスト材料（レジスト８Ａ）を塗布する。レジスト８Ａの塗布は、光硬化性有機材料からなる液滴１３，１３，・・・を領域１２毎に散布して行う。レジスト８Ａの塗布は、例えばインクジェット方式のレジスト材料液滴の散布によって行う。図１０（ａ）は、散布された複数の液滴１３のうち、１つの液滴部分（レジスト８Ａ）を拡大した図を示している。なお、図１０（ａ）〜（ｈ）では、被加工膜９の下層にあるウェハ７の図示を省略している。

塗布されるレジスト８Ａの量は、後述する凹部有機膜８ｂの所望の膜厚に基づいて制御される。具体的には、塗布されるレジスト８Ａの量は、液滴１３，１３，・・・の分布形状、分布密度又は各液滴１３の大きさ（体積）を変えることによって制御される。なお、塗布されるレジスト８Ａの量は、被加工膜９とテンプレート（図１０ではテンプレートＴと図示）との間の距離の設定値に応じて、被加工膜９とテンプレートＴと間の空隙およびテンプレートＴのパターン溝を充填するのに十分な量に調整される。また、被加工膜９上に、被加工膜９を加工するための別の被加工膜を形成しておき、この別の被加工膜の上にレジスト８Ａを塗布するようにしてもよい。

つぎに、図１０（ｂ），（ｃ）に示すように、１ショット分のパターンが形成されたテンプレートＴを、被加工膜９に近づけていき、液滴１３，１３，・・・に接触させる。これにより、図９に示した、複数の液滴１３，１３，・・・は、それぞれ合体して膜状となる。

この後、テンプレートＴを被加工膜９にさらに接近させて、被加工膜９とテンプレートと間のテンプレート距離を所定の値に保つ。このテンプレート距離は、後述の凹部有機膜８ｂの膜厚設定値と等しくなるように制御される。なお、テンプレート距離の制御は、レーザー干渉計等によるテンプレートＴと被加工膜９との間の距離の計測、および／またはピエゾアクチュエーターによるテンプレートＴの押圧力の計測などによって、ナノメートルオーダの精度で行われる。

テンプレート距離を所定の距離に保ったまま、所定の充填時間だけ待つ。この充填時間の間に、レジスト８Ａが、毛細管現象によってテンプレートＴに形成された微細パターンの溝に浸透していく（図１０（ｄ），（ｅ））。

つぎに、テンプレートＴにレジスト８Ａを充填させた状態で、紫外線などの光をレジスト８Ａに照射する。これにより、レジスト８Ａは硬化し、テンプレートＴに形成されたパターンに嵌合する凹凸パターンを有した硬化有機膜となる。

この後、図１０（ｆ）に示すように、テンプレートＴを硬化したレジスト８Ａから離型する。図１０（ｇ）に示すように、硬化後のレジスト８Ａは、パターニングされた上層側の膜（凸部となっている凸部有機膜８ａ）と、下層側で凹部となっている膜（凹部有機膜８ｂ）（以下、残膜という場合がある）とを含んで構成されている。この凹部有機膜８ｂの膜厚は、前述のようにテンプレート距離を制御することによって所望の膜厚にすることができる。

つぎに、ウェハ７を１ショット分の領域１２だけステップさせ、上述の図１０（ａ）〜図１０（ｇ）の処理を繰り返す。これらの処理を、ウェハ７の全面を走査するまで繰り返す。

ウェハ７の全面でレジスト８Ａをパターニングした後、凹部有機膜８ｂ（残膜）を除去して開口部１０を形成するため、ウェハ７のブレイクスルーエッチングを行う。この時のエッチングガスとしては、例えばメタン系のガス（ＣＨＦ３ガスなど）を用いる。なお、ブレイクスルーエッチングの際に、積極的に加工変換差をつけることによって、寸法制御することも可能である。これは、反応生成物が発生しやすくなるような条件でエッチングを行うと、反応生成物が形成される孔の側壁に堆積しつつエッチングが進行していくことで、凹部有機膜８ｂがテーパー形状に加工されるからである。このブレイクスルーエッチングにより、図１０（ｈ）に示すように、凹部有機膜８ｂの位置に開口部１０が形成される。この開口部１０の幅（被加工膜９の露呈面の幅）は所望のパターン寸法（設計レイアウトに対応するパターン寸法）となっている。

図１０（ｈ）は、ブレイクスルーエッチング後の工程断面図を示している。この図から分かるように、被加工膜９上には、エッチングされずに残った凸部有機膜８ａと開口部１０とからなるレジストパターン１１ａが形成されている。

レジストパターン１１ａをマスクとして被加工膜９をエッチングする。これにより、図１０（ｉ）に示すように、被加工膜９がパターニングされる。図１０（ｊ）は、パターニングされた被加工膜９をマスクに下地基板であるウェハ７を加工した場合の断面図を示している。被加工膜９をエッチングした後に被加工膜９が最終的に必要とする寸法にパターニングされている必要があるので、レジスト８Ａの各パターンについての加工変換差を事前に確認しておく必要がある。このため、加工変換差を考慮した凸部有機膜８ａのパターンをＮＩＬ後の寸法ターゲットとしておく。

ＮＩＬ後のターゲット寸法を補正して修正するためには、テンプレート寸法をコントロールするために設計データに予め適切な補正を施しておくことができる。例えば、最も微細な密パターンであるセル部に対して加工変換差がなるべくつかないような条件で加工条件を最適化する。このため、セル部以外の周辺回路・引き出し領域のパターンに対して加工変換差を算出しておく。そして、設計データ上の複数のパターンに対して適切な図形演算が施されるようなマスクデータプリパレーション（以下、ＭＤＰ処理という）を実施する。ＭＤＰ処理は、例えば加工変換差モデルに基づいて、モデルベース演算処理を行ってもよい。被加工膜９が積層膜である場合、例えば被加工膜９の最終的な加工後寸法をＮＩＬ後のパターン寸法と比較して、この寸法差を加工変換差ルールとする。

なお、図１０で説明した、ブレイクスルーエッチングや被加工膜エッチングを行う際のエッチング装置、エッチング条件は、異なるエッチング装置、異なるエッチング条件で行ってもよいし、同一のエッチング装置、同一のエッチング条件で行うようにしてもよい。これにより、所望の半導体パターンが得られる。

つぎに、図１１〜１７を参照し、ＮＩＬを用いた半導体装置の製造における回路レイアウト、テンプレートデータ、デザインルールおよびプロセスパラメータの少なくとも１つを決定する方法について説明する。

（第１の実施の形態に係るＮＩＬでの寸法変動要因）
図１１は、ＮＩＬでの寸法変動に寄与する変換差要因と近接効果を説明するための図である。図１１では、テンプレート作製からウェハ加工後までの寸法変動要因を示している。テンプレートは、設計データをＭＤＰ処理することで作成されたテンプレートデータであるＥＢ描画データ（テンプレート描画データＤ）をＥＢ描画（ｓ１）することによってＱｚブランクス基板上にパターニングされる。

ＥＢ描画の際には、ＥＢ描画によってＥＢレジスト３Ａ中に蓄積されたエネルギー分布（潜像分布）を、ＰＥＢ工程と、ＥＢレジスト現像工程（ｓ２）を経ることでＥＢレジスト３Ａにパターン形成させる。その後、ＨＭ（被加工膜２Ａ）を加工してＨＭにパターニングし、パターニング後の被加工膜２ＢをマスクとしてＱｚブランクス基板を加工することによってテンプレート加工（ｓ３）する。そして、ＨＭを剥離してテンプレートは完成する。テンプレート描画データＤは、テンプレート作製工程（ｓ１〜ｓ３）での、ＥＢ描画における近接効果（ＥＢ近接効果２１）と、ＥＢ現像プロセスにおける現像ボケ２２と、テンプレートへの加工プロセスを経ることによるテンプレート加工変換差２３Ａと、を全て考慮した補正ルールに従って作成しておく。

この後、所望通りに仕上がったテンプレートを用いてウェハ７にウェハインプリントし（ｓ４）、インプリントレジストパターンを形成する。このインプリントレジストパターンをＨＭにして被加工膜９をエッチングすることで、ウェハ７への加工後パターンの形成（ウェハ加工）が行われる（ｓ５）。テンプレート描画データＤは、ウェハパターニング工程（ｓ４，ｓ５）での、ＮＩＬにおける変換差（ウェハＮＩＬ変換差２４）と、被加工膜９の加工変換差（ウェハ加工変換差２５）と、を考慮した補正ルールに従って作成しておく。なお、被加工膜９のエッチングは積層ＨＭによる加工プロセスであってもよいが、ここでのウェハ加工変換差２５は最終寸法に対する加工変換差を指す場合について説明する。

このように、テンプレート作製における変換差および近接効果、ウェハパターニング工程における変換差を、ＭＤＰ処理することで設計データに対して補正しなければ、所望の加工後パターンを得ることはできない。換言すると、ＥＢ近接効果２１、現像ボケ２２、テンプレート加工変換差２３Ａ、ウェハＮＩＬ変換差２４、ウェハ加工変換差２５に基づいた補正ルールに従って、テンプレート描画データＤを補正する必要がある。

さらに、各工程における回路パターン・レイアウトに対する制約条件、要求スペックを全て満たす形でテンプレート描画データＤは作成されている必要があるので、これらの制約条件・要求スペックを包含するような、ＤＲ、回路レイアウト、プロセスパラメータを見いだせなければ、十分な歩留まりを得ることのできるデバイス製造プロセスは構築できない。そこで、本実施の形態では、以下に説明するフローを用いて、十分な歩留まりを得ることが可能なテンプレート描画データＤの作成、デザインルールおよびプロセスパラメータの決定を行う。

図１２は、第１の実施の形態のＮＩＬに用いるパターンまたは処理条件を決定する手順を示すフローチャートである。図１２では、ＮＩＬを用いた半導体装置を製造する際の、回路レイアウト、テンプレートデータ、デザインルールおよびプロセスパラメータの少なくとも１つを決定するフローを示している。

（ステップＳ２１０）＜ＤＲの決定＞
ＮＩＬに用いるパターンは、例えば前世代の設計データをコンパクションしたデータを用いるなどして既存のパターンをシュリンクし作製する。また、次世代で用いる加工条件およびＮＩＬ条件を考慮したシミュレーションもしくは実験により、新規プロセス条件、新規ＤＲ、回路レイアウトを暫定決定する。この際、テンプレート作製プロセスに関するシミュレーションや実験データに基づくＤＲも取り込むようにする。

テンプレート作製工程では、ＥＢ近接効果２１、現像ボケ２２、テンプレート加工変換差２３Ａの影響を受ける。ＥＢ近接効果２１は、ボースト法等によりドーズ量をパターンごとに変調させて描画することで近接効果を補正する。本技術に関しては確立された補正方法が多く存在するため、その説明を省略する。

ところで、テンプレートは、等倍マスクであるので、フォトマスク作製のためのＥＢ描画に求められる近接効果補正精度では、所望の寸法制御精度を満足することができない場合が多い。そこで、ドーズ変調方式による近接効果補正を行った結果のレジストパターン寸法の計測を行い、そのターゲットからの残渣分に対してテンプレート描画データを図形処理（データ補正）することにより所望のパターン形状を確保する。これらの補正を行ったうえで、ＥＢ描画でパターンが形成可能なテンプレート描画のＤＲを設定する。

例えば、近接効果補正を行って形成したレジストパターンに対して寸法計測を実施し、所望のスペックに仕上がっている部分を判定することによってテンプレート描画のＤＲを設定する。図１３は、近接効果補正を行って形成したレジストパターン寸法とテンプレートに形成不可能なパターン寸法との関係を示す図である。

図１３は、ラインとスペースの数値の組み合わせからなる１次元のライン＆スペース（ＬＳ）パターンに近接効果補正を行って形成したレジストパターンが所望のスペックに仕上がっているか否かの判定結果を示している。望ましくは、図１３のマトリックスにあるパターンを、パターンバイアスを振って描画評価することにより、ターゲット通りに仕上がる可能性がある寸法条件を正確に判定できる。

セル部の寸法が３０ｎｍで許容スペックが±１０％であるとすると、ライン３０ｎｍ、スペース３０ｎｍの１：１ＬＳパターン（図１３の領域Ｐ１）を最も描画マージンが得られるようなプロセス条件でレジストパターンを形成した場合、スペック内で形成不可能な領域が存在する（図１３の領域Ａ１、領域Ａ２）。領域Ａ１、領域Ａ２のパターンは、データにバイアスを入れたとしても、スペック内でのパターン形成が困難である領域を示している。換言すると、図１３に示す領域Ａ１や領域Ａ２以外の領域が、テンプレート描画におけるＤＲ（許容範囲）となる。

さらに、テンプレートの加工工程において図１３のマトリックス上にあるＬＳパターンの仕上がり寸法を評価すると、加工変換差がつくことによってさらにテンプレート作製において使用可能なパターンエリアが狭まる。

図１４は、第１の実施の形態に係る、テンプレートの加工後の仕上がりパターン寸法とテンプレートに形成不可能なパターン寸法との関係を示す図である。図１４では、１次元のＬＳパターの加工後パターンが所望のスペックに仕上がっているか否かの判定結果を示している。例えば図１４の領域Ａ３、領域Ａ４のパターンがテンプレートの制約と合わせて使用禁止エリアとなる。このため、テンプレートを作製するには、図１４の領域Ａ３や領域Ａ４以外のパターンが使用可能というＤＲを設定しておく。

また、テンプレート加工工程におけるローディング効果は、異なるパターン毎に寸法への影響が異なるので、加工変換差の補正ルールはテンプレートデータに対して一律バイアスを加えることでは不十分であることが多い。このため、本実施の形態では、寸法依存の加工変換差補正ルールを用いる。

図１５は、最終のテンプレート加工後寸法の加工変換差とスペースパターン寸法との関係を示す図である。図１５では、Ｑｚブランクス基板の最終パターン寸法での加工変換差のスペース依存性を示している。なお、ここでの加工変換差は、ＥＢ描画後レジストパターン寸法を基準とした値であり、ＥＢ描画後レジストパターン寸法とＱｚブランクス基板の最終パターン寸法との差である。

曲線Ｃ１は、テンプレートパターンが３０ｎｍラインの場合の加工変換差（加工変換差補正量）を示している。また、曲線Ｃ２は、テンプレートパターンが５０ｎｍラインの場合の加工変換差（加工変換差補正量）を示している。スペース幅に依存した大きな加工変換差が存在することが分かる。これらの加工変換差を寸法毎に変換差ルールとして作成し、これらの加工変換差分だけデータ補正することによって、高精度な寸法のテンプレートを作製することが可能となる。

このように、テンプレートのＤＲ決定工程におけるＤＲ評価は、例えば前世代の設計データをシュリンクして作製されたデータをＥＢデータに変換して検討される。ところが、ＮＩＬにおけるテンプレートデータは、ウェハパターンイメージに対してミラー反転／白黒パターン反転している。このため、ウェハ７上の抜き(スペース)部分が、テンプレート上の残し(ライン)部分に対応することを考慮してＤＲが評価・決定される。

さらに、ＮＩＬ工程における変換差と危険点を考慮してプロセスパラメータ、ＤＲおよび回路レイアウトを決定する。図１６は、インプリント工程における変換差を説明するための図である。ＮＩＬプロセスでは、テンプレートである石英基板１Ｂとレジスト８Ａとを接触させてパターニングするので、テンプレートをレジスト８Ａから離型する必要がある。そのため、テンプレート表面の材料接触界面に離型材成分を有した薄膜離型層Ｌ１を形成しておき、これにより離型性を向上させる場合がある。薄膜離型層Ｌ１は、例えば１ｎｍ程度の厚さであり、石英基板１Ｂの全凹凸面にコンフォーマルに形成されている。このため、ＮＩＬ後のパターン寸法には、一律の変換差が存在する場合が多い。

また、回路レイアウトの離型性検討実験や離型性評価シミュレーションによって危険パターンの抽出を行なった場合、レイアウト修正が必要な場合がある。図１７は、離型の概念を説明するための図である。図１７では、離型性評価シミュレーションなどによる離型の概念を模式的に断面図で示している。

離型とは、テンプレートを上に引き上げようとする離型力（テンプレート離型力Ｆ１）に対して、テンプレートとレジスト８Ａとの間の密着力（テンプレート−インプリントレジスト間固着力Ｆ３、側壁密着力Ｆ２）が下方向に抗う形で生じる。側壁密着力Ｆ２は、固着応力起因の摩擦力である。このとき、レジスト８Ａと下層膜である被加工膜９との間の密着力（レジスト−下層膜間固着力Ｆ４）を考慮した力のバランスによって離型が生じるか、破壊が起こるかが決定する。

テンプレート−インプリントレジスト間固着力Ｆ３と側壁密着力Ｆ２は、側壁面などの凹凸面に働く摩擦力であり、側壁と垂直方向の固着応力に起因して発生すると考えられる。これらの力は、シミュレーションの際に、実験結果から見積もった数値を適用する。また、その他の界面に係る密着力として、実験的に計測した値を用いてもよい。例えば、ベタ膜を成膜するとともに、密着力を評価したい物質をベタ膜の反対側から接触させて、引っ張り力を測定する。定性的には、界面の表面積(Ｗ１〜Ｗ３、Ｈ２によって決まる面積)とほぼ比例するように離型力は必要となる。このため、必要な離型力と、界面の固着応力と、材料のヤング率と、から予め設定した応力に対するレジスト８Ａのせん断応力閾値以上になった場合には、レジスト８Ａの破壊が生じて欠陥（離型欠陥）を生じると考えられる。

このため、実験やシミュレーションによって抽出した離型欠陥を低減するよう、インプリントプロセスのパラメータを変更（プロセス技術の変更）するか、回路レイアウト修正を実施する。具体的には、プロセスパラメータの変更とは、離型膜材量の変更やインプリントレジスト材料の変更であり、回路レイアウトの修正は凹凸面の表面積を低減するようレイアウト変更するなどの方法がある。回路レイアウトの修正は、離型力、界面の固着応力、材料のヤング率、レジスト８Ａのせん断応力閾値、離型角度、レジスト８Ａの充填時間、レジスト８Ａの硬化時間、他レイヤとの重ね合わせ誤差、加工変換差などの少なくとも１つに基づいて行なわれる。

離型性検討実験や離型性評価シミュレーション以外に、充填性の評価を事前に行なってもよい。これは、デバイス製造するための必要なスループットを達成するように充填時間を設定するためであり、想定している充填時間を満たさない場合は、プロセスパラメータの変更やレイアウト修正を実施する。

ここでレイアウト修正について説明する。図１８は、レイアウト修正を説明するための図である。図１８（ａ）は，テンプレート上の最大スペース寸法とインプリントレジストの充填時間との関係を示すグラフである。図１８（ａ）では、最大パターン（溝）のインプリントレジスト充填時間の依存性を示している。最大スペース寸法が太くなるほど、充填時間が長くなる。

また、図１８（ｂ）（修正前）に示すように、テンプレート上にスペース寸法Ｗ１（ｎｍ）×Ｌ１（ｎｍ）のパターンＰ３がある場合に、例えばＷ１が２μｍであれば、充填時間が非常に長くなってしまい、所望のスループットを満足することができない。このため、このパターンＰ３を、図１８（ｃ）（修正後）に示すように、Ｗ１×Ｌ２のＬＳ（パターンＰ４）に偏光することによって、充填時間の低減を行うことができる。

例えば、Ｌ２が４００ｎｍであれば、２０ｓｅｃでパターンＰ４をインプリントレジストで充填させることが可能となる。このように、必要スループット、レジスト８Ａの材料、プロセスパラメータが決定されると、パターンの矩形サイズに対する最大サイズのＤＲを決定することが可能となる。この方法は、ダミーパターンなどを発生させる際のルール等に適用してもよい。

さらに、テンプレート作製時のＤＲ決定でも説明したように、ウェハ７の加工工程における加工変換差も、前世代での経験、新規プロセス適用の際の実験データなどを考慮して加工変換差を想定することができる。したがって、前世代での経験や新規プロセス適用の際の実験データなどに基づいて、ＮＩＬにおけるターゲットパターンを変換し、ＮＩＬやテンプレート加工プロセスを検討・評価することによって、ＤＲやプロセスパラメータ決定にウェハ加工変換差の影響を反映させることができる。これにより、プロセスパラメータやＤＲに基づいて、パターンの回路レイアウトを作成することが可能となる。

（ステップＳ２２０）＜設計データの作成、ＤＲＣ＞
ステップＳ２１０で決定したＤＲをもとに、設計データの作成が行われる。さらに、作成した設計データに対してＤＲＣが実施され、これにより、デバイス動作・特性に起因する設計不良を抽出して設計データの修正を行う。これらの処理を繰り返すことによって、ＤＲを満たし、かつデバイス動作・特性に対してもスペックを満たした設計データが作成される。

（ステップＳ２３０）＜テンプレートデータの作成＞
ステップＳ２２０で新たな設計データを作成した後、この設計データに対してウェハ加工変換差補正ｃ１と、ＮＩＬ起因の仕上がり寸法の変換差補正（ウェハＮＩＬ変換差補正）ｃ２と、テンプレート加工変換差補正ｃ３と、を実施し、その後、テンプレート加工変換差補正ｃ３後の設計データを白黒反転及びミラー反転処理することでテンプレートデータ（ＥＢデータ）を作成する。

ここでのテンプレート加工変換差補正ｃ３は、テンプレート作製工程で発生する加工変換差を補正する処理である。ＮＩＬ変換差補正ｃ２は、ウェハＮＩＬ工程で発生する加工変換差を補正する処理である。ウェハ加工変換差補正ｃ１は、テンプレートを用いたＮＩＬ工程で形成されたレジストハードマスク上からウェハ上の被加工膜を加工する工程で発生する加工変換差を補正する処理である。各補正は、変換差が無くなるよう補正される。

図１９は、テンプレートデータの補正手順を示すフローチャートである。ＮＩＬ起因の設計制約を満たした設計データが作成されると（ステップＳ３１０）、設計データに対してウェハ加工変換差補正ｃ１とＮＩＬ変換差補正ｃ２を行ない（ステップＳ３２０，Ｓ３３０）、その後、データの白黒反転・ミラー反転処理を行う（ステップＳ３４０）。

さらに、テンプレート加工変換差補正ｃ３、現像ボケ補正が行なわれる（ステップＳ３５０，Ｓ３６０）。このとき、テンプレート加工変換差補正ｃ３は、テンプレート加工変換差２３Ａに基づいて行われ、現像ボケ補正は現像ボケ２２に基づいて行われる。

さらに、ＥＢ描画補正用ＭＤＰとＥＢ近接効果補正が行なわれる（ステップＳ３７０）。このとき、ＥＢ近接効果補正は、ＥＢ近接効果２１に基づいて行われる。ステップＳ３２０〜Ｓ３７０の処理が行われることによってテンプレートデータ（テンプレート描画データＤ）が作成される（ステップＳ３８０）。

（ステップＳ２４０）＜テンプレートの作製＞
実際のテンプレート描画の際には、近接効果補正処理を施すことによって蓄積エネルギー分布を計算し、蓄積エネルギー分布に基づいてビームの照射量を描画位置毎に制御する。これにより、所望のテンプレート描画ターゲット通りにパターン形成することができる。ＥＢ描画の際には、ＥＢ描画後のＰＥＢや現像による影響を重畳して、最終的なＥＢレジストパターンが形成される。そして、ＥＢレジストパターンをマスク材にして、テンプレートのＨＭおよびＱｚが加工され、その後、最終的なテンプレート形状が計測される。これにより、テンプレートを加工する際のマイクロローディング効果の影響や粗密差影響を反映した仕上がり形状を得ることができる。この後、テンプレートからＣｒストライプ（Ｃｒの剥離処理）し、洗浄することによってテンプレートが完成する。

（ステップＳ２５０）＜テンプレートの検証＞
テンプレートの仕上がり寸法・形状（出来栄え）が所望の寸法・形状規格を満たすか否かが検証され確認される。所望の寸法・形状規格を満たす場合は、このテンプレートが合格（ＯＫ）と判定されて次工程にテンプレートが供給される。

一方、ＥＢ描画パラメータをふっても所望のスペックを満たさない場合は、ステップＳ２３０に戻る。そして、テンプレート作製パラメータの修正やＥＢ描画データの近接効果補正処理を実施することによって、新たなＥＢ描画データを作成し、再度テンプレートを作製する。テンプレートが合格と判定されるまで、ステップＳ２３０〜Ｓ２５０の処理が繰り返され、これにより所望のスペックを満たしたテンプレートが作製される。

ステップＳ２３０〜Ｓ２５０の処理を繰り返しても所望のスペックを満たすテンプレートを作製できない場合、ステップＳ２１０に戻ってＤＲや回路レイアウトの変更を実施する。そして、設計データの修正を実施して、再度描画データ作成からテンプレート作製までの処理を実施する。

そして、テンプレートの仕上がり寸法・形状が所望の寸法・形状規格を満たすか否かが検証される。ＥＢ描画パラメータをふっても所望のスペックを満たさない場合は、Ｓ２３０〜Ｓ２５０の処理が繰り返される。ステップＳ２３０〜Ｓ２５０の処理を繰り返しても所望のスペックを満たすテンプレートを作製できない場合、ステップＳ２１０〜Ｓ２５０の処理、ステップＳ２３０〜Ｓ２５０の処理が繰り返される。テンプレートが合格と判定されるまで、ステップＳ２１０〜Ｓ２５０の処理、ステップＳ２３０〜Ｓ２５０の処理が繰り返され、これにより所望のスペックを満たしたテンプレートが作製される。

（ステップＳ２６０）＜ウェハＮＩＬ処理＞
この後、合格と判定されたテンプレートを用いてウェハ７へのＮＩＬ処理を行い、ウェハ７上にレジストパターンを形成する。そして、ウェハ７上へのレジストパターンに対してパターンの寸法検査および欠陥検査が実施される。

（ステップＳ２７０）＜ＮＩＬ後の結果検証、修正＞
レジストパターンの寸法検査、欠陥検査によって、ＮＩＬ後のレジストパターンの寸法、形状、欠陥が確認される。換言すると、ＮＩＬ後のレジストパターンが所望通りに仕上がっているか否かが確認される。そして、ＮＩＬ後のレジストパターンの確認結果に基づいて、ＮＩＬ条件（ドロップレシピと充填時間）が算出される。具体的には、ＮＩＬ条件は、下地基板の影響とテンプレートの仕上がり形状・欠陥情報を加味することで算出される。また、ＮＩＬ条件は、所望のＲＬＴ（レジスト残膜厚）に仕上がっているか否かに基づいて設定してもよい。

レジストパターンの寸法が不合格（ＮＧ）の場合、ＮＩＬ離型材成分の変更、ドーズ量変更、ＲＬＴ変更などによって寸法修正が可能な場合は、これらのＮＩＬプロセス変更によって再度ＮＩＬ処理を実施する。そして、レジストパターンの寸法検証とＮＩＬプロセス変更と、をレジストパターンの寸法が所望のスペックに入るまで繰り返し実験される。

これらの繰り返し実験を行ってもレジストパターンの寸法がＮＧの場合は、ステップＳ２３０に戻る。そして、インプリントによる変換差パラメータの変更やマスクの加工プロセスパラメータの変更を実施してＥＢ描画データを再作成する。もしくは、ＥＢ描画データの近接効果補正処理を、インプリントプロセスによる寸法変動を補正（吸収）するよう変更して、新たなＥＢ描画データを作成し、再度テンプレートを作製する。これらの繰り返しで、所望のスペックを満たしたテンプレートを作製して、作製したテンプレートを用いてインプリント処理し、レジスト寸法などを確認する処理が繰り返される。

ステップＳ２３０に戻ってＥＢ描画データを再作成しても所望のＮＩＬ後パターンを形成することが困難であれば、ステップＳ２１０に戻る。そして、ＤＲや回路レイアウトを変更して設計データの修正を実施し、再度描画データの作成、テンプレート作製、ＮＩＬを実施する。

また、欠陥検査が不合格の場合、すなわち、（１）Non-Fill起因の未充填不良が発生した場合、または（２）離型欠陥が発生した場合には、以下に示すフローでデータ修正、実験検証を行って、欠陥検査がスペックを満たすようにする。

（１）の場合、レジストのドロップレシピの最適化によって対応可能か検討する。具体的には、テンプレートの出来栄え・形状を反映させたドロップレシピを作成し、再度ＮＩＬ、欠陥検査を行う。欠陥が低減しない場合は、許容可能な範囲で充填時間をパラメータとして振り、欠陥評価を行う。これらのＮＩＬプロセスパラメータの変更で欠陥が改善しない場合、ステップ２１０またはステップＳ２３０に戻ってデバイス／プロセスインテグレーションで許容可能な範囲でパターン分割やダミーパターンを発生させる。そして、再度テンプレート作製、ＮＩＬ、欠陥評価を行う。これらの処理を繰り返すことによって所望の欠陥スペックを満たしたＮＩＬ後パターンの形成を行う。

また、（２）の場合、離型材成分の見直し等のＮＩＬプロセスの変更で対応できる場合は、ＮＩＬプロセスの変更を行う。一方、ＮＩＬプロセスの変更では対応できない場合、ステップＳ２１０またはステップＳ２３０に戻る。そして、離型欠陥発生箇所近傍にダミーパターンを発生させるか、またはデバイス／プロセスインテグレーションで許容可能な範囲内でパターン修正や回路レイアウト修正など実施して、離型力を低減させる。これにより、離型欠陥の低減を実施する。離型欠陥を検証する際には、ＥＢ描画データの修正、テンプレート作製、ウェハＮＩＬ、欠陥評価によって離型欠陥の低減を確認する。

（ステップＳ２８０）＜被加工膜９の加工＞
ＮＩＬで形成されたレジストパターンをマスクにして、被加工膜９のエッチングが行われる。このとき、被加工膜９がスタックの場合は、スタック加工プロセスが行われる。また、被加工膜９をエッチングする際には、ＲＬＴブレイクスルーエッチングが行われる。

（ステップＳ２９０）＜加工後寸法の確認＞
ウェハ７上の被加工膜９がパターニングされた後、被加工膜９の最終加工後寸法（パターン寸法）が確認される。このとき、ウェハ加工変換差も確認される。最終加工寸法が寸法スペックＮＧである場合や、インテグレーション上ＮＧである場合は、ステップＳ２３０に戻る。そして、加工変換差量を修正し、ＭＤＰ処理の内容を修正してＥＢ描画データを再作成する。そして、テンプレート作製、ＮＩＬ、ウェハ加工、最終寸法の確認を行う。これらの処理を行っても、寸法スペックＮＧや、インテグレーション上ＮＧである場合、ステップＳ２１０に戻って回路レイアウトの修正、ＤＲ変更などを実施する。そして、設計データの修正を実施して、再度、描画データ作成、テンプレート作製、ＮＩＬ、ウェハ加工、最終寸法確認が実施される。

なお、図１２で説明した手順は、テンプレート作製、ＮＩＬ、ウェハ加工の各工程で単独に寸法、形状、欠陥を確認しているが、寸法、形状、欠陥は、単独工程での確認に限らず工程間での確認を行ってもよい。例えば、ウェハ加工後で寸法などがＮＧであれば、プロセスパラメータ、加工変換差、回路レイアウト、ＤＲの少なくとも１つを変更した場合のＭＤＰ後ＥＢ描画データをもとに作製したテンプレートの寸法や形状の確認とともに、ＮＩＬ後の寸法や欠陥などを確認してもよい。これにより、加工プロセスや加工後の不具合を修正するために施した変更によって、テンプレートの仕上がりやインプリント仕上がりが影響を受ける場合であっても、各工程間での検証工程を入れることによって、変更の影響を確認することが可能となる。

このように、本実施の形態で説明した図１２のフローを１回以上実施することによって、ＮＩＬを用いた半導体装置を製造する際の、回路レイアウト、テンプレートデータ、デザインルール、プロセスパラメータの少なくとも１つを決定することが可能となる。これにより、各プロセス工程にて制約される設計制約を明確にしつつ、最適なＮＩＬを実施するためのテンプレート描画データおよびプロセス条件を提供することが可能となる。

ＮＩＬに関する種々の条件（ＮＩＬ情報）は、例えばウェハプロセスのレイヤ毎に決定される。各レイヤでのＮＩＬに関する条件が決定すると、それぞれの条件を用いてウェハへのＮＩＬ処理、エッチング加工などが行われ、これにより、半導体デバイスなどのデバイスが作製される。

このように、ＥＢ近接効果２１、現像ボケ２２、テンプレート加工変換差２３Ａ、ウェハＮＩＬ変換差２４、ウェハ加工変換差２５に基づいて、テンプレート描画データＤ、テンプレートデータなどのパターンデータを変更するので、ＮＩＬを用いて所望のパターン形成を行うことが可能となる。

このように第１の実施の形態によれば、レジスト８Ａに関する充填情報、テンプレートの離型に関する離型情報、加工変換差情報のうちの少なくとも１つに従って、設計レイアウトの基板上での仕上がり形状を取得し、ウェハ上に形成する所望のパターン形状と仕上がり形状とを比較して仕上がり形状が所定の評価条件を満たしていない場合に、仕上がり形状が評価条件を満たすよう、集積回路パターンの形成に用いるパターンデータを変更するので、ＮＩＬを用いた所望のパターン形成を行うことが可能となる。

また、設計レイアウトの危険パターンの個数や種類をモニタするので、危険パターン個数が評価条件を満たすような最適なＤＲやプロセスパラメータを設定することが可能となる。

（第２の実施の形態）
つぎに、図２０−１〜図２５を用いてこの発明の第２の実施の形態について説明する。第２の実施の形態では、親テンプレート（マスターテンプレート）を用いてウェハインプリント用の子テンプレートを作製することによって、テンプレート作製フローを２段階にする。具体的には、子テンプレートの原版となる親テンプレートをＥＢ描画で作製する。そして、作製した親テンプレートを基板としてＮＩＬを行なうことによって子テンプレート（Daughterテンプレート）を作製（コピー）する。ウェハ上にパターン形成を行なう際には、子テンプレートを用いる。子テンプレートを用いてウェハ上にパターン形成する利点としては、親テンプレートを高精度に作製しておけば、子テンプレートはＮＩＬ技術によって安価で均一に作製できるということがあげられる。本実施の形態では、親テンプレートを用いた子テンプレートへのＮＩＬと、子テンプレートを用いたウェハへのＮＩＬとを実験によって検証し、これによりＮＩＬに関する種々の条件を設定する場合について説明する。

（ＮＩＬのプロセスステップ）
まず、第２の実施の形態に係るＮＩＬのプロセスステップについて説明する。ＮＩＬを用いた第２の実施の形態に係るパターン形成方法は、親テンプレートを作製する親テンプレート作製工程と、子テンプレートを作製する子テンプレート作製工程と、子テンプレート、インプリント装置、レジスト材料を用いて被加工膜上にレジストハードマスクパターンを形成するウェハＮＩＬ工程と、インプリントで形成されたレジストハードマスク上から被加工膜を加工するエッチング工程（加工工程）とを含んでいる。このうち、ウェハＮＩＬ工程と、エッチング工程は、第１の実施の形態と同様の処理手順であるため、その説明を省略する。

図２０−１、図２０−２は、第２の実施の形態に係るテンプレート作製工程を示す図である。テンプレート作製工程は、親テンプレート作製工程と、子テンプレート作製工程と、を有している。
親テンプレートの作製には、図２０−１（ａ）に示すように、フォトマスクの作製などに用いられるＱｚブランクス基板（石英基板１Ｄ）を用いる。ここでの石英基板１Ｄは、親テンプレートとなる６０２５ブランクスなどである。親テンプレート作製工程では、まず石英基板１Ｄ上にＨＭ材料となる被加工膜２Ｄ（親テンプレート用の被加工膜）を成膜するとともに、被加工膜（ハードマスク）２Ｄ上にＥＢレジスト３Ｄ（図示せず）を塗布する。

そして、設計データに所望のデータ処理を施すことによってテンプレート描画のターゲットデザインに変換されたデータを用いて、電子ビーム（ＥＢ）描画装置でＥＢレジスト３ＤにＥＢ描画を実施する。

ＥＢ描画した後、現像工程を経て、ＥＢレジストパターン３Ｅが形成される。この後、ＥＢレジストパターン３Ｅをマスク材として、石英基板１Ｄ上の被加工膜２Ｄをエッチングする。これにより、パターニングされた被加工膜２Ｅが形成される（図２０−１（ｂ））。例えば、Ｑｚブランクス基板上のハードマスク材料としては、ＣｒやＭｏＳｉ等が用いられる。

この後、レジスト残りをアッシングし、石英基板１Ｄを洗浄して、パターニングされた被加工膜２Ｅをマスクに、石英基板１Ｄをエッチングする。これにより、パターニングされた石英基板１Ｅが形成される（図２０−１（ｃ））。

石英基板１Ｅのエッチング深さは、子テンプレートをＮＩＬで作製する上で必要な高さのレジストパターンが形成されるよう設定される。換言すると、子テンプレートを用いてウェハＮＩＬした場合にインプリントレジストに求められるレジスト高さを供給できるよう、子テンプレートのＱｚ掘り深さが設定される。そして、この子テンプレートのＱｚ掘り深さが得られるよう、子テンプレートのＱｚ加工およびＨＭ加工のプロセスインテグレーションに従って親テンプレートの深さが決定される。また、石英基板１Ｄをエッチング加工した後の側壁角度は底面に対して９０度に近いことが望ましいが、インプリント時の制約によってはテーパー加工してもよい。

石英基板１Ｅの形成後、被加工膜２Ｅを除去して洗浄し、６０２５ブランクスである石英基板１Ｅを４分割することによって、親テンプレートが完成する。なお、石英基板１Ｅを４分割するか否かは、子テンプレートを作製するナノインプリント装置の仕様によって決まるものであり、ダイシング工程を行うことなく石英基板１Ｅをブランクスサイズのままで使用してもよい。

つぎに、上述した製造フローによって作製された親テンプレートを用いた子テンプレートの製造フローを図２０−１（ｄ）、図２０−２（ｅ）を用いて説明する。子テンプレートは、インプリント装置で親テンプレートを用いてパターニングされる。

図２０−１（ｄ）に示すように、加工のためのＨＭやＱｚ基板は親テンプレートの製造フローと同様でもよいが、ＮＩＬによって子テンプレートをパターニングするので、ＮＩＬレジスト８Ｂを塗布するドロップレシピを作成して、インプリントすることになる。ドロップレシピの作成フローは、上述したウェハＮＩＬにおけるドロップレシピの作成フローと同様であるので、その説明は省略する。

ドロップレシピ作成のために参照する設計データは、子テンプレート作製工程におけるパターニングであるので、親テンプレートの仕上がり形状を反映したデータでなければならない。これは、ＭＤＰ（Mask Data Preparation）によるデータ処理フローによって作成してもよいし、親テンプレートの出来栄えを観察した結果（ＳＥＭ観察等）を用いてもよい。また、ドロップレシピのために参照する情報は、寸法に対してＭＤＰ処理された平面デザインのみとは限らず、テーパー角や、テンプレート（親テンプレート、子テンプレート）の堀深さ、欠陥情報等の形状・出来栄え情報などを参照してもよい。これにより、更に現実に即したドロップレシピを作成することが可能となる。

適切に作成されたドロップレシピとインプリントプロセス条件を用いてＮＩＬを行なうことにより、子テンプレート基板上に適切なインプリントレジストパターンを形成することができる。子テンプレートの場合、親テンプレートとは異なり、ＮＩＬによって子テンプレートのパターンが形成されるので、現像工程によるボケなどは発生しない。

子テンプレートの作製には、フォトマスクの作製などに用いられるＱｚブランクス基板（石英基板１Ｆ）を用いる。ここでの石英基板１Ｆは、子テンプレートとなる６０２５ブランクスなどである。子テンプレート作製工程では、まず石英基板１Ｆ上にＨＭ材料となる被加工膜２Ｆ（子テンプレート用の被加工膜）を成膜するとともに、被加工膜（ハードマスク）２Ｆ上に光硬化性のレジスト（ウェハＮＩＬレジスト）８Ｂが塗布される。

レジスト８Ｂは、親テンプレートである石英基板１Ｅが押し付けられた状態で光照射されることによって、パターニングされる。この後、子テンプレートである石英基板１Ｆから親テンプレートである石英基板１Ｅが引き離される（離型）。離型後にレジスト残膜（レジストパターン８Ａ下部に残る薄膜）を除去した後、パターニングされたレジスト８Ｂをマスクとして被加工膜２Ｆがエッチングされ、これにより被加工膜２Ｆがパターニングされる（図２０−１（ｄ））。

この後、レジスト残りをアッシングし、石英基板１Ｆを洗浄して、パターニングされた被加工膜２Ｆをマスクに、石英基板１Ｆをエッチングする。これにより、パターニングされた石英基板１Ｇが形成される（図２０−２（ｅ））。ここでの、石英基板１Ｇの堀深さは、ウェハＮＩＬで必要なレジストパターン高さが形成されるよう設定されている。

この後、石英基板１Ｇ（子テンプレート）を用いてウェハ７などの基板に、パターニングを行う。ここでのウェハ７は、石英基板１Ｇに形成されたパターンをインプリントによって転写するためのプロセス基板（シリコン基板など）である。

ウェハ７の上面には、ハードマスク材料となる被加工膜９（ウェハ用の被加工膜）（ＨＭ／Ｓｔａｃｃｋ膜）が積層されている。ウェハ７の被加工膜９上には、光硬化性のレジスト（ウェハＮＩＬレジスト）８Ａが塗布される。レジスト８Ａは、石英基板１Ｂが押し付けられた状態で光照射されることによって、パターニングされる（図２０−２（ｆ））。この後、ウェハ７から石英基板１Ｇが引き離される。そして、パターニングされたレジスト８Ａをマスクとして被加工膜９がエッチングされ、これにより被加工膜９がパターニングされる（図２０−２（ｇ））。

（第２の実施の形態に係るＮＩＬでの寸法変動要因）
つぎに、本実施形態に係るＮＩＬ情報の決定方法について説明する。図２１は、ＮＩＬでの寸法変動に寄与する変換差要因と近接効果を説明するための図である。なお、図２１に示す変換差要因のうち、図１１に示した変換差要因と同様の変換差要因については同一の符号を付している。本実施の形態における親テンプレート作製工程、ウェハＮＩＬ工程、被加工膜の加工工程は第１の実施の形態と同様であるが、本実施の形態では、これらの工程に加えて子テンプレート作製工程の変換差を考慮する必要がある。

子テンプレートは、ＮＩＬ工程によってパターン転写されるので、子テンプレートパターンが親テンプレートパターンに対して白黒反転していることを考慮しつつ、ＮＩＬ工程による変換差と、子テンプレートによる加工変換差を取り込んでＮＩＬ情報を設計しなければならない。すなわち、第１の実施の形態で説明した変換差に、子テンプレートのインプリント変換差と加工変換差をさらに加えて設計データにＭＤＰを行なう必要がある。

親テンプレートは、設計データをＭＤＰ処理することで作成されたテンプレートデータであるＥＢ描画データ（テンプレート描画データＤ）をＥＢ描画（ｓ１１）することによってＱｚブランクス基板上にパターニングされる。

ＥＢ描画の際には、ＥＢ描画によってＥＢレジスト３Ａ中に蓄積されたエネルギー分布（潜像分布）を、ＰＥＢ工程と、ＥＢレジスト現像工程（ｓ１２）を経ることでＥＢレジスト３Ａにパターン形成させる。その後、ＨＭ（被加工膜２Ａ）を加工してＨＭにパターニングし、パターニング後の被加工膜２ＢをマスクとしてＱｚブランクス基板を加工することによって親テンプレート加工（ｓ１３）する。そして、ＨＭを剥離してテンプレートは完成する。テンプレート描画データＤは、テンプレート作製工程（ｓ１１〜ｓ１３）での、ＥＢ描画における近接効果（ＥＢ近接効果２１）と、ＥＢ現像プロセスにおける現像ボケ２２と、親テンプレートへの加工プロセスを経ることによる親テンプレート加工変換差２３Ｂと、を全て考慮した補正ルールに従って作成しておく。

さらに、子テンプレートは、親テンプレートを用いたＮＩＬ処理によって（ｓ１４）、Ｑｚブランクス基板上にパターニングされる。その後、ＨＭ（被加工膜２Ａ）を加工してＨＭにパターニングし、パターニング後の被加工膜２ＦをマスクとしてＱｚブランクス基板を加工することによって子テンプレート加工（ｓ１５）する。そして、ＨＭを剥離して子テンプレートは完成する。テンプレート描画データＤは、テンプレート作製工程（ｓ１４，ｓ１５）での、親テンプレートから子テンプレートへのＮＩＬによって生じる変換差（子テンプレートＮＩＬ変換差３１）と、子テンプレートへの加工プロセスを経ることによる子テンプレート加工変換差３２と、を全て考慮した補正ルールに従って作成しておく。

この後、所望通りに仕上がった子テンプレートを用いてウェハ７にウェハインプリントし（ｓ１６）、インプリントレジストパターンを形成する。このインプリントレジストパターンをＨＭにして被加工膜９をエッチングすることで、ウェハ７への加工後パターンの形成（ウェハ加工）が行われる（ｓ１７）。テンプレート描画データＤは、ウェハパターニング工程（ｓ１６，ｓ１７）での、ＮＩＬによる変換差（ウェハＮＩＬ変換差２４）と、被加工膜９の加工変換差（ウェハ加工変換差２５）と、を考慮した補正ルールに従って作成しておく。なお、被加工膜９のエッチングは積層ＨＭによる加工プロセスである場合もあるが、ここでのウェハ加工変換差２５は最終寸法に対する加工変換差を指す場合について説明する。

このように、テンプレート作製における変換差および近接効果、ウェハパターニング工程における変換差を、ＭＤＰ処理することで設計データに対して補正しなければ、所望の加工後パターンを得ることはできない。換言すると、ＥＢ近接効果２１、現像ボケ２２、テンプレート加工変換差２３、ウェハＮＩＬ変換差２４、ウェハ加工変換差２５、子テンプレートＮＩＬ変換差３１、子テンプレート加工変換差３２に基づいた補正ルールに従って、テンプレート描画データＤを補正する必要がある。

さらに、各工程における回路パターン、レイアウトに対する制約条件・要求スペックを全て満たす形でテンプレート描画データＤは作成されている必要があるので、これらの制約条件・要求スペックを包含するような、ＤＲ、回路レイアウト、プロセスパラメータを見いだせなければ、十分な歩留まりを得ることのできるデバイス製造プロセスは構築できない。そこで、本実施の形態では、以下に説明するフローを用いて、十分な歩留まりを得ることが可能なテンプレート描画データＤの作成、デザインルールおよびプロセスパラメータの決定を行う。

図２２は、第２の実施の形態のＮＩＬに用いるパターンまたは処理条件を決定する手順を示すフローチャートである。図２２では、ＮＩＬを用いた半導体装置を製造する際の、回路レイアウト、テンプレートデータ、デザインルールおよびプロセスパラメータの少なくとも１つを決定するフローを示している。なお、図２２に示す処理のうち、図１２に示した処理と同様の処理についてはその説明を省略する。第２の実施の形態と第１の実施の形態とで異なるのは、第２の実施の形態では、子テンプレート作成に伴う設計制約（ＤＲ）、変換差がさらに加わることである。

（ステップＳ４１０）＜ＤＲの決定＞
ＮＩＬに用いるパターンは、例えば前世代の設計データをコンパクションしたデータを用いるなどして既存のパターンをシュリンクし作製する。また、次世代で用いる加工条件およびＮＩＬ条件を考慮したシミュレーションもしくは実験により、新規プロセス条件、新規ＤＲ、回路レイアウトを暫定決定する。この際、テンプレート作製プロセスに関するシミュレーションや実験データに基づくＤＲも取り込むようにする。

本実施の形態では、ＥＢ描画によって作成する親テンプレートに関する制約に加え、子テンプレートのＮＩＬによる制約を加えてパターン設計するようなＤＲを設定しておく。図２３は、パターンサイズ（スペース寸法）とインプリントレジストの充填時間との関係を示す図である。図２３に示すグラフの横軸がパターンサイズの最大パターン（溝）であり、縦軸がインプリントレジストの充填に必要な充填時間である。

例えば、図２３に示す関係がある場合、スループットの観点から１ショットの充填時間を２０秒以内にしなければならない制約があったとすると、インプリントプロセスにおける設計制約として「テンプレートの溝幅≦３００ｎｍ以下」が設定される。少し正確性を欠くが簡単のため、第１の実施の形態の図１４（ＥＢ描画制約＋テンプレート加工変換差による設計制約）のＤＲに、更に子テンプレート作成の際のＮＩＬ工程と子テンプレートを用いたウェハＮＩＬ工程のスループット制約を加えた制約が、図２４に示すＤＲとなる。

図２４は、第２の実施の形態に係る、テンプレートの加工後の仕上がりパターン寸法とテンプレートに形成不可能なパターン寸法との関係を示す図である。図２４では、図１４と同様に、１次元のＬＳパターンの加工後パターンが所望のスペックに仕上がっているか否かの判定結果を示している。

図２４に示す領域Ａ５は、インプリントのスループット制約によって規定される違反デザインエリアである。このため、１次元のＬＳ（ライン＆スペース）に領域Ａ３，Ａ４，領域Ａ５の禁止エリアを加えた制約が、設計に対して化せられることになる。なお、スペースとラインで共に制約がかけられているのは、親テンプレートと子テンプレートのパターンが白黒（凹凸）反転していることに起因する。その他のインプリント起因、加工起因の変換差に関しては、第１の実施の形態と同様の設計制約付加となるので、その説明は省略するが、子テンプレート作製工程分の変換差が更に加わるので、設計に対する制約は更に大きくなる。

また、プロセス起因の回路レイアウト上の危険点に関しても、第１の実施の形態と同様に、回路レイアウトの離型性検討実験、離型性評価シミュレーション、充填不良検討実験、充填シミュレーションなどによって危険パターンの抽出を行なう。そして、必要に応じてレイアウト修正やプロセス変更・改善などを行う。

（ステップＳ４２０）＜設計データの作成、ＤＲＣ＞
ステップＳ４１０で決定したＤＲをもとに、親テンプレートの設計データの作成が行われる。さらに、作成した設計データに対してＤＲＣが実施され、これにより、デバイス動作・特性に起因する設計不良を抽出して設計データの修正を行う。これらの処理を繰り返すことによって、ＤＲを満たし、かつデバイス動作・特性に対してもスペックを満たした設計データが作成される。

（ステップＳ４３０）＜親テンプレートデータの作成＞
ステップＳ４２０で新たな設計データを作成した後、この設計データに対して、子テンプレートを用いたウェハ加工変換差補正ｃ１１と、子テンプレートによるＮＩＬ変換差補正ｃ１２と、子テンプレートを加工する際の子加工変換差補正ｃ１３と、親テンプレートから子テンプレートへのＮＩＬ変換差補正（親テンプレートによるＮＩＬ変換差補正）ｃ１４と、親テンプレートを加工する際の親テンプレート加工変換差補正ｃ１５と、を実施することによって、親テンプレートデータ（ＥＢデータ）（設計データ）を作成する。親テンプレートデータを作成する際には、必要に応じて親テンプレートのＥＢ描画における近接効果補正処理をデータ（図形）演算で行ってもよい。

ここでの親テンプレート加工変換差補正ｃ１５は、親テンプレート作製工程で発生する加工変換差を補正する処理である。親テンプレートによるＮＩＬ変換差補正ｃ１４は、親テンプレートを用いてＮＩＬ工程で子テンプレートを作製する際に発生する加工変換差を補正する処理である。子テンプレートによるＮＩＬ変換差補正ｃ１２は、子テンプレートを用いたウェハＮＩＬ工程で発生する加工変換差を補正する処理である。子加工変換差補正ｃ１３は、親テンプレートを用いたＮＩＬ工程で形成されたレジストハードマスク上から子テンプレート上の被加工膜を加工する工程で発生する加工変換差を補正する処理である。ウェハ加工変換差補正ｃ１１は、子テンプレートを用いたＮＩＬ工程で形成されたレジストハードマスク上からウェハ上の被加工膜を加工する工程で発生する加工変換差を補正する処理である。各補正は、変換差が無くなるよう補正される。

図２５は、親テンプレートデータの補正処理手順を示すフローチャートである。ＮＩＬ起因の設計制約を満たした親テンプレートの設計データが作成されると（Ｓ６１０）、設計データに対してウェハ加工変換差補正ｃ１１と子テンプレートによるＮＩＬ変換差補正ｃ１２を行ない（ステップＳ６２０，Ｓ６３０）、その後、データの白黒反転・ミラー反転処理を行う（ステップＳ６４０）。

さらに、子加工変換差補正ｃ１３と親テンプレートによるＮＩＬ変換差補正ｃ１４とが行われ（ステップＳ６５０）、その後、補正後の設計データに対して再びデータの白黒反転・ミラー反転処理が行なわれる（ステップＳ６６０）。

その後、親テンプレート加工変換差補正ｃ１５が実施され（ステップＳ６７０）、現像ボケ補正が行なわれる（ステップＳ６８０）。親テンプレート加工変換差補正は、テンプレート加工変換差２３に基づいて行われ、現像ボケ補正は現像ボケ２２に基づいて行われる。

さらに、ＥＢ描画補正用ＭＤＰとＥＢ近接効果補正が行なわれる（ステップＳ６９０）。このとき、ＥＢ近接効果補正は、ＥＢ近接効果２１に基づいて行われる。ＥＢ描画補正用ＭＤＰとＥＢ近接効果補正が完了した設計データが、親テンプレートデータとなる。ステップＳ６１０〜Ｓ６７０の処理が行われることによって親テンプレートのテンプレートデータ（テンプレート描画データＤ）が作成される（ステップＳ７００）。

（ステップＳ４４０）＜親テンプレートの作製＞
次にテンプレートデータを用いて親テンプレートを作製する。実際のテンプレート描画の際には、近接効果補正処理を施すことによって蓄積エネルギー分布を計算し、蓄積エネルギー分布に基づいてビームの照射量を描画位置毎に制御する。これにより、所望のテンプレート描画ターゲット通りにパターン形成することができる。ＥＢ描画の際には、ＥＢ描画後のＰＥＢや現像による影響を重畳して、最終的なＥＢレジストパターンが形成される。そして、ＥＢレジストパターンをマスク材にして、テンプレートのＨＭおよびＱｚが加工され、その後、最終的な親テンプレート形状が計測される。これにより、親テンプレートを加工する際のマイクロローディング効果の影響や粗密差影響を反映した仕上がり形状を得ることができる。この後、親テンプレートからＣｒストライプ（Ｃｒの剥離処理）して、洗浄することによって親テンプレートが完成する。

（ステップＳ４５０）＜親テンプレートの検証＞
親テンプレートの仕上がり寸法・形状（出来栄え）が所望の寸法・形状規格を満たしているか否かが検証され確認される。所望のスペック（寸法・形状規格）を満たす場合は、この親テンプレートが合格と判定されて次工程に親テンプレートが供給される。

一方、ＥＢ描画パラメータをふっても所望のスペックを満たさない場合は、ステップＳ４３０に戻る。そして、親テンプレートの作製パラメータの修正やＥＢ描画データの近接効果補正処理を実施することによって、新たなＥＢ描画データを作成し、再度親テンプレートを作製する。親テンプレートが合格と判定されるまで、ステップＳ４３０〜Ｓ４５０の処理が繰り返され、これにより所望のスペックを満たした親テンプレートが作製される。具体的には、ステップＳ４３０に戻ってテンプレート作製パラメータを修正するか又はＥＢ描画データの近接効果補正データ処理を実施することによって新たなＥＢ描画データを作成し、再度、親テンプレートを作製する。

ステップＳ４３０〜Ｓ４５０の処理を繰り返しても所望のスペックを満たす親テンプレートを作製できない場合、ステップＳ４１０に戻ってＤＲや回路レイアウトの変更を実施する。そして、設計データの修正を実施して、再度描画データ作成からテンプレート作製までの処理を実施する。

（ステップＳ４６０）＜子テンプレートの作製＞
ステップＳ４４０で作製した親テンプレートを元に、子テンプレートを作製する。子テンプレートは、親テンプレートをマスクとしてＮＩＬでパターン転写されることによって作製される。このため、第１の実施の形態で説明したウェハへのＮＩＬと同様に、親テンプレートの凹凸形状・分布を反映したレジストドロップレシピを作成して、材料を子テンプレート用Ｑｚ（ＨＭ成膜済）に吐出することでＮＩＬを実施する。子テンプレート用のプロセスは、親テンプレートの作製プロセスとパターニング工程以外は同一でもよく、ＨＭとしてＣｒやＭｏＳｉが用いられる。これは、フォトマスクのプロセス開発の延長上の技術として活用できるからである。

（ステップＳ４７０）＜子テンプレートの検証＞
この後、ステップＳ４６０で作製された子テンプレートの仕上がり寸法・形状が所望の寸法・形状規格を満たしているか否かが検証される。所望のスペックを満たす場合は、この子テンプレートが合格と判定されて次工程に子テンプレートが供給される。

一方、寸法が不合格の場合は、親テンプレートが再作製される。親テンプレートの作製の際に、ＥＢ描画パラメータをふっても所望のスペックを満たさない場合、ステップＳ４３０に戻る。そして、親テンプレートの作製パラメータの修正やＥＢ描画データの近接効果補正データ処理を実施することによって、新たなＥＢ描画データを作成し、再度子テンプレートを作製する。子テンプレートが合格と判定されるまで、ステップＳ４３０〜Ｓ４７０の処理が繰り返され、これにより所望のスペックを満たした子テンプレートが作製される。

また、子テンプレートの検証処理として、寸法のみならず出来栄え検査を実施してもよい。この場合、特にインプリント起因の欠陥を検査して欠陥発生箇所を特定し、さらに欠陥種別に分類する。ＮＩＬ起因の欠陥のうち充填不良欠陥の場合は、（１）ドロップレシピの最適化または（２）回路レイアウトでの修正を実施する。また、ＮＩＬ起因の欠陥のうち離型欠陥の場合は、（３）プロセス条件の変更・改良または（４）回路レイアウトの変更によって欠陥を無くす。なお、これらの欠陥対策として、ＤＲの変更や材料等のプロセス条件変更を実施してもよい。欠陥スペックＯＫとなった子テンプレートが次工程に供給される。

（ステップＳ４８０）＜ウェハＮＩＬ処理＞
この後、合格と判定された子テンプレートを用いてウェハ７へのＮＩＬ処理を行い、ウェハ７上にレジストパターンを形成する。そして、ウェハ７上へのレジストパターンに対してパターンの寸法検査および欠陥検査が実施される。

（ステップＳ４９０）＜ＮＩＬ後の結果検証、修正＞
第１の実施の形態と同様に、レジストパターンの寸法検査、欠陥検査によって、ＮＩＬ後のレジストパターンの寸法、形状、欠陥が確認される。換言すると、ＮＩＬ後のレジストパターンが所望通りに仕上がっているか否かが確認される。そして、ＮＩＬ後のレジストパターンの確認結果に基づいて、ＮＩＬ条件（ドロップレシピと充填時間）が算出される。具体的には、ＮＩＬ条件は、下地基板の影響と子テンプレートの仕上がり形状・欠陥情報を加味することで算出される。また、ＮＩＬ条件は、所望のＲＬＴ（レジスト残膜厚）に仕上がっているか否かに基づいて設定してもよい。

レジストパターンの寸法が不合格の場合、ＮＩＬ離型材成分の変更、親テンプレートを作製する際のＥＢドーズ量変更による親テンプレートの寸法調整、ウェハＮＩＬのＲＬＴ変更などによって寸法修正が可能な場合は、これらのＮＩＬプロセス変更によって再度ＮＩＬ処理を実施する。なお、子テンプレートのＲＬＴ変更によってレジストパターンの寸法調整を行なってもよい。

レジストパターンの寸法検証とＮＩＬプロセス変更と、をレジストパターンの寸法が所望のスペックに入るまで繰り返し実験される。具体的には、レジストパターンの寸法が所望のスペックに入るまで各種プロセス条件を振ったイタレーション実験が行なわれる。

これらの繰り返し実験を行ってもレジストパターンの寸法がＮＧの場合は、ステップＳ４３０に戻る。そして、インプリントによる変換差パラメータの変更や親テンプレートの加工プロセスパラメータの変更を実施してＥＢ描画データを再作成する。もしくは、ＥＢ描画データの近接効果補正処理を、インプリントプロセスによる寸法変動を補正（吸収）するよう変更して、新たなＥＢ描画データを作成し、再度、親テンプレート、子テンプレートを作製する。これらの繰り返しで、所望のスペックを満たした子テンプレートを作製して、作製した子テンプレートを用いてウェハインプリント処理し、レジスト寸法などを確認する処理が繰り返される。

ステップＳ４３０に戻ってＥＢ描画データを再作成しても所望のＮＩＬ後パターンを形成することが困難であれば、ステップＳ４１０に戻る。そして、ＤＲや回路レイアウトを変更して設計データの修正を実施し、再度描画データの作成、テンプレート作製、ＮＩＬを実施する。

また、欠陥検査が不合格の場合、すなわち、（１）Non-Fill起因の未充填不良が発生した場合、または（２）離型欠陥が発生した場合には、以下に示すフローでデータ修正、実験検証を行って、欠陥検査がスペックを満たすようにする。

（１）の場合、レジストのドロップレシピの最適化によって対応可能か検討する。具体的には、子テンプレートの出来栄え・形状を反映させたドロップレシピを作成し、再度ウェハＮＩＬ、欠陥検査を行う。欠陥が低減しない場合は、許容可能な範囲で充填時間をパラメータとして振り、欠陥評価を行う。これらのウェハＮＩＬプロセスパラメータの変更で欠陥が改善しない場合、ステップ４１０またはステップＳ４３０に戻ってデバイス／プロセスインテグレーションで許容可能な範囲でパターン分割やダミーパターンを発生させる。そして、再度、親テンプレート作製、子テンプレート作製、ウェハＮＩＬ、欠陥評価を行う。これらの処理を繰り返すことによって所望の欠陥スペックを満たしたウェハＮＩＬ後パターンの形成を行う。

また、（２）の場合、離型材成分の見直し等のＮＩＬプロセスの変更で対応できる場合は、ＮＩＬプロセスの変更を行う。一方、ＮＩＬプロセスの変更では対応できない場合、ステップＳ４１０またはステップＳ４３０に戻る。そして、離型欠陥発生箇所近傍にダミーパターンを発生させるか、またはデバイス／プロセスインテグレーションで許容可能な範囲内でパターン修正や回路レイアウト修正など実施して、離型力を低減させる。これにより、離型欠陥低減を実施する。離型欠陥を検証する際には、ＥＢ描画データの修正、テ離型欠陥を検証する際には、ＥＢ描画データの修正、親テンプレートの作製、親テンプレートの検査、子テンプレートの作製、子テンプレートの検査、ウェハＮＩＬ、欠陥評価の順番で離型欠陥の低減を確認する。

（ステップＳ５００）＜被加工膜９の加工＞
第１の実施の形態での処理と同様に、ＮＩＬで形成されたレジストパターンをマスクにして、被加工膜９のエッチングが行われる。このとき、被加工膜９がスタックの場合は、スタック加工プロセスが行われる。また、被加工膜９をエッチングする際には、ＲＬＴブレイクスルーエッチングが行われる。

（ステップＳ５１０）＜加工後寸法の確認＞
この後、ウェハ加工変換差のチェックを行う。ウェハを加工した後の加工寸法（ファイナル寸法）が寸法スペックアウト（ＮＧ）の場合、ウェハＮＩＬ工程のＲＬＴ膜厚振りや加工条件振りにてファイナル寸法をスペックインさせることができて、所望のプロセスマージンを確保できる場合には、ウェハプロセス工程のみのプロセス条件変更で対応可能となる。ウェハプロセス工程での対応が不可能（マージン無し）な場合、ステップＳ４３０に戻ってウェハ加工変換差量の修正を実施し、ＭＤＰ処理内容を修正してＥＢデータを作成する。そして、親テンプレートの作製、親テンプレートの検査、子テンプレートの作製、子テンプレートの検査、ウェハＮＩＬ、レジストパターンの評価、ウェハ加工、ファイナル寸法の確認の順番で各処理が行われる。

この再度のファイナル寸法の確認においても、ファイナル寸法がＮＧの場合は、ステップＳ４１０に戻ってレイアウト修正またはＤＲ変更を実施することによって、設計データの修正を実施する。そして、ＥＢ描画データの作成、親テンプレートの作製、親テンプレートの検査、子テンプレートの作製、子テンプレートの検査、ウェハＮＩＬ、レジストパターンの評価、ウェハ加工、ファイナル寸法の確認の順番で各処理が行われる。これらの処理のイタレーションにて回路レイアウト、テンプレートデータ、デザインルール及びプロセスパラメータの少なくとも１つを最適化して修正することができる。

なお、図２２で説明した手順は、親テンプレートの作製、子テンプレートの作製、ウェハＮＩＬ、ウェハ加工の各工程で単独に寸法、形状、欠陥を確認しているが、寸法、形状、欠陥は、単独工程での確認に限らず工程間での確認を行ってもよい。例えば、ウェハ加工後で寸法などがＮＧであれば、プロセスパラメータ、加工変換差、回路レイアウト、ＤＲの少なくとも１つを変更した場合のＭＤＰ後ＥＢ描画データをもとに作製した子テンプレートの寸法や形状の確認とともに、ＮＩＬ後の寸法や欠陥などを確認してもよい。これにより、加工プロセスや加工後の不具合を修正するために施した変更によって、テンプレートの仕上がりやインプリント仕上がりが影響を受ける場合であっても、各工程間での検証工程を入れることによって、変更の影響を確認することが可能となる。

このように、本実施の形態で説明した図２２のフローを１回以上実施することによって、ＮＩＬを用いた半導体装置の製造の際の、回路レイアウト、テンプレートデータ、デザインルール、プロセスパラメータの少なくとも１つを決定することが可能となる。これにより、各プロセス工程にて制約される設計制約を明確にしつつ、最適なＮＩＬを実施するための親テンプレート描画データおよびプロセス条件を提供することが可能となる。

このように第２の実施の形態によれば、子テンプレートＮＩＬ変換差３１、子テンプレート加工変換差３２に基づいてテンプレート描画データＤなどのパターンデータを変更するので、子テンプレートを用いたＮＩＬにおいても所望のパターン形成を行うことが可能となる。

１Ａ〜１Ｇ 石英基板（テンプレート）、２Ａ〜２Ｆ 被加工膜、７ ウェハ、８Ａ，８Ｂ レジスト、９ 被加工膜、１１ レジストパターン。

Claims (5)

1. 基板にテンプレートを用いたインプリントプロセスを実施することによって形成される基板上パターンの設計パターンを用意する設計工程と、
   前記設計パターンに基づいて、前記基板上パターンを形成するためのプロセスをシミュレーションまたは実験により実施して、前記基板上パターンを取得する取得工程と、
   前記設計パターンと取得した前記基板上パターンとを比較して、比較結果が所定の評価条件を満たしているか否かを判定する判定工程と、
   前記比較結果が前記評価条件を満たしている場合は前記設計パターンを採用し、前記評価条件を満たしていない場合は前記評価条件を満たすよう前記設計パターンを補正する補正工程と、
   を有し、
   前記基板上パターンを取得する際には、前記テンプレートパターンと前記テンプレートパターンに充填されたレジスト材との寸法差に影響を与える充填プロセスパラメータと、前記レジスト材を硬化させる際の硬化前後の前記レジスト材の寸法差に影響を与える硬化プロセスパラメータと、前記テンプレートを前記レジスト材から離型する際の離型前後の前記レジスト材の寸法差に影響を与える離型プロセスパラメータと、のうちの少なくとも１つに基づいて、前記基板上パターンを取得することを特徴とするパターン生成方法。
2. 基板にテンプレートを用いたインプリントプロセスを実施することによって形成される基板上パターンの設計パターンから前記テンプレートに形成すべきテンプレートパターンを生成する生成工程と、
   前記設計パターン及び前記テンプレートパターンに基づいて、前記基板上パターンを形成するためのプロセスをシミュレーションまたは実験により実施して、前記基板上パターンを取得する取得工程と、
   前記設計パターンと取得した前記基板上パターンとを比較して、比較結果が所定の評価条件を満たしているか否かを判定する判定工程と、
   前記比較結果が前記評価条件を満たしている場合は前記テンプレートパターンを採用し、前記評価条件を満たしていない場合は前記評価条件を満たすよう前記テンプレートパターンを補正する補正工程と、
   を有し、
   前記基板上パターンを取得する際には、前記テンプレートを形成する際の電子ビーム描画の近接効果に影響を与える描画プロセスパラメータと、描画されたマスクパターンを用いてテンプレートパターンを加工形成する際の加工前後の寸法差に影響を与える加工プロセスパラメータと、前記テンプレートパターンと前記テンプレートパターンに充填されたレジスト材との寸法差に影響を与える充填プロセスパラメータと、前記レジスト材を硬化させる際の硬化前後の前記レジスト材の寸法差に影響を与える硬化プロセスパラメータと、前記テンプレートを前記レジスト材から離型する際の離型前後の前記レジスト材の寸法差に影響を与える離型プロセスパラメータと、のうちの少なくとも１つに基づいて、前記基板上パターンを取得することを特徴とするパターン生成方法。
3. 前記インプリントプロセスは、前記テンプレートに前記テンプレートパターンを形成する形成プロセス、前記基板上に塗布したレジスト材に前記テンプレートパターンを転写してレジストパターンを形成するウェハインプリントプロセス、及び、前記レジストパターンを用いて前記基板上の被加工膜を加工する加工プロセスのいずれか一つを含むことを特徴とする請求項２に記載のパターン生成方法。
4. 基板にテンプレートを用いたインプリントプロセスを実施することによって形成される基板上パターンの設計パターンを用意する設計工程と、
   前記設計パターンに基づいて、前記インプリントプロセスをシミュレーションまたは実験により実施して、前記基板上パターンを取得する取得工程と、
   前記設計パターンと取得した前記基板上パターンとを比較して、比較結果が所定の評価条件を満たしているか否かを判定する判定工程と、
   前記比較結果が前記評価条件を満たしている場合は前記インプリントプロセスを採用し、前記評価条件を満たしていない場合は前記評価条件を満たすよう前記インプリントプロセスの条件を変更する変更工程と、
   を有し、
   前記基板上パターンを取得する際には、前記テンプレートパターンと前記テンプレートパターンに充填されたレジスト材との寸法差に影響を与える充填プロセスパラメータと、前記レジスト材を硬化させる際の硬化前後の前記レジスト材の寸法差に影響を与える硬化プロセスパラメータと、前記テンプレートを前記レジスト材から離型する際の離型前後の前記レジスト材の寸法差に影響を与える離型プロセスパラメータと、のうちの少なくとも１つに基づいて、前記基板上パターンを取得することを特徴とするプロセス決定方法。
5. 請求項１乃至４のいずれか一項に基づき生成したパターンに基づき、インプリントプロセスを実施して基板上にパターンを形成するデバイス製造方法。

Images