以下に添付図面を参照して、本発明の実施の形態に係るパターン作成方法、プロセス決定方法およびデバイス製造方法を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。
(第1の実施の形態)
まず、本実施の形態に係るパターン作成方法、プロセス決定方法およびデバイス製造方法の概念について説明する。図1は、第1の実施の形態に係るNIL情報決定処理の概念を説明するための説明図である。NIL情報は、ナノインプリントリソグラフィ(NIL)などのインプリントリソグラフィで用いる種々の情報であり、例えば、回路レイアウト(設計レイアウト)(設計パターン)、テンプレートデータ、デザインルール、プロセスパラメータ(プロセス条件)などである。プロセスパラメータは、テンプレート作成時のプロセス、テンプレートを用いてウェハ上へパターンを転写するプロセス、前記転写パターンを用いてウェハ上の被加工膜を加工してパターンを得る際の加工プロセス、のいずれかのプロセスパラメータを含む。
半導体集積回路装置(半導体装置)の製造処理として、規定されたDR(デザインルール)を満たすように半導体回路装置の設計レイアウトを作成する(ST1)。作成された設計レイアウトを用いて、NIL用のテンプレート(原盤)が作成される。
所定のプロセスパラメータに従って、設計レイアウトを用いてインプリントプロセス(NIL)を実施することにより(ST2)、ウェハ上での仕上がり形状の情報を取得する(ST3)。
図1においてNIL(ST2)は、テンプレートにテンプレートパターンを形成するプロセス、ウェハ基板上に塗布したレジスト材にテンプレートパターンを転写してレジストパターンを形成するウェハインプリントプロセス、及び、レジストパターンを用いて基板上の被加工膜を加工する加工プロセスを含む。
ここで、所定のプロセスパラメータとは、テンプレート作成プロセスにおいて電子ビーム描画の近接効果に影響を与える描画プロセスパラメータ、テンプレート作成プロセスにおいて描画されたマスクパターンを用いてテンプレートパターンを加工形成する際に加工変換差(加工前後によるパターンの寸法差)に影響を与える加工プロセスパラメータ(たとえば、加工に用いる際のエッチングガス種、エッチング時間やテンプレートパターンの被覆率などのパラメータ)、テンプレートパターンにウェハ上の材料を充填する際の充填による寸法変換差(テンプレートパターンと充填されたパターンとの寸法差)に影響を与える充填プロセスパラメータ(例えば、充填する材料の組成、粘性、及びぬれ性などの特性、或いはテンプレートを充填材料に接触させる際の圧力、速度、及び傾きなどのパラメータを含む)、充填されたパターンに光を照射して充填パターンを硬化する際に寸法変換差(硬化前後の充填パターンの寸法差)に影響を与える硬化プロセスパラメータ(具体的には、充填材料に含まれる光硬化剤の種類や含有量、或いは硬化に用いられる照射光の波長、照射時間、照射量などのパラメータ)、充填後にテンプレートを充填パターンから離型する際に寸法変換差(離型前後の充填パターンの寸法差)に影響を与える離型プロセスパラメータ(例えば、充填材料の組成、粘性、及びぬれ性などの特性、充填材料のウェハ上への塗布分布、或いはテンプレートを充填材料に接触させる際の圧力、速度、及び傾きなどのパラメータを含む)、離型後のパターンの残膜を除去する際のパターン寸法変換差(離型後パターンの残膜除去前後の寸法差)に影響を与える残膜除去プロセスパラメータ(残膜を除去する際のエッチングに用いられるエッチングガス種、エッチング時間や、テンプレートパターンの被服率などのパラメータ)、残膜除去後のパターンを用いて被加工膜(例えば、下層膜や堆積膜)を加工する際の寸法変換差(加工前後のパターンの寸法差)に影響を与えるプロセスパラメータ(例えば、加工時のエッチングに用いられるエッチングガス種、エッチング時間や、テンプレートパターンの被服率などのパラメータ)である。
ウェハ上の仕上がり形状の情報は、仕上がりパターン寸法や形状、及びそれら寸法や形に基づいて判断された危険パターンか否かに関する情報のいずれかを含む。仕上がりパターンの寸法に基づいた危険パターンか否かは、仕上がり寸法が一定値以下のパターンは現実の量産プロセスではパターンが形成されない恐れがあるため危険パターンとみなしたり、仕上がりパターンの特定の二つのパターン間の距離が一定値以下であればそれらのパターンはショートを引き起こす可能性があるため危険パターンとみなしたりすることにより判断する。
これらウェハ上の仕上がり形状の情報は、設計レイアウトに基づき、シミュレーションや実験を通して、前述の所定のプロセスパラメータの少なくともいずれか一つのパラメータを含むプロセスを実施して、ウェハ上の仕上がりパターンを求めることによって得ることができる。ウェハ上の仕上がりパターンは、レジストパターンでもよく、被加工膜を加工して得られるパターンでもよい。
この後、取得した仕上がり形状と所定の評価条件Xとを比較して(ST4)、仕上がり形状が評価条件Xを満たすか否かを評価する。評価条件Xは、製造されるデバイスが所望の動作を発揮できるような回路パターンの寸法閾値、またはデバイス製造時に前述の所定のプロセスパラメータにばらつきが生じた際にもデバイスが所望の動作を発揮できるような回路パターンの寸法閾値、すなわち所望のプロセスマージンを確保するためのパターン寸法閾値である。仕上がり形状が評価条件Xを満たしていないと判断された場合、デザインルールの変更(ST5)または前述の所定のプロセスパラメータの変更(ST6)の少なくとも一方を行なう。
デザインルールが変更された場合、変更されたDRを、設計レイアウトを作成する際の新たなDRとして規定(フィードバック)する。また、プロセスパラメータが変更された場合、変更されたプロセスパラメータを、仕上がり形状の情報を取得する際の新たなプロセスパラメータとして規定(フィードバック)する。
これにより、設計レイアウト(回路レイアウト)、テンプレートデータ、デザインルール、プロセスパラメータ、ウェハ上に形成されるパターンの仕上がり形状(レジストパターン形状やエッチング後パターン形状など)の少なくとも1つがコンプライアンスチェックされる。そして、所望の半導体装置を形成できるよう、NIL情報が変更(調整)され、これによりNIL情報が決定される。
なお、図1では、仕上がり形状が評価条件Xを満たしていないと判断された場合に、デザインルールの変更やプロセスパラメータの変更を行なう場合について説明したが、仕上がり形状と評価条件Xとの比較結果に基づいて、設計レイアウトから所定の裕度を確保できないパターンである危険パターン(パターン不良となる可能性が所定値よりも高いパターン)を抽出してもよい。この場合、危険パターンが所定の評価条件Y(図示せず)を満たすか否かが判断される。危険パターンが評価条件Yを満たしていないと判断された場合、DRとプロセスパラメータのうちの少なくとも一方が変更される。評価条件Yは、例えば危険パターンの個数や種類である。
NILを用いて所望のパターン形成を行なうためには、NILに対して適切なルールを用いたDRを規定し、かつNILプロセスでのパターン寸法変換差をチェックするフロー、危険点の有無をチェックするフローの構築が必要となる。以下では、テンプレートの作製に用いるDRの規定処理、NILプロセスでのパターン寸法変換差チェック処理、危険点の有無をチェックする処理などについて説明する。本実施の形態では、原版となるテンプレートを用いたNILを実験によって検証し、これによりNILに関する種々の条件を設定する場合について説明する。なお、本実施の形態ではNILを半導体装置の形成に適用する場合について説明するが、NILを半導体装置の形成以外の分野(デバイス作成)に適用してもよい。
(NILのプロセスステップ)
まず、第1の実施の形態に係るNILのプロセスステップについて説明する。図2は、第1の実施の形態に係るNILのプロセスステップを示す図である。NILを用いた第1の実施の形態に係るパターン形成方法は、原版となるテンプレートを作成するテンプレート作製工程と、テンプレート、インプリント装置およびレジスト材料を用いて被加工膜上にマスクパターンを形成するウェハNIL工程と、インプリントで形成されたマスク上から被加工膜を加工するエッチング(Etg)工程とを含んでいる。なお、NILにおけるテンプレート上のパターンは、ウェハ上に形成すべき回路パターンと等倍にパターニングされている。
テンプレート作製工程は、図2の(a)に示すEBレジストパターニング工程と、図2の(b)に示すHM(ハードマスク)エッチング工程と、図2の(c)に示す石英エッチング工程と、を含んでいる。また、図2の(d)に示す工程がウェハNIL工程であり、図2の(e)に示すウェハ加工工程がエッチング工程である。
テンプレートの作製には、図2(a)に示すように、フォトマスクの作製などに用いられるQuartz(以下、Qzという)ブランクス基板(石英基板1A)を用いる。ここでの石英基板1Aは、テンプレート(Master Template)となる6025ブランクスなどである。テンプレート作製工程では、まず石英基板1A上にHM材料となる被加工膜2A(テンプレート用の被加工膜)を成膜するとともに、被加工膜2A上にEBレジスト3A(図示せず)を塗布する。
そして、設計データに所望のデータ処理を施すことによってテンプレート描画のターゲットデザインに変換されたデータを用いて、電子ビーム(EB)描画装置でEBレジスト3AにEB描画を実施する。テンプレートへのEB描画では、予め実験やシミュレーションによって描画プロセスの適切な条件を求めておく。たとえば、EB近接効果(描画ターゲットパターンとEB照射及び現像によって得られるレジストパターンとの寸法差)とテンプレート加工変換差(後述する被加工膜2Bや基板1Aの加工時に生じるパターンの寸法変換差)を考慮して、テンプレートに形成される凹パターンの寸法を所望のターゲットパターンに近づけるよう、EB照射時のドーズ量(近接効果補正パラメータ)を設定しておく。
これにより、ドーズ量をパターンやレイアウトごとに変調させて露光する。さらに、EBレジスト3Aは、例えば多重描画手法を用いることによって、EBのショットまたは電子ビーム偏向フィールドのつなぎ部分の精度を向上させるようにして描画される。
EB描画に使用されるEBレジスト3Aの材料は、例えばポジ型のEB描画用レジストであり、化学増幅型レジストを用いてもよいし、非化学増幅型レジストを用いてもよい。一般的に、化学増幅型レジストは、非化学増幅型レジストよりも、描画スループットが早いが解像性が劣っている。また、EBレジスト3Aの膜厚は、被加工膜2Aであるハードマスク層を加工するのに十分な膜厚があればよい。
このようにしてEB描画された後、現像工程を経て、EBレジストパターン3Bが形成される。現像工程においては、現像プロセス分のボケ(輪郭ぼけ)が描画工程にて形成された蓄積エネルギー分布に重畳されてパターン形成が行われる。現像プロセス分のボケ量は、EBレジスト3Aの材料特性によって決まる。例えば、化学増幅型レジストを用いる場合、現像プロセス前に実施されるPEB(Post Exposure Bake)によってレジスト内の酸が拡散されるので、現像プロセスにおけるボケ量が大きくなる。
EBレジストパターン3Bが石英基板1A上に形成された後、EBレジストパターン3Bをマスク材として、石英基板1A上の被加工膜2Aをエッチングする。これにより、パターニングされた被加工膜2Bが形成される(図2(b))。ここで、石英基板1A上に成膜される被加工膜(ハードマスク)2Aの材料は、Qzと加工選択比の取れる材料が好ましく、例えば、フォトマスクの遮光膜として用いられるCrやMoSi薄膜が用いられる。例えば、被加工膜2Aの材料としてCrが用いられている場合、EBレジストパターン3Bをマスクとして、被加工膜2Aを例えば塩素系のガス種を用いてドライエッチングする。
この後、レジスト残りをアッシングし、石英基板1Aを洗浄して、パターニングされた被加工膜2Bをマスクに、石英基板1Aをエッチングする。これにより、パターニングされた石英基板1Bが形成される(図2(c))。石英基板1Aをエッチングする際には、例えばCF系のガス種を用いてドライエッチングする。石英基板1Aのエッチング深さは、インプリント後のレジストパターンに求められるレジスト高さと等しい深さに設定される。また、石英基板1Aをエッチング加工した後の側壁角度は底面に対して90度に近いことが望ましいが、インプリント時の制約によってはテーパー加工してもよい。
石英基板1Bの形成後、被加工膜2Bを除去して洗浄し、6025ブランクスである石英基板1Bを4分割することによって、ナノインプリント用テンプレート(モールド)が完成する。なお、石英基板1Bを4分割するか否かはナノインプリント装置の仕様によって決まるものであり、ダイシング工程を行うことなく石英基板1Bをブランクスサイズのままで使用してもよい。
被加工膜2Aや石英基板1Aを加工する際には、加工変換差が入る。このため、この加工変換差を解消するよう、予め描画パターンデータに補正を加えることで、加工後の寸法及びプロファイルが所望の出来栄えになるよう制御しておいてもよい。
この後、石英基板1B(マスターテンプレート)を用いてウェハ7などの基板(被転写基板)に、パターニングを行う。ここでのウェハ7は、石英基板1Bに形成されたパターンをインプリントによって転写するためのプロセス基板(シリコン基板など)である。なお、本実施の形態に係るNILプロセスでは、石英基板1B(マスターテンプレート)を用いてウェハ上にパターンを形成するが、マスターテンプレートのパターンをNILにより別のテンプレート基板に一旦転写して新たなテンプレート(子テンプレート)を作成し、この新たなテンプレートを用いてウェハ上にパターンを形成するNILプロセスを実施してもよい。
ウェハ7の上面には、ハードマスク材料となる被加工膜9(ウェハ用の被加工膜)(HM/Stacck膜)が積層されている。ウェハ7の被加工膜9上には、光硬化性のレジスト(ウェハNILレジスト)(充填材)8Aが塗布される。レジスト8Aは、石英基板1Bが押し付けられた状態で光照射されることによって、パターニングされる(図2(d))。この後、ウェハ7から石英基板1Bが引き離される(離型)。離型後にレジスト残膜(レジストパターン8A下部に残る薄膜)を除去した後、パターニングされたレジスト8Aをマスクとして被加工膜9がエッチングされ、これにより被加工膜9がパターニングされる(図2(e))。
(テンプレート検査方法および欠陥修正方法)
つぎに、テンプレート検査方法および欠陥修正方法を、図3、図4を参照して説明する。図3は、被加工膜に欠陥が生じた場合のテンプレート形成工程を示す図であり、図4は、テンプレート形成手順を示すフローチャートである。
図2でも説明したように、テンプレートは、石英基板1A上に成膜された被加工膜2A上にEBレジスト3Aを塗布し、電子ビーム描画によってEBレジスト3Aにパターニングを行う(ステップS10)。そして、レジストをレジスト現像によって除去して(ステップS20)、EBレジストパターン3Bを形成する(図3(a))。さらに、EBレジストパターン3Bをマスク材とし、被加工膜2AをHMエッチングし(ステップS30)、これにより被加工膜2Bを形成する(図3(b))。
この後、被加工膜2B上の残留レジストをアッシング/洗浄によって除去する(ステップS40)。そして、テンプレートの欠陥検査/修正処理が行われる(ステップS50)。
テンプレートの検査に用いられる検査装置は、光学式でもEB方式でもよく、またDie-to-Die方式の検査装置でもDie-to-Database方式の検査装置でもよい。テンプレートの検査には、等倍の微細パターンを含んだ被加工膜2Bパターンを検査する必要があるので、解像性に優れた検査装置として例えばEB方式の検査装置を用いる。EB方式の検査装置を用いる理由としては、テンプレート上に存在するパターン欠陥はナノインプリントするとほぼ等倍で転写するので、ウェハ上において各ショットの共通欠陥になる可能性が極めて高いことが挙げられる。EB方式の場合、被加工膜2Aの材料として導電性材料を選択しておくことにより、検査の際の石英基板1Aのチャージアップを防いで、鮮明なSEM画像の取得が可能となる。
テンプレートの検査工程でテンプレートの欠陥が検出された場合は、フォトマスクで行われている欠陥修正技術を用いて、黒欠陥、白欠陥をともに修正することが可能である。例えば、被加工膜2BにMoSiのHT膜を用いた場合の欠陥修正例を、図5を用いて説明する。図5は、欠陥修正を説明するための図である。図5の(a)、(b)は、黒欠陥の修正を説明するための図であり、図5の(c)、(d)は、白欠陥の修正を説明するための図である。
黒欠陥5の修正は、フッ化キセノンガスを流しながらイオンビームエッチングする技術を用いてもよいし、電子ビームを用いた高精度な欠陥修正技術を用いてもよい。電子ビームを用いることによって、50nm以下の欠陥修正も可能である。
また、白欠陥6の修正は、例えばポジションガスを流しながらビームを修正部(白欠陥6)に照射することによって白欠陥6に膜(C膜など)を堆積させる技術を用いる。このときのガス種としては、ナフタレンまたはスチレンガスが用いられる。
これらの欠陥修正工程で欠陥検査および欠陥修正を実施した後、欠陥修正された被加工膜2Bをマスクに石英基板1AをQzエッチングする(ステップS60)。これにより、石英基板1Bが形成される(図3(c))。石英基板1Aのエッチング後、被加工膜2Bを除去して洗浄し、石英基板1Bをテンプレート分割することによって、ナノインプリント用テンプレートが完成する(ステップS70)。
つぎに、上記製造フローによって作製されたテンプレートを用いたNILの手順について説明する。図6は、NILの処理手順を示すフローチャートである。なお、ここではテンプレートとして石英基板1Bを用いる場合のNILについて説明する。
テンプレート(モールド)上に形成された回路パターンの粗密を考慮したレジスト塗布レシピを作成し、インプリントレジスト材料のプロセス中の蒸発量補償を行ってレジスト8Aの分布量を算出する。これにより、回路パターンに最適なレジスト分布量が算出される(ステップS110)。
レジスト塗布レシピに従って、ウェハ7などの基板(被転写基板)に、算出したレジスト分布量に応じた分量(石英基板1Bに必要な分量)だけレジスト8Aを塗布する(ステップS120)。NILプロセスでは、例えば1ショット毎に必要な量のレジスト8Aを、インクジェット方式で一定間隔毎に滴下するレジスト塗布方式をとっており、局所的なレジスト8Aの最適量は、滴下するレジスト量の分布によって決まる。
ここで、光ナノインプリント方法を用いたパターン転写処理(インプリント処理手順)について説明する。まず、ウェハ7上に1ショット分のレジスト8A(光硬化性レジスト材料など)を適量塗布し、1ショット分のパターンが形成された石英製のテンプレート(石英基板1Bなど)をレジスト8Aに接触させる。
ウェハ7上にレジスト8Aが塗布された後、テンプレートをウェハ7に近接させ、テンプレートをレジスト8Aに押し付けて所定時間だけ待機することにより、ドロップ状のレジスト8Aがテンプレートパターンの凹凸に充填されていく。この状態でテンプレートの微細パターンにレジスト材料が浸透するまでテンプレートを保持する。初めはレジスト8Aの充填が不十分で、パターンの隅に充填欠陥を生じるが、保持時間を長くすることでレジスト8Aがパターンの隅々まで行き渡り、充填欠陥が減少する。充填のための待機時間(以下、充填時間という)は、微細なパターンほど早く、ダミーパターンやマークのような大パターンの方が長時間を要する。
テンプレートパターンの凹凸にレジスト8Aを十分充填させた後、テンプレートの直上からUV光を所定時間だけ照射することによって、レジスト8Aの樹脂を硬化(収縮)させる。その後、テンプレートを硬化後のレジスト8Aから引き剥がして離型する。これにより、レジスト8Aへのインプリント処理、レジスト8Aへのパターン形成が行われる(ステップS130)。
この後、パターン形成されたウェハ7をウェハ欠陥検査装置に搬入して、ウェハ7の欠陥検査を行う。このとき、ウェハ欠陥検査装置を用いて、Die-to-DieもしくはCell-Array方式のパターン欠陥検査を実施し、NILの固有欠陥を検出する。これにより、ウェハ7に形成されたパターンの欠陥情報が検出される(ステップS140)。欠陥検出の際には、パーティクル・ダスト等のインプリントプロセス要因以外の欠陥も検出されることとなるが、ここでは主にNon-Fillと呼ばれるナノインプリント特有の未充填不良(レジスト8Aの充填不良)を重点的に検出・抽出するようにする。ナノインプリントの未充填不良は、レジスト材料が局所的に不足している箇所がある場合や、充填時間が不足している場合などに共通欠陥として発生することが多い。
ここで、ナノインプリントの未充填不良について説明する。図7,図8は、ナノインプリントの未充填不良を説明するための図である。図7は、充填経過を説明するための図であり、図8は、充填不良欠陥密度を説明するための図である。
図7の(a1)〜(a3)は、微細な矩形状のパターンにレジスト8Aを充填させた場合の充填経過を説明するための図であり、図7の(b1)〜(b3)は、大きな矩形状のパターンにレジスト8Aを充填させた場合の充填経過を説明するための図である。図7の(a1)と(b1)は、レジスト8Aを滴下して直後(0sec)のレジスト8Aの充填具合を示している。また、図7の(a2)と(b2)は、レジスト8Aを滴下して20sec後のレジスト8Aの充填具合を示し、図7の(a3)と(b3)は、レジスト8Aを滴下して60sec後のレジスト8Aの充填具合を示している。
図7の(a1)〜(a3)において、矩形状パターン51aがテンプレートの凹部に対応し、矩形状パターン51aと矩形状パターン51aとの間の溝52aがテンプレートの凸部に対応している。また、図7の(b1)〜(b3)において、矩形状パターン51bがテンプレートの凹部に対応し、矩形状パターン51bと矩形状パターン51bとの間の溝52bがテンプレートの凸部に対応している。矩形状パターン51aは、矩形状パターン51bよりも面積が小さい微細パターンである。
図7の(a1)〜(a3)に示すように、微細パターンである矩形状パターン51aにレジスト8Aを滴下すると、滴下位置から略円形状にレジスト8Aが広がる。また、大パターンである矩形状パターン51bにレジスト8Aを滴下すると、滴下位置から略円形状にレジスト8Aが広がる。レジスト8Aを滴下した直後では、微細パターンと大パターンとでほぼ同様の領域にレジスト8Aが充填されている。
この後、20secが経過すると、微細パターンのうち中心エリア(滴下位置近傍)に位置するパターンの凹部には、レジスト8Aが充填される。また、微細パターンのうち外周エリア(滴下位置から離れた領域)に位置するパターンの凹部には、各凹部の中心付近にのみレジスト8Aが充填される。一方、大パターンのうち凸部に近い凹部や、大パターンの中心エリアに位置する凹部には、レジスト8Aが充填される。また、大パターンのうち凸部から遠い凹部であって且つ大パターンの外周エリアに位置する凹部には、レジスト8Aが充填されていない。
この後、60secが経過すると、微細パターンのほぼ全ての凹部がレジスト8Aによって充填される。一方、60secが経過しても、大パターンのうち凸部から遠い凹部であって且つ大パターンの外周エリアに位置する凹部には、レジスト8Aが充填されていない箇所がある。このように、レジスト8Aの充填は、微細パターンであるほど速く、ダミーパターンやマークのような大パターンの方が長時間を要する。
図8は、横軸がレジストを滴下してからの経過時間であり、縦軸が充填不良欠陥密度である。図8では、経過時間とともに充填不良欠陥密度がどのように変化するかを示している。微細パターン(小パターン)の充填不良欠陥密度特性を点線で示し、大パターンの充填不良欠陥密度特性を実線で示している。微細パターンは、大パターンよりも早く充填終了レベルLまで到達している。このため、テンプレートをレジスト8Aに押し付けてからの待機時間が短い場合、図7の(b3)に示すようにレジスト8Aの充填が不十分となる場合がある。
また、種々のプロセスを経たウェハ7は、下地プロセス起因の加工凹凸などが存在するので、ウェハ面内傾向を有した未充填不良が発生する場合がある。充填時間の不足や下地プロセスに起因する未充填不良は、何れも大規模欠陥もしくは大サイズ欠陥となる場合が多い。これらの欠陥は、例えばSEM‐Reviewすることによって容易に分類することができる。なお、ここでは、光学式欠陥検査装置を用いたナノインプリント固有欠陥の検出を例として示したが、EB方式の欠陥検査装置などの他の装置でも同様の欠陥検査が可能である。
ウェハ7に形成されたパターンの欠陥情報を検出した後、検出した欠陥情報を、レジスト8Aの塗布量(分布量)にフィードバックする。欠陥情報の抽出では、レジストパターンでもよく、レジストパターンに基づき被加工膜を加工して得られるパターンから欠陥情報を抽出してもよい。ここでは、検出された欠陥のうち、例えばナノインプリント固有の欠陥であって且つ未充填不良欠陥の情報(欠陥情報)のみを用いる。具体的には、欠陥情報は、欠陥の位置座標とその欠陥サイズの情報である。これらの欠陥情報に基づいて、局所的に不足しているレジスト塗布量が予測され、新たなレジスト塗布量が設定される。塗布・現像装置へは、新たに設定されたレジスト塗布量だけレジスト8Aを塗布するドロップレシピ(レジストの塗布レシピ)が設定される。これにより、塗布・現像装置は、新たなレジスト塗布量を持ったドロップレシピに従ってレジスト8Aのドロップ量を調整・制御する。換言すると、欠陥情報をもとにレジスト分布量が補正される(ステップS150)。塗布・現像装置は、作成したドロップレシピ(補正後のドロップレシピ)に従って必要な分量だけウェハにレジスト8Aを塗布し、この後、ステップS130と同様のインプリント処理が行なわれる(ステップS160)。
また、上述したステップS110〜S160の処理を、未充填不良が消滅するまで継続することによって、プロセスが最適化されたドロップレシピをさらに精密に作成することが可能となる。
また、上述したドロップレシピに加えて、テンプレートとウェハとの間の距離(以下、テンプレート距離という)、充填時間、その他のインプリント処理に関するインプリント装置の制御パラメータなどを決定してもよい。テンプレート距離、充填時間、インプリント装置の制御パラメータなどは、図6に示したフローチャートにしたがって行なわれる。これにより、NILの条件出しが完了する。
(ウェハへのパターニング)
つぎに、上述したインプリント処理手順を用いてウェハ7上のレジスト8Aをパターニングし、パターニングされたレジスト8Aをマスクとしてウェハ7上の被加工膜9を加工するプロセスフローについて説明する。
図9は、NILに用いるレジストの塗布位置を説明するための図であり、図10は、ウェハへのパターニング処理手順を示す図である。図9では、被加工基板となるウェハ7の上面図を示しており、図10では、インプリントを用いたパターン形成工程の断面図を示している。
まず、図9に示すように、ウェハ7上に成膜された被加工膜9上の1ショット分の領域12に、上述の最適化されたインプリント用のレジスト材料(レジスト8A)を塗布する。レジスト8Aの塗布は、光硬化性有機材料からなる液滴13,13,・・・を領域12毎に散布して行う。レジスト8Aの塗布は、例えばインクジェット方式のレジスト材料液滴の散布によって行う。図10(a)は、散布された複数の液滴13のうち、1つの液滴部分(レジスト8A)を拡大した図を示している。なお、図10(a)〜(h)では、被加工膜9の下層にあるウェハ7の図示を省略している。
塗布されるレジスト8Aの量は、後述する凹部有機膜8bの所望の膜厚に基づいて制御される。具体的には、塗布されるレジスト8Aの量は、液滴13,13,・・・の分布形状、分布密度又は各液滴13の大きさ(体積)を変えることによって制御される。なお、塗布されるレジスト8Aの量は、被加工膜9とテンプレート(図10ではテンプレートTと図示)との間の距離の設定値に応じて、被加工膜9とテンプレートTと間の空隙およびテンプレートTのパターン溝を充填するのに十分な量に調整される。また、被加工膜9上に、被加工膜9を加工するための別の被加工膜を形成しておき、この別の被加工膜の上にレジスト8Aを塗布するようにしてもよい。
つぎに、図10(b),(c)に示すように、1ショット分のパターンが形成されたテンプレートTを、被加工膜9に近づけていき、液滴13,13,・・・に接触させる。これにより、図9に示した、複数の液滴13,13,・・・は、それぞれ合体して膜状となる。
この後、テンプレートTを被加工膜9にさらに接近させて、被加工膜9とテンプレートと間のテンプレート距離を所定の値に保つ。このテンプレート距離は、後述の凹部有機膜8bの膜厚設定値と等しくなるように制御される。なお、テンプレート距離の制御は、レーザー干渉計等によるテンプレートTと被加工膜9との間の距離の計測、および/またはピエゾアクチュエーターによるテンプレートTの押圧力の計測などによって、ナノメートルオーダの精度で行われる。
テンプレート距離を所定の距離に保ったまま、所定の充填時間だけ待つ。この充填時間の間に、レジスト8Aが、毛細管現象によってテンプレートTに形成された微細パターンの溝に浸透していく(図10(d),(e))。
つぎに、テンプレートTにレジスト8Aを充填させた状態で、紫外線などの光をレジスト8Aに照射する。これにより、レジスト8Aは硬化し、テンプレートTに形成されたパターンに嵌合する凹凸パターンを有した硬化有機膜となる。
この後、図10(f)に示すように、テンプレートTを硬化したレジスト8Aから離型する。図10(g)に示すように、硬化後のレジスト8Aは、パターニングされた上層側の膜(凸部となっている凸部有機膜8a)と、下層側で凹部となっている膜(凹部有機膜8b)(以下、残膜という場合がある)とを含んで構成されている。この凹部有機膜8bの膜厚は、前述のようにテンプレート距離を制御することによって所望の膜厚にすることができる。
つぎに、ウェハ7を1ショット分の領域12だけステップさせ、上述の図10(a)〜図10(g)の処理を繰り返す。これらの処理を、ウェハ7の全面を走査するまで繰り返す。
ウェハ7の全面でレジスト8Aをパターニングした後、凹部有機膜8b(残膜)を除去して開口部10を形成するため、ウェハ7のブレイクスルーエッチングを行う。この時のエッチングガスとしては、例えばメタン系のガス(CHF3ガスなど)を用いる。なお、ブレイクスルーエッチングの際に、積極的に加工変換差をつけることによって、寸法制御することも可能である。これは、反応生成物が発生しやすくなるような条件でエッチングを行うと、反応生成物が形成される孔の側壁に堆積しつつエッチングが進行していくことで、凹部有機膜8bがテーパー形状に加工されるからである。このブレイクスルーエッチングにより、図10(h)に示すように、凹部有機膜8bの位置に開口部10が形成される。この開口部10の幅(被加工膜9の露呈面の幅)は所望のパターン寸法(設計レイアウトに対応するパターン寸法)となっている。
図10(h)は、ブレイクスルーエッチング後の工程断面図を示している。この図から分かるように、被加工膜9上には、エッチングされずに残った凸部有機膜8aと開口部10とからなるレジストパターン11aが形成されている。
レジストパターン11aをマスクとして被加工膜9をエッチングする。これにより、図10(i)に示すように、被加工膜9がパターニングされる。図10(j)は、パターニングされた被加工膜9をマスクに下地基板であるウェハ7を加工した場合の断面図を示している。被加工膜9をエッチングした後に被加工膜9が最終的に必要とする寸法にパターニングされている必要があるので、レジスト8Aの各パターンについての加工変換差を事前に確認しておく必要がある。このため、加工変換差を考慮した凸部有機膜8aのパターンをNIL後の寸法ターゲットとしておく。
NIL後のターゲット寸法を補正して修正するためには、テンプレート寸法をコントロールするために設計データに予め適切な補正を施しておくことができる。例えば、最も微細な密パターンであるセル部に対して加工変換差がなるべくつかないような条件で加工条件を最適化する。このため、セル部以外の周辺回路・引き出し領域のパターンに対して加工変換差を算出しておく。そして、設計データ上の複数のパターンに対して適切な図形演算が施されるようなマスクデータプリパレーション(以下、MDP処理という)を実施する。MDP処理は、例えば加工変換差モデルに基づいて、モデルベース演算処理を行ってもよい。被加工膜9が積層膜である場合、例えば被加工膜9の最終的な加工後寸法をNIL後のパターン寸法と比較して、この寸法差を加工変換差ルールとする。
なお、図10で説明した、ブレイクスルーエッチングや被加工膜エッチングを行う際のエッチング装置、エッチング条件は、異なるエッチング装置、異なるエッチング条件で行ってもよいし、同一のエッチング装置、同一のエッチング条件で行うようにしてもよい。これにより、所望の半導体パターンが得られる。
つぎに、図11〜17を参照し、NILを用いた半導体装置の製造における回路レイアウト、テンプレートデータ、デザインルールおよびプロセスパラメータの少なくとも1つを決定する方法について説明する。
(第1の実施の形態に係るNILでの寸法変動要因)
図11は、NILでの寸法変動に寄与する変換差要因と近接効果を説明するための図である。図11では、テンプレート作製からウェハ加工後までの寸法変動要因を示している。テンプレートは、設計データをMDP処理することで作成されたテンプレートデータであるEB描画データ(テンプレート描画データD)をEB描画(s1)することによってQzブランクス基板上にパターニングされる。
EB描画の際には、EB描画によってEBレジスト3A中に蓄積されたエネルギー分布(潜像分布)を、PEB工程と、EBレジスト現像工程(s2)を経ることでEBレジスト3Aにパターン形成させる。その後、HM(被加工膜2A)を加工してHMにパターニングし、パターニング後の被加工膜2BをマスクとしてQzブランクス基板を加工することによってテンプレート加工(s3)する。そして、HMを剥離してテンプレートは完成する。テンプレート描画データDは、テンプレート作製工程(s1〜s3)での、EB描画における近接効果(EB近接効果21)と、EB現像プロセスにおける現像ボケ22と、テンプレートへの加工プロセスを経ることによるテンプレート加工変換差23Aと、を全て考慮した補正ルールに従って作成しておく。
この後、所望通りに仕上がったテンプレートを用いてウェハ7にウェハインプリントし(s4)、インプリントレジストパターンを形成する。このインプリントレジストパターンをHMにして被加工膜9をエッチングすることで、ウェハ7への加工後パターンの形成(ウェハ加工)が行われる(s5)。テンプレート描画データDは、ウェハパターニング工程(s4,s5)での、NILにおける変換差(ウェハNIL変換差24)と、被加工膜9の加工変換差(ウェハ加工変換差25)と、を考慮した補正ルールに従って作成しておく。なお、被加工膜9のエッチングは積層HMによる加工プロセスであってもよいが、ここでのウェハ加工変換差25は最終寸法に対する加工変換差を指す場合について説明する。
このように、テンプレート作製における変換差および近接効果、ウェハパターニング工程における変換差を、MDP処理することで設計データに対して補正しなければ、所望の加工後パターンを得ることはできない。換言すると、EB近接効果21、現像ボケ22、テンプレート加工変換差23A、ウェハNIL変換差24、ウェハ加工変換差25に基づいた補正ルールに従って、テンプレート描画データDを補正する必要がある。
さらに、各工程における回路パターン・レイアウトに対する制約条件、要求スペックを全て満たす形でテンプレート描画データDは作成されている必要があるので、これらの制約条件・要求スペックを包含するような、DR、回路レイアウト、プロセスパラメータを見いだせなければ、十分な歩留まりを得ることのできるデバイス製造プロセスは構築できない。そこで、本実施の形態では、以下に説明するフローを用いて、十分な歩留まりを得ることが可能なテンプレート描画データDの作成、デザインルールおよびプロセスパラメータの決定を行う。
図12は、第1の実施の形態のNILに用いるパターンまたは処理条件を決定する手順を示すフローチャートである。図12では、NILを用いた半導体装置を製造する際の、回路レイアウト、テンプレートデータ、デザインルールおよびプロセスパラメータの少なくとも1つを決定するフローを示している。
(ステップS210)<DRの決定>
NILに用いるパターンは、例えば前世代の設計データをコンパクションしたデータを用いるなどして既存のパターンをシュリンクし作製する。また、次世代で用いる加工条件およびNIL条件を考慮したシミュレーションもしくは実験により、新規プロセス条件、新規DR、回路レイアウトを暫定決定する。この際、テンプレート作製プロセスに関するシミュレーションや実験データに基づくDRも取り込むようにする。
テンプレート作製工程では、EB近接効果21、現像ボケ22、テンプレート加工変換差23Aの影響を受ける。EB近接効果21は、ボースト法等によりドーズ量をパターンごとに変調させて描画することで近接効果を補正する。本技術に関しては確立された補正方法が多く存在するため、その説明を省略する。
ところで、テンプレートは、等倍マスクであるので、フォトマスク作製のためのEB描画に求められる近接効果補正精度では、所望の寸法制御精度を満足することができない場合が多い。そこで、ドーズ変調方式による近接効果補正を行った結果のレジストパターン寸法の計測を行い、そのターゲットからの残渣分に対してテンプレート描画データを図形処理(データ補正)することにより所望のパターン形状を確保する。これらの補正を行ったうえで、EB描画でパターンが形成可能なテンプレート描画のDRを設定する。
例えば、近接効果補正を行って形成したレジストパターンに対して寸法計測を実施し、所望のスペックに仕上がっている部分を判定することによってテンプレート描画のDRを設定する。図13は、近接効果補正を行って形成したレジストパターン寸法とテンプレートに形成不可能なパターン寸法との関係を示す図である。
図13は、ラインとスペースの数値の組み合わせからなる1次元のライン&スペース(LS)パターンに近接効果補正を行って形成したレジストパターンが所望のスペックに仕上がっているか否かの判定結果を示している。望ましくは、図13のマトリックスにあるパターンを、パターンバイアスを振って描画評価することにより、ターゲット通りに仕上がる可能性がある寸法条件を正確に判定できる。
セル部の寸法が30nmで許容スペックが±10%であるとすると、ライン30nm、スペース30nmの1:1LSパターン(図13の領域P1)を最も描画マージンが得られるようなプロセス条件でレジストパターンを形成した場合、スペック内で形成不可能な領域が存在する(図13の領域A1、領域A2)。領域A1、領域A2のパターンは、データにバイアスを入れたとしても、スペック内でのパターン形成が困難である領域を示している。換言すると、図13に示す領域A1や領域A2以外の領域が、テンプレート描画におけるDR(許容範囲)となる。
さらに、テンプレートの加工工程において図13のマトリックス上にあるLSパターンの仕上がり寸法を評価すると、加工変換差がつくことによってさらにテンプレート作製において使用可能なパターンエリアが狭まる。
図14は、第1の実施の形態に係る、テンプレートの加工後の仕上がりパターン寸法とテンプレートに形成不可能なパターン寸法との関係を示す図である。図14では、1次元のLSパターの加工後パターンが所望のスペックに仕上がっているか否かの判定結果を示している。例えば図14の領域A3、領域A4のパターンがテンプレートの制約と合わせて使用禁止エリアとなる。このため、テンプレートを作製するには、図14の領域A3や領域A4以外のパターンが使用可能というDRを設定しておく。
また、テンプレート加工工程におけるローディング効果は、異なるパターン毎に寸法への影響が異なるので、加工変換差の補正ルールはテンプレートデータに対して一律バイアスを加えることでは不十分であることが多い。このため、本実施の形態では、寸法依存の加工変換差補正ルールを用いる。
図15は、最終のテンプレート加工後寸法の加工変換差とスペースパターン寸法との関係を示す図である。図15では、Qzブランクス基板の最終パターン寸法での加工変換差のスペース依存性を示している。なお、ここでの加工変換差は、EB描画後レジストパターン寸法を基準とした値であり、EB描画後レジストパターン寸法とQzブランクス基板の最終パターン寸法との差である。
曲線C1は、テンプレートパターンが30nmラインの場合の加工変換差(加工変換差補正量)を示している。また、曲線C2は、テンプレートパターンが50nmラインの場合の加工変換差(加工変換差補正量)を示している。スペース幅に依存した大きな加工変換差が存在することが分かる。これらの加工変換差を寸法毎に変換差ルールとして作成し、これらの加工変換差分だけデータ補正することによって、高精度な寸法のテンプレートを作製することが可能となる。
このように、テンプレートのDR決定工程におけるDR評価は、例えば前世代の設計データをシュリンクして作製されたデータをEBデータに変換して検討される。ところが、NILにおけるテンプレートデータは、ウェハパターンイメージに対してミラー反転/白黒パターン反転している。このため、ウェハ7上の抜き(スペース)部分が、テンプレート上の残し(ライン)部分に対応することを考慮してDRが評価・決定される。
さらに、NIL工程における変換差と危険点を考慮してプロセスパラメータ、DRおよび回路レイアウトを決定する。図16は、インプリント工程における変換差を説明するための図である。NILプロセスでは、テンプレートである石英基板1Bとレジスト8Aとを接触させてパターニングするので、テンプレートをレジスト8Aから離型する必要がある。そのため、テンプレート表面の材料接触界面に離型材成分を有した薄膜離型層L1を形成しておき、これにより離型性を向上させる場合がある。薄膜離型層L1は、例えば1nm程度の厚さであり、石英基板1Bの全凹凸面にコンフォーマルに形成されている。このため、NIL後のパターン寸法には、一律の変換差が存在する場合が多い。
また、回路レイアウトの離型性検討実験や離型性評価シミュレーションによって危険パターンの抽出を行なった場合、レイアウト修正が必要な場合がある。図17は、離型の概念を説明するための図である。図17では、離型性評価シミュレーションなどによる離型の概念を模式的に断面図で示している。
離型とは、テンプレートを上に引き上げようとする離型力(テンプレート離型力F1)に対して、テンプレートとレジスト8Aとの間の密着力(テンプレート−インプリントレジスト間固着力F3、側壁密着力F2)が下方向に抗う形で生じる。側壁密着力F2は、固着応力起因の摩擦力である。このとき、レジスト8Aと下層膜である被加工膜9との間の密着力(レジスト−下層膜間固着力F4)を考慮した力のバランスによって離型が生じるか、破壊が起こるかが決定する。
テンプレート−インプリントレジスト間固着力F3と側壁密着力F2は、側壁面などの凹凸面に働く摩擦力であり、側壁と垂直方向の固着応力に起因して発生すると考えられる。これらの力は、シミュレーションの際に、実験結果から見積もった数値を適用する。また、その他の界面に係る密着力として、実験的に計測した値を用いてもよい。例えば、ベタ膜を成膜するとともに、密着力を評価したい物質をベタ膜の反対側から接触させて、引っ張り力を測定する。定性的には、界面の表面積(W1〜W3、H2によって決まる面積)とほぼ比例するように離型力は必要となる。このため、必要な離型力と、界面の固着応力と、材料のヤング率と、から予め設定した応力に対するレジスト8Aのせん断応力閾値以上になった場合には、レジスト8Aの破壊が生じて欠陥(離型欠陥)を生じると考えられる。
このため、実験やシミュレーションによって抽出した離型欠陥を低減するよう、インプリントプロセスのパラメータを変更(プロセス技術の変更)するか、回路レイアウト修正を実施する。具体的には、プロセスパラメータの変更とは、離型膜材量の変更やインプリントレジスト材料の変更であり、回路レイアウトの修正は凹凸面の表面積を低減するようレイアウト変更するなどの方法がある。回路レイアウトの修正は、離型力、界面の固着応力、材料のヤング率、レジスト8Aのせん断応力閾値、離型角度、レジスト8Aの充填時間、レジスト8Aの硬化時間、他レイヤとの重ね合わせ誤差、加工変換差などの少なくとも1つに基づいて行なわれる。
離型性検討実験や離型性評価シミュレーション以外に、充填性の評価を事前に行なってもよい。これは、デバイス製造するための必要なスループットを達成するように充填時間を設定するためであり、想定している充填時間を満たさない場合は、プロセスパラメータの変更やレイアウト修正を実施する。
ここでレイアウト修正について説明する。図18は、レイアウト修正を説明するための図である。図18(a)は,テンプレート上の最大スペース寸法とインプリントレジストの充填時間との関係を示すグラフである。図18(a)では、最大パターン(溝)のインプリントレジスト充填時間の依存性を示している。最大スペース寸法が太くなるほど、充填時間が長くなる。
また、図18(b)(修正前)に示すように、テンプレート上にスペース寸法W1(nm)×L1(nm)のパターンP3がある場合に、例えばW1が2μmであれば、充填時間が非常に長くなってしまい、所望のスループットを満足することができない。このため、このパターンP3を、図18(c)(修正後)に示すように、W1×L2のLS(パターンP4)に偏光することによって、充填時間の低減を行うことができる。
例えば、L2が400nmであれば、20secでパターンP4をインプリントレジストで充填させることが可能となる。このように、必要スループット、レジスト8Aの材料、プロセスパラメータが決定されると、パターンの矩形サイズに対する最大サイズのDRを決定することが可能となる。この方法は、ダミーパターンなどを発生させる際のルール等に適用してもよい。
さらに、テンプレート作製時のDR決定でも説明したように、ウェハ7の加工工程における加工変換差も、前世代での経験、新規プロセス適用の際の実験データなどを考慮して加工変換差を想定することができる。したがって、前世代での経験や新規プロセス適用の際の実験データなどに基づいて、NILにおけるターゲットパターンを変換し、NILやテンプレート加工プロセスを検討・評価することによって、DRやプロセスパラメータ決定にウェハ加工変換差の影響を反映させることができる。これにより、プロセスパラメータやDRに基づいて、パターンの回路レイアウトを作成することが可能となる。
(ステップS220)<設計データの作成、DRC>
ステップS210で決定したDRをもとに、設計データの作成が行われる。さらに、作成した設計データに対してDRCが実施され、これにより、デバイス動作・特性に起因する設計不良を抽出して設計データの修正を行う。これらの処理を繰り返すことによって、DRを満たし、かつデバイス動作・特性に対してもスペックを満たした設計データが作成される。
(ステップS230)<テンプレートデータの作成>
ステップS220で新たな設計データを作成した後、この設計データに対してウェハ加工変換差補正c1と、NIL起因の仕上がり寸法の変換差補正(ウェハNIL変換差補正)c2と、テンプレート加工変換差補正c3と、を実施し、その後、テンプレート加工変換差補正c3後の設計データを白黒反転及びミラー反転処理することでテンプレートデータ(EBデータ)を作成する。
ここでのテンプレート加工変換差補正c3は、テンプレート作製工程で発生する加工変換差を補正する処理である。NIL変換差補正c2は、ウェハNIL工程で発生する加工変換差を補正する処理である。ウェハ加工変換差補正c1は、テンプレートを用いたNIL工程で形成されたレジストハードマスク上からウェハ上の被加工膜を加工する工程で発生する加工変換差を補正する処理である。各補正は、変換差が無くなるよう補正される。
図19は、テンプレートデータの補正手順を示すフローチャートである。NIL起因の設計制約を満たした設計データが作成されると(ステップS310)、設計データに対してウェハ加工変換差補正c1とNIL変換差補正c2を行ない(ステップS320,S330)、その後、データの白黒反転・ミラー反転処理を行う(ステップS340)。
さらに、テンプレート加工変換差補正c3、現像ボケ補正が行なわれる(ステップS350,S360)。このとき、テンプレート加工変換差補正c3は、テンプレート加工変換差23Aに基づいて行われ、現像ボケ補正は現像ボケ22に基づいて行われる。
さらに、EB描画補正用MDPとEB近接効果補正が行なわれる(ステップS370)。このとき、EB近接効果補正は、EB近接効果21に基づいて行われる。ステップS320〜S370の処理が行われることによってテンプレートデータ(テンプレート描画データD)が作成される(ステップS380)。
(ステップS240)<テンプレートの作製>
実際のテンプレート描画の際には、近接効果補正処理を施すことによって蓄積エネルギー分布を計算し、蓄積エネルギー分布に基づいてビームの照射量を描画位置毎に制御する。これにより、所望のテンプレート描画ターゲット通りにパターン形成することができる。EB描画の際には、EB描画後のPEBや現像による影響を重畳して、最終的なEBレジストパターンが形成される。そして、EBレジストパターンをマスク材にして、テンプレートのHMおよびQzが加工され、その後、最終的なテンプレート形状が計測される。これにより、テンプレートを加工する際のマイクロローディング効果の影響や粗密差影響を反映した仕上がり形状を得ることができる。この後、テンプレートからCrストライプ(Crの剥離処理)し、洗浄することによってテンプレートが完成する。
(ステップS250)<テンプレートの検証>
テンプレートの仕上がり寸法・形状(出来栄え)が所望の寸法・形状規格を満たすか否かが検証され確認される。所望の寸法・形状規格を満たす場合は、このテンプレートが合格(OK)と判定されて次工程にテンプレートが供給される。
一方、EB描画パラメータをふっても所望のスペックを満たさない場合は、ステップS230に戻る。そして、テンプレート作製パラメータの修正やEB描画データの近接効果補正処理を実施することによって、新たなEB描画データを作成し、再度テンプレートを作製する。テンプレートが合格と判定されるまで、ステップS230〜S250の処理が繰り返され、これにより所望のスペックを満たしたテンプレートが作製される。
ステップS230〜S250の処理を繰り返しても所望のスペックを満たすテンプレートを作製できない場合、ステップS210に戻ってDRや回路レイアウトの変更を実施する。そして、設計データの修正を実施して、再度描画データ作成からテンプレート作製までの処理を実施する。
そして、テンプレートの仕上がり寸法・形状が所望の寸法・形状規格を満たすか否かが検証される。EB描画パラメータをふっても所望のスペックを満たさない場合は、S230〜S250の処理が繰り返される。ステップS230〜S250の処理を繰り返しても所望のスペックを満たすテンプレートを作製できない場合、ステップS210〜S250の処理、ステップS230〜S250の処理が繰り返される。テンプレートが合格と判定されるまで、ステップS210〜S250の処理、ステップS230〜S250の処理が繰り返され、これにより所望のスペックを満たしたテンプレートが作製される。
(ステップS260)<ウェハNIL処理>
この後、合格と判定されたテンプレートを用いてウェハ7へのNIL処理を行い、ウェハ7上にレジストパターンを形成する。そして、ウェハ7上へのレジストパターンに対してパターンの寸法検査および欠陥検査が実施される。
(ステップS270)<NIL後の結果検証、修正>
レジストパターンの寸法検査、欠陥検査によって、NIL後のレジストパターンの寸法、形状、欠陥が確認される。換言すると、NIL後のレジストパターンが所望通りに仕上がっているか否かが確認される。そして、NIL後のレジストパターンの確認結果に基づいて、NIL条件(ドロップレシピと充填時間)が算出される。具体的には、NIL条件は、下地基板の影響とテンプレートの仕上がり形状・欠陥情報を加味することで算出される。また、NIL条件は、所望のRLT(レジスト残膜厚)に仕上がっているか否かに基づいて設定してもよい。
レジストパターンの寸法が不合格(NG)の場合、NIL離型材成分の変更、ドーズ量変更、RLT変更などによって寸法修正が可能な場合は、これらのNILプロセス変更によって再度NIL処理を実施する。そして、レジストパターンの寸法検証とNILプロセス変更と、をレジストパターンの寸法が所望のスペックに入るまで繰り返し実験される。
これらの繰り返し実験を行ってもレジストパターンの寸法がNGの場合は、ステップS230に戻る。そして、インプリントによる変換差パラメータの変更やマスクの加工プロセスパラメータの変更を実施してEB描画データを再作成する。もしくは、EB描画データの近接効果補正処理を、インプリントプロセスによる寸法変動を補正(吸収)するよう変更して、新たなEB描画データを作成し、再度テンプレートを作製する。これらの繰り返しで、所望のスペックを満たしたテンプレートを作製して、作製したテンプレートを用いてインプリント処理し、レジスト寸法などを確認する処理が繰り返される。
ステップS230に戻ってEB描画データを再作成しても所望のNIL後パターンを形成することが困難であれば、ステップS210に戻る。そして、DRや回路レイアウトを変更して設計データの修正を実施し、再度描画データの作成、テンプレート作製、NILを実施する。
また、欠陥検査が不合格の場合、すなわち、(1)Non-Fill起因の未充填不良が発生した場合、または(2)離型欠陥が発生した場合には、以下に示すフローでデータ修正、実験検証を行って、欠陥検査がスペックを満たすようにする。
(1)の場合、レジストのドロップレシピの最適化によって対応可能か検討する。具体的には、テンプレートの出来栄え・形状を反映させたドロップレシピを作成し、再度NIL、欠陥検査を行う。欠陥が低減しない場合は、許容可能な範囲で充填時間をパラメータとして振り、欠陥評価を行う。これらのNILプロセスパラメータの変更で欠陥が改善しない場合、ステップ210またはステップS230に戻ってデバイス/プロセスインテグレーションで許容可能な範囲でパターン分割やダミーパターンを発生させる。そして、再度テンプレート作製、NIL、欠陥評価を行う。これらの処理を繰り返すことによって所望の欠陥スペックを満たしたNIL後パターンの形成を行う。
また、(2)の場合、離型材成分の見直し等のNILプロセスの変更で対応できる場合は、NILプロセスの変更を行う。一方、NILプロセスの変更では対応できない場合、ステップS210またはステップS230に戻る。そして、離型欠陥発生箇所近傍にダミーパターンを発生させるか、またはデバイス/プロセスインテグレーションで許容可能な範囲内でパターン修正や回路レイアウト修正など実施して、離型力を低減させる。これにより、離型欠陥の低減を実施する。離型欠陥を検証する際には、EB描画データの修正、テンプレート作製、ウェハNIL、欠陥評価によって離型欠陥の低減を確認する。
(ステップS280)<被加工膜9の加工>
NILで形成されたレジストパターンをマスクにして、被加工膜9のエッチングが行われる。このとき、被加工膜9がスタックの場合は、スタック加工プロセスが行われる。また、被加工膜9をエッチングする際には、RLTブレイクスルーエッチングが行われる。
(ステップS290)<加工後寸法の確認>
ウェハ7上の被加工膜9がパターニングされた後、被加工膜9の最終加工後寸法(パターン寸法)が確認される。このとき、ウェハ加工変換差も確認される。最終加工寸法が寸法スペックNGである場合や、インテグレーション上NGである場合は、ステップS230に戻る。そして、加工変換差量を修正し、MDP処理の内容を修正してEB描画データを再作成する。そして、テンプレート作製、NIL、ウェハ加工、最終寸法の確認を行う。これらの処理を行っても、寸法スペックNGや、インテグレーション上NGである場合、ステップS210に戻って回路レイアウトの修正、DR変更などを実施する。そして、設計データの修正を実施して、再度、描画データ作成、テンプレート作製、NIL、ウェハ加工、最終寸法確認が実施される。
なお、図12で説明した手順は、テンプレート作製、NIL、ウェハ加工の各工程で単独に寸法、形状、欠陥を確認しているが、寸法、形状、欠陥は、単独工程での確認に限らず工程間での確認を行ってもよい。例えば、ウェハ加工後で寸法などがNGであれば、プロセスパラメータ、加工変換差、回路レイアウト、DRの少なくとも1つを変更した場合のMDP後EB描画データをもとに作製したテンプレートの寸法や形状の確認とともに、NIL後の寸法や欠陥などを確認してもよい。これにより、加工プロセスや加工後の不具合を修正するために施した変更によって、テンプレートの仕上がりやインプリント仕上がりが影響を受ける場合であっても、各工程間での検証工程を入れることによって、変更の影響を確認することが可能となる。
このように、本実施の形態で説明した図12のフローを1回以上実施することによって、NILを用いた半導体装置を製造する際の、回路レイアウト、テンプレートデータ、デザインルール、プロセスパラメータの少なくとも1つを決定することが可能となる。これにより、各プロセス工程にて制約される設計制約を明確にしつつ、最適なNILを実施するためのテンプレート描画データおよびプロセス条件を提供することが可能となる。
NILに関する種々の条件(NIL情報)は、例えばウェハプロセスのレイヤ毎に決定される。各レイヤでのNILに関する条件が決定すると、それぞれの条件を用いてウェハへのNIL処理、エッチング加工などが行われ、これにより、半導体デバイスなどのデバイスが作製される。
このように、EB近接効果21、現像ボケ22、テンプレート加工変換差23A、ウェハNIL変換差24、ウェハ加工変換差25に基づいて、テンプレート描画データD、テンプレートデータなどのパターンデータを変更するので、NILを用いて所望のパターン形成を行うことが可能となる。
このように第1の実施の形態によれば、レジスト8Aに関する充填情報、テンプレートの離型に関する離型情報、加工変換差情報のうちの少なくとも1つに従って、設計レイアウトの基板上での仕上がり形状を取得し、ウェハ上に形成する所望のパターン形状と仕上がり形状とを比較して仕上がり形状が所定の評価条件を満たしていない場合に、仕上がり形状が評価条件を満たすよう、集積回路パターンの形成に用いるパターンデータを変更するので、NILを用いた所望のパターン形成を行うことが可能となる。
また、設計レイアウトの危険パターンの個数や種類をモニタするので、危険パターン個数が評価条件を満たすような最適なDRやプロセスパラメータを設定することが可能となる。
(第2の実施の形態)
つぎに、図20−1〜図25を用いてこの発明の第2の実施の形態について説明する。第2の実施の形態では、親テンプレート(マスターテンプレート)を用いてウェハインプリント用の子テンプレートを作製することによって、テンプレート作製フローを2段階にする。具体的には、子テンプレートの原版となる親テンプレートをEB描画で作製する。そして、作製した親テンプレートを基板としてNILを行なうことによって子テンプレート(Daughterテンプレート)を作製(コピー)する。ウェハ上にパターン形成を行なう際には、子テンプレートを用いる。子テンプレートを用いてウェハ上にパターン形成する利点としては、親テンプレートを高精度に作製しておけば、子テンプレートはNIL技術によって安価で均一に作製できるということがあげられる。本実施の形態では、親テンプレートを用いた子テンプレートへのNILと、子テンプレートを用いたウェハへのNILとを実験によって検証し、これによりNILに関する種々の条件を設定する場合について説明する。
(NILのプロセスステップ)
まず、第2の実施の形態に係るNILのプロセスステップについて説明する。NILを用いた第2の実施の形態に係るパターン形成方法は、親テンプレートを作製する親テンプレート作製工程と、子テンプレートを作製する子テンプレート作製工程と、子テンプレート、インプリント装置、レジスト材料を用いて被加工膜上にレジストハードマスクパターンを形成するウェハNIL工程と、インプリントで形成されたレジストハードマスク上から被加工膜を加工するエッチング工程(加工工程)とを含んでいる。このうち、ウェハNIL工程と、エッチング工程は、第1の実施の形態と同様の処理手順であるため、その説明を省略する。
図20−1、図20−2は、第2の実施の形態に係るテンプレート作製工程を示す図である。テンプレート作製工程は、親テンプレート作製工程と、子テンプレート作製工程と、を有している。
親テンプレートの作製には、図20−1(a)に示すように、フォトマスクの作製などに用いられるQzブランクス基板(石英基板1D)を用いる。ここでの石英基板1Dは、親テンプレートとなる6025ブランクスなどである。親テンプレート作製工程では、まず石英基板1D上にHM材料となる被加工膜2D(親テンプレート用の被加工膜)を成膜するとともに、被加工膜(ハードマスク)2D上にEBレジスト3D(図示せず)を塗布する。
そして、設計データに所望のデータ処理を施すことによってテンプレート描画のターゲットデザインに変換されたデータを用いて、電子ビーム(EB)描画装置でEBレジスト3DにEB描画を実施する。
EB描画した後、現像工程を経て、EBレジストパターン3Eが形成される。この後、EBレジストパターン3Eをマスク材として、石英基板1D上の被加工膜2Dをエッチングする。これにより、パターニングされた被加工膜2Eが形成される(図20−1(b))。例えば、Qzブランクス基板上のハードマスク材料としては、CrやMoSi等が用いられる。
この後、レジスト残りをアッシングし、石英基板1Dを洗浄して、パターニングされた被加工膜2Eをマスクに、石英基板1Dをエッチングする。これにより、パターニングされた石英基板1Eが形成される(図20−1(c))。
石英基板1Eのエッチング深さは、子テンプレートをNILで作製する上で必要な高さのレジストパターンが形成されるよう設定される。換言すると、子テンプレートを用いてウェハNILした場合にインプリントレジストに求められるレジスト高さを供給できるよう、子テンプレートのQz掘り深さが設定される。そして、この子テンプレートのQz掘り深さが得られるよう、子テンプレートのQz加工およびHM加工のプロセスインテグレーションに従って親テンプレートの深さが決定される。また、石英基板1Dをエッチング加工した後の側壁角度は底面に対して90度に近いことが望ましいが、インプリント時の制約によってはテーパー加工してもよい。
石英基板1Eの形成後、被加工膜2Eを除去して洗浄し、6025ブランクスである石英基板1Eを4分割することによって、親テンプレートが完成する。なお、石英基板1Eを4分割するか否かは、子テンプレートを作製するナノインプリント装置の仕様によって決まるものであり、ダイシング工程を行うことなく石英基板1Eをブランクスサイズのままで使用してもよい。
つぎに、上述した製造フローによって作製された親テンプレートを用いた子テンプレートの製造フローを図20−1(d)、図20−2(e)を用いて説明する。子テンプレートは、インプリント装置で親テンプレートを用いてパターニングされる。
図20−1(d)に示すように、加工のためのHMやQz基板は親テンプレートの製造フローと同様でもよいが、NILによって子テンプレートをパターニングするので、NILレジスト8Bを塗布するドロップレシピを作成して、インプリントすることになる。ドロップレシピの作成フローは、上述したウェハNILにおけるドロップレシピの作成フローと同様であるので、その説明は省略する。
ドロップレシピ作成のために参照する設計データは、子テンプレート作製工程におけるパターニングであるので、親テンプレートの仕上がり形状を反映したデータでなければならない。これは、MDP(Mask Data Preparation)によるデータ処理フローによって作成してもよいし、親テンプレートの出来栄えを観察した結果(SEM観察等)を用いてもよい。また、ドロップレシピのために参照する情報は、寸法に対してMDP処理された平面デザインのみとは限らず、テーパー角や、テンプレート(親テンプレート、子テンプレート)の堀深さ、欠陥情報等の形状・出来栄え情報などを参照してもよい。これにより、更に現実に即したドロップレシピを作成することが可能となる。
適切に作成されたドロップレシピとインプリントプロセス条件を用いてNILを行なうことにより、子テンプレート基板上に適切なインプリントレジストパターンを形成することができる。子テンプレートの場合、親テンプレートとは異なり、NILによって子テンプレートのパターンが形成されるので、現像工程によるボケなどは発生しない。
子テンプレートの作製には、フォトマスクの作製などに用いられるQzブランクス基板(石英基板1F)を用いる。ここでの石英基板1Fは、子テンプレートとなる6025ブランクスなどである。子テンプレート作製工程では、まず石英基板1F上にHM材料となる被加工膜2F(子テンプレート用の被加工膜)を成膜するとともに、被加工膜(ハードマスク)2F上に光硬化性のレジスト(ウェハNILレジスト)8Bが塗布される。
レジスト8Bは、親テンプレートである石英基板1Eが押し付けられた状態で光照射されることによって、パターニングされる。この後、子テンプレートである石英基板1Fから親テンプレートである石英基板1Eが引き離される(離型)。離型後にレジスト残膜(レジストパターン8A下部に残る薄膜)を除去した後、パターニングされたレジスト8Bをマスクとして被加工膜2Fがエッチングされ、これにより被加工膜2Fがパターニングされる(図20−1(d))。
この後、レジスト残りをアッシングし、石英基板1Fを洗浄して、パターニングされた被加工膜2Fをマスクに、石英基板1Fをエッチングする。これにより、パターニングされた石英基板1Gが形成される(図20−2(e))。ここでの、石英基板1Gの堀深さは、ウェハNILで必要なレジストパターン高さが形成されるよう設定されている。
この後、石英基板1G(子テンプレート)を用いてウェハ7などの基板に、パターニングを行う。ここでのウェハ7は、石英基板1Gに形成されたパターンをインプリントによって転写するためのプロセス基板(シリコン基板など)である。
ウェハ7の上面には、ハードマスク材料となる被加工膜9(ウェハ用の被加工膜)(HM/Stacck膜)が積層されている。ウェハ7の被加工膜9上には、光硬化性のレジスト(ウェハNILレジスト)8Aが塗布される。レジスト8Aは、石英基板1Bが押し付けられた状態で光照射されることによって、パターニングされる(図20−2(f))。この後、ウェハ7から石英基板1Gが引き離される。そして、パターニングされたレジスト8Aをマスクとして被加工膜9がエッチングされ、これにより被加工膜9がパターニングされる(図20−2(g))。
(第2の実施の形態に係るNILでの寸法変動要因)
つぎに、本実施形態に係るNIL情報の決定方法について説明する。図21は、NILでの寸法変動に寄与する変換差要因と近接効果を説明するための図である。なお、図21に示す変換差要因のうち、図11に示した変換差要因と同様の変換差要因については同一の符号を付している。本実施の形態における親テンプレート作製工程、ウェハNIL工程、被加工膜の加工工程は第1の実施の形態と同様であるが、本実施の形態では、これらの工程に加えて子テンプレート作製工程の変換差を考慮する必要がある。
子テンプレートは、NIL工程によってパターン転写されるので、子テンプレートパターンが親テンプレートパターンに対して白黒反転していることを考慮しつつ、NIL工程による変換差と、子テンプレートによる加工変換差を取り込んでNIL情報を設計しなければならない。すなわち、第1の実施の形態で説明した変換差に、子テンプレートのインプリント変換差と加工変換差をさらに加えて設計データにMDPを行なう必要がある。
親テンプレートは、設計データをMDP処理することで作成されたテンプレートデータであるEB描画データ(テンプレート描画データD)をEB描画(s11)することによってQzブランクス基板上にパターニングされる。
EB描画の際には、EB描画によってEBレジスト3A中に蓄積されたエネルギー分布(潜像分布)を、PEB工程と、EBレジスト現像工程(s12)を経ることでEBレジスト3Aにパターン形成させる。その後、HM(被加工膜2A)を加工してHMにパターニングし、パターニング後の被加工膜2BをマスクとしてQzブランクス基板を加工することによって親テンプレート加工(s13)する。そして、HMを剥離してテンプレートは完成する。テンプレート描画データDは、テンプレート作製工程(s11〜s13)での、EB描画における近接効果(EB近接効果21)と、EB現像プロセスにおける現像ボケ22と、親テンプレートへの加工プロセスを経ることによる親テンプレート加工変換差23Bと、を全て考慮した補正ルールに従って作成しておく。
さらに、子テンプレートは、親テンプレートを用いたNIL処理によって(s14)、Qzブランクス基板上にパターニングされる。その後、HM(被加工膜2A)を加工してHMにパターニングし、パターニング後の被加工膜2FをマスクとしてQzブランクス基板を加工することによって子テンプレート加工(s15)する。そして、HMを剥離して子テンプレートは完成する。テンプレート描画データDは、テンプレート作製工程(s14,s15)での、親テンプレートから子テンプレートへのNILによって生じる変換差(子テンプレートNIL変換差31)と、子テンプレートへの加工プロセスを経ることによる子テンプレート加工変換差32と、を全て考慮した補正ルールに従って作成しておく。
この後、所望通りに仕上がった子テンプレートを用いてウェハ7にウェハインプリントし(s16)、インプリントレジストパターンを形成する。このインプリントレジストパターンをHMにして被加工膜9をエッチングすることで、ウェハ7への加工後パターンの形成(ウェハ加工)が行われる(s17)。テンプレート描画データDは、ウェハパターニング工程(s16,s17)での、NILによる変換差(ウェハNIL変換差24)と、被加工膜9の加工変換差(ウェハ加工変換差25)と、を考慮した補正ルールに従って作成しておく。なお、被加工膜9のエッチングは積層HMによる加工プロセスである場合もあるが、ここでのウェハ加工変換差25は最終寸法に対する加工変換差を指す場合について説明する。
このように、テンプレート作製における変換差および近接効果、ウェハパターニング工程における変換差を、MDP処理することで設計データに対して補正しなければ、所望の加工後パターンを得ることはできない。換言すると、EB近接効果21、現像ボケ22、テンプレート加工変換差23、ウェハNIL変換差24、ウェハ加工変換差25、子テンプレートNIL変換差31、子テンプレート加工変換差32に基づいた補正ルールに従って、テンプレート描画データDを補正する必要がある。
さらに、各工程における回路パターン、レイアウトに対する制約条件・要求スペックを全て満たす形でテンプレート描画データDは作成されている必要があるので、これらの制約条件・要求スペックを包含するような、DR、回路レイアウト、プロセスパラメータを見いだせなければ、十分な歩留まりを得ることのできるデバイス製造プロセスは構築できない。そこで、本実施の形態では、以下に説明するフローを用いて、十分な歩留まりを得ることが可能なテンプレート描画データDの作成、デザインルールおよびプロセスパラメータの決定を行う。
図22は、第2の実施の形態のNILに用いるパターンまたは処理条件を決定する手順を示すフローチャートである。図22では、NILを用いた半導体装置を製造する際の、回路レイアウト、テンプレートデータ、デザインルールおよびプロセスパラメータの少なくとも1つを決定するフローを示している。なお、図22に示す処理のうち、図12に示した処理と同様の処理についてはその説明を省略する。第2の実施の形態と第1の実施の形態とで異なるのは、第2の実施の形態では、子テンプレート作成に伴う設計制約(DR)、変換差がさらに加わることである。
(ステップS410)<DRの決定>
NILに用いるパターンは、例えば前世代の設計データをコンパクションしたデータを用いるなどして既存のパターンをシュリンクし作製する。また、次世代で用いる加工条件およびNIL条件を考慮したシミュレーションもしくは実験により、新規プロセス条件、新規DR、回路レイアウトを暫定決定する。この際、テンプレート作製プロセスに関するシミュレーションや実験データに基づくDRも取り込むようにする。
本実施の形態では、EB描画によって作成する親テンプレートに関する制約に加え、子テンプレートのNILによる制約を加えてパターン設計するようなDRを設定しておく。図23は、パターンサイズ(スペース寸法)とインプリントレジストの充填時間との関係を示す図である。図23に示すグラフの横軸がパターンサイズの最大パターン(溝)であり、縦軸がインプリントレジストの充填に必要な充填時間である。
例えば、図23に示す関係がある場合、スループットの観点から1ショットの充填時間を20秒以内にしなければならない制約があったとすると、インプリントプロセスにおける設計制約として「テンプレートの溝幅≦300nm以下」が設定される。少し正確性を欠くが簡単のため、第1の実施の形態の図14(EB描画制約+テンプレート加工変換差による設計制約)のDRに、更に子テンプレート作成の際のNIL工程と子テンプレートを用いたウェハNIL工程のスループット制約を加えた制約が、図24に示すDRとなる。
図24は、第2の実施の形態に係る、テンプレートの加工後の仕上がりパターン寸法とテンプレートに形成不可能なパターン寸法との関係を示す図である。図24では、図14と同様に、1次元のLSパターンの加工後パターンが所望のスペックに仕上がっているか否かの判定結果を示している。
図24に示す領域A5は、インプリントのスループット制約によって規定される違反デザインエリアである。このため、1次元のLS(ライン&スペース)に領域A3,A4,領域A5の禁止エリアを加えた制約が、設計に対して化せられることになる。なお、スペースとラインで共に制約がかけられているのは、親テンプレートと子テンプレートのパターンが白黒(凹凸)反転していることに起因する。その他のインプリント起因、加工起因の変換差に関しては、第1の実施の形態と同様の設計制約付加となるので、その説明は省略するが、子テンプレート作製工程分の変換差が更に加わるので、設計に対する制約は更に大きくなる。
また、プロセス起因の回路レイアウト上の危険点に関しても、第1の実施の形態と同様に、回路レイアウトの離型性検討実験、離型性評価シミュレーション、充填不良検討実験、充填シミュレーションなどによって危険パターンの抽出を行なう。そして、必要に応じてレイアウト修正やプロセス変更・改善などを行う。
(ステップS420)<設計データの作成、DRC>
ステップS410で決定したDRをもとに、親テンプレートの設計データの作成が行われる。さらに、作成した設計データに対してDRCが実施され、これにより、デバイス動作・特性に起因する設計不良を抽出して設計データの修正を行う。これらの処理を繰り返すことによって、DRを満たし、かつデバイス動作・特性に対してもスペックを満たした設計データが作成される。
(ステップS430)<親テンプレートデータの作成>
ステップS420で新たな設計データを作成した後、この設計データに対して、子テンプレートを用いたウェハ加工変換差補正c11と、子テンプレートによるNIL変換差補正c12と、子テンプレートを加工する際の子加工変換差補正c13と、親テンプレートから子テンプレートへのNIL変換差補正(親テンプレートによるNIL変換差補正)c14と、親テンプレートを加工する際の親テンプレート加工変換差補正c15と、を実施することによって、親テンプレートデータ(EBデータ)(設計データ)を作成する。親テンプレートデータを作成する際には、必要に応じて親テンプレートのEB描画における近接効果補正処理をデータ(図形)演算で行ってもよい。
ここでの親テンプレート加工変換差補正c15は、親テンプレート作製工程で発生する加工変換差を補正する処理である。親テンプレートによるNIL変換差補正c14は、親テンプレートを用いてNIL工程で子テンプレートを作製する際に発生する加工変換差を補正する処理である。子テンプレートによるNIL変換差補正c12は、子テンプレートを用いたウェハNIL工程で発生する加工変換差を補正する処理である。子加工変換差補正c13は、親テンプレートを用いたNIL工程で形成されたレジストハードマスク上から子テンプレート上の被加工膜を加工する工程で発生する加工変換差を補正する処理である。ウェハ加工変換差補正c11は、子テンプレートを用いたNIL工程で形成されたレジストハードマスク上からウェハ上の被加工膜を加工する工程で発生する加工変換差を補正する処理である。各補正は、変換差が無くなるよう補正される。
図25は、親テンプレートデータの補正処理手順を示すフローチャートである。NIL起因の設計制約を満たした親テンプレートの設計データが作成されると(S610)、設計データに対してウェハ加工変換差補正c11と子テンプレートによるNIL変換差補正c12を行ない(ステップS620,S630)、その後、データの白黒反転・ミラー反転処理を行う(ステップS640)。
さらに、子加工変換差補正c13と親テンプレートによるNIL変換差補正c14とが行われ(ステップS650)、その後、補正後の設計データに対して再びデータの白黒反転・ミラー反転処理が行なわれる(ステップS660)。
その後、親テンプレート加工変換差補正c15が実施され(ステップS670)、現像ボケ補正が行なわれる(ステップS680)。親テンプレート加工変換差補正は、テンプレート加工変換差23に基づいて行われ、現像ボケ補正は現像ボケ22に基づいて行われる。
さらに、EB描画補正用MDPとEB近接効果補正が行なわれる(ステップS690)。このとき、EB近接効果補正は、EB近接効果21に基づいて行われる。EB描画補正用MDPとEB近接効果補正が完了した設計データが、親テンプレートデータとなる。ステップS610〜S670の処理が行われることによって親テンプレートのテンプレートデータ(テンプレート描画データD)が作成される(ステップS700)。
(ステップS440)<親テンプレートの作製>
次にテンプレートデータを用いて親テンプレートを作製する。実際のテンプレート描画の際には、近接効果補正処理を施すことによって蓄積エネルギー分布を計算し、蓄積エネルギー分布に基づいてビームの照射量を描画位置毎に制御する。これにより、所望のテンプレート描画ターゲット通りにパターン形成することができる。EB描画の際には、EB描画後のPEBや現像による影響を重畳して、最終的なEBレジストパターンが形成される。そして、EBレジストパターンをマスク材にして、テンプレートのHMおよびQzが加工され、その後、最終的な親テンプレート形状が計測される。これにより、親テンプレートを加工する際のマイクロローディング効果の影響や粗密差影響を反映した仕上がり形状を得ることができる。この後、親テンプレートからCrストライプ(Crの剥離処理)して、洗浄することによって親テンプレートが完成する。
(ステップS450)<親テンプレートの検証>
親テンプレートの仕上がり寸法・形状(出来栄え)が所望の寸法・形状規格を満たしているか否かが検証され確認される。所望のスペック(寸法・形状規格)を満たす場合は、この親テンプレートが合格と判定されて次工程に親テンプレートが供給される。
一方、EB描画パラメータをふっても所望のスペックを満たさない場合は、ステップS430に戻る。そして、親テンプレートの作製パラメータの修正やEB描画データの近接効果補正処理を実施することによって、新たなEB描画データを作成し、再度親テンプレートを作製する。親テンプレートが合格と判定されるまで、ステップS430〜S450の処理が繰り返され、これにより所望のスペックを満たした親テンプレートが作製される。具体的には、ステップS430に戻ってテンプレート作製パラメータを修正するか又はEB描画データの近接効果補正データ処理を実施することによって新たなEB描画データを作成し、再度、親テンプレートを作製する。
ステップS430〜S450の処理を繰り返しても所望のスペックを満たす親テンプレートを作製できない場合、ステップS410に戻ってDRや回路レイアウトの変更を実施する。そして、設計データの修正を実施して、再度描画データ作成からテンプレート作製までの処理を実施する。
(ステップS460)<子テンプレートの作製>
ステップS440で作製した親テンプレートを元に、子テンプレートを作製する。子テンプレートは、親テンプレートをマスクとしてNILでパターン転写されることによって作製される。このため、第1の実施の形態で説明したウェハへのNILと同様に、親テンプレートの凹凸形状・分布を反映したレジストドロップレシピを作成して、材料を子テンプレート用Qz(HM成膜済)に吐出することでNILを実施する。子テンプレート用のプロセスは、親テンプレートの作製プロセスとパターニング工程以外は同一でもよく、HMとしてCrやMoSiが用いられる。これは、フォトマスクのプロセス開発の延長上の技術として活用できるからである。
(ステップS470)<子テンプレートの検証>
この後、ステップS460で作製された子テンプレートの仕上がり寸法・形状が所望の寸法・形状規格を満たしているか否かが検証される。所望のスペックを満たす場合は、この子テンプレートが合格と判定されて次工程に子テンプレートが供給される。
一方、寸法が不合格の場合は、親テンプレートが再作製される。親テンプレートの作製の際に、EB描画パラメータをふっても所望のスペックを満たさない場合、ステップS430に戻る。そして、親テンプレートの作製パラメータの修正やEB描画データの近接効果補正データ処理を実施することによって、新たなEB描画データを作成し、再度子テンプレートを作製する。子テンプレートが合格と判定されるまで、ステップS430〜S470の処理が繰り返され、これにより所望のスペックを満たした子テンプレートが作製される。
また、子テンプレートの検証処理として、寸法のみならず出来栄え検査を実施してもよい。この場合、特にインプリント起因の欠陥を検査して欠陥発生箇所を特定し、さらに欠陥種別に分類する。NIL起因の欠陥のうち充填不良欠陥の場合は、(1)ドロップレシピの最適化または(2)回路レイアウトでの修正を実施する。また、NIL起因の欠陥のうち離型欠陥の場合は、(3)プロセス条件の変更・改良または(4)回路レイアウトの変更によって欠陥を無くす。なお、これらの欠陥対策として、DRの変更や材料等のプロセス条件変更を実施してもよい。欠陥スペックOKとなった子テンプレートが次工程に供給される。
(ステップS480)<ウェハNIL処理>
この後、合格と判定された子テンプレートを用いてウェハ7へのNIL処理を行い、ウェハ7上にレジストパターンを形成する。そして、ウェハ7上へのレジストパターンに対してパターンの寸法検査および欠陥検査が実施される。
(ステップS490)<NIL後の結果検証、修正>
第1の実施の形態と同様に、レジストパターンの寸法検査、欠陥検査によって、NIL後のレジストパターンの寸法、形状、欠陥が確認される。換言すると、NIL後のレジストパターンが所望通りに仕上がっているか否かが確認される。そして、NIL後のレジストパターンの確認結果に基づいて、NIL条件(ドロップレシピと充填時間)が算出される。具体的には、NIL条件は、下地基板の影響と子テンプレートの仕上がり形状・欠陥情報を加味することで算出される。また、NIL条件は、所望のRLT(レジスト残膜厚)に仕上がっているか否かに基づいて設定してもよい。
レジストパターンの寸法が不合格の場合、NIL離型材成分の変更、親テンプレートを作製する際のEBドーズ量変更による親テンプレートの寸法調整、ウェハNILのRLT変更などによって寸法修正が可能な場合は、これらのNILプロセス変更によって再度NIL処理を実施する。なお、子テンプレートのRLT変更によってレジストパターンの寸法調整を行なってもよい。
レジストパターンの寸法検証とNILプロセス変更と、をレジストパターンの寸法が所望のスペックに入るまで繰り返し実験される。具体的には、レジストパターンの寸法が所望のスペックに入るまで各種プロセス条件を振ったイタレーション実験が行なわれる。
これらの繰り返し実験を行ってもレジストパターンの寸法がNGの場合は、ステップS430に戻る。そして、インプリントによる変換差パラメータの変更や親テンプレートの加工プロセスパラメータの変更を実施してEB描画データを再作成する。もしくは、EB描画データの近接効果補正処理を、インプリントプロセスによる寸法変動を補正(吸収)するよう変更して、新たなEB描画データを作成し、再度、親テンプレート、子テンプレートを作製する。これらの繰り返しで、所望のスペックを満たした子テンプレートを作製して、作製した子テンプレートを用いてウェハインプリント処理し、レジスト寸法などを確認する処理が繰り返される。
ステップS430に戻ってEB描画データを再作成しても所望のNIL後パターンを形成することが困難であれば、ステップS410に戻る。そして、DRや回路レイアウトを変更して設計データの修正を実施し、再度描画データの作成、テンプレート作製、NILを実施する。
また、欠陥検査が不合格の場合、すなわち、(1)Non-Fill起因の未充填不良が発生した場合、または(2)離型欠陥が発生した場合には、以下に示すフローでデータ修正、実験検証を行って、欠陥検査がスペックを満たすようにする。
(1)の場合、レジストのドロップレシピの最適化によって対応可能か検討する。具体的には、子テンプレートの出来栄え・形状を反映させたドロップレシピを作成し、再度ウェハNIL、欠陥検査を行う。欠陥が低減しない場合は、許容可能な範囲で充填時間をパラメータとして振り、欠陥評価を行う。これらのウェハNILプロセスパラメータの変更で欠陥が改善しない場合、ステップ410またはステップS430に戻ってデバイス/プロセスインテグレーションで許容可能な範囲でパターン分割やダミーパターンを発生させる。そして、再度、親テンプレート作製、子テンプレート作製、ウェハNIL、欠陥評価を行う。これらの処理を繰り返すことによって所望の欠陥スペックを満たしたウェハNIL後パターンの形成を行う。
また、(2)の場合、離型材成分の見直し等のNILプロセスの変更で対応できる場合は、NILプロセスの変更を行う。一方、NILプロセスの変更では対応できない場合、ステップS410またはステップS430に戻る。そして、離型欠陥発生箇所近傍にダミーパターンを発生させるか、またはデバイス/プロセスインテグレーションで許容可能な範囲内でパターン修正や回路レイアウト修正など実施して、離型力を低減させる。これにより、離型欠陥低減を実施する。離型欠陥を検証する際には、EB描画データの修正、テ離型欠陥を検証する際には、EB描画データの修正、親テンプレートの作製、親テンプレートの検査、子テンプレートの作製、子テンプレートの検査、ウェハNIL、欠陥評価の順番で離型欠陥の低減を確認する。
(ステップS500)<被加工膜9の加工>
第1の実施の形態での処理と同様に、NILで形成されたレジストパターンをマスクにして、被加工膜9のエッチングが行われる。このとき、被加工膜9がスタックの場合は、スタック加工プロセスが行われる。また、被加工膜9をエッチングする際には、RLTブレイクスルーエッチングが行われる。
(ステップS510)<加工後寸法の確認>
この後、ウェハ加工変換差のチェックを行う。ウェハを加工した後の加工寸法(ファイナル寸法)が寸法スペックアウト(NG)の場合、ウェハNIL工程のRLT膜厚振りや加工条件振りにてファイナル寸法をスペックインさせることができて、所望のプロセスマージンを確保できる場合には、ウェハプロセス工程のみのプロセス条件変更で対応可能となる。ウェハプロセス工程での対応が不可能(マージン無し)な場合、ステップS430に戻ってウェハ加工変換差量の修正を実施し、MDP処理内容を修正してEBデータを作成する。そして、親テンプレートの作製、親テンプレートの検査、子テンプレートの作製、子テンプレートの検査、ウェハNIL、レジストパターンの評価、ウェハ加工、ファイナル寸法の確認の順番で各処理が行われる。
この再度のファイナル寸法の確認においても、ファイナル寸法がNGの場合は、ステップS410に戻ってレイアウト修正またはDR変更を実施することによって、設計データの修正を実施する。そして、EB描画データの作成、親テンプレートの作製、親テンプレートの検査、子テンプレートの作製、子テンプレートの検査、ウェハNIL、レジストパターンの評価、ウェハ加工、ファイナル寸法の確認の順番で各処理が行われる。これらの処理のイタレーションにて回路レイアウト、テンプレートデータ、デザインルール及びプロセスパラメータの少なくとも1つを最適化して修正することができる。
なお、図22で説明した手順は、親テンプレートの作製、子テンプレートの作製、ウェハNIL、ウェハ加工の各工程で単独に寸法、形状、欠陥を確認しているが、寸法、形状、欠陥は、単独工程での確認に限らず工程間での確認を行ってもよい。例えば、ウェハ加工後で寸法などがNGであれば、プロセスパラメータ、加工変換差、回路レイアウト、DRの少なくとも1つを変更した場合のMDP後EB描画データをもとに作製した子テンプレートの寸法や形状の確認とともに、NIL後の寸法や欠陥などを確認してもよい。これにより、加工プロセスや加工後の不具合を修正するために施した変更によって、テンプレートの仕上がりやインプリント仕上がりが影響を受ける場合であっても、各工程間での検証工程を入れることによって、変更の影響を確認することが可能となる。
このように、本実施の形態で説明した図22のフローを1回以上実施することによって、NILを用いた半導体装置の製造の際の、回路レイアウト、テンプレートデータ、デザインルール、プロセスパラメータの少なくとも1つを決定することが可能となる。これにより、各プロセス工程にて制約される設計制約を明確にしつつ、最適なNILを実施するための親テンプレート描画データおよびプロセス条件を提供することが可能となる。
このように第2の実施の形態によれば、子テンプレートNIL変換差31、子テンプレート加工変換差32に基づいてテンプレート描画データDなどのパターンデータを変更するので、子テンプレートを用いたNILにおいても所望のパターン形成を行うことが可能となる。