JP2011528864A5

JP2011528864A5 -

Info

Publication number: JP2011528864A5
Application number: JP2011520107A
Authority: JP
Filing date: 2009-07-16
Publication date: 2013-11-21
Anticipated expiration: 2029-07-16

Description

図１Ａは、本発明の一実施形態による半導体デバイス製造中の度量衡計測法を説明する一連の断面図を示すフローチャートである。図１Ａ中、使用する度量衡計測法には前方フィードと側方フィードとセル再使用技術が含まれる。フローチャートは、平版印刷−エッチング−平版印刷−エッチングの二重パターン形成平版印刷セットアップに使用される度量衡計測法をそのまま説明するものである。平版印刷−平版印刷−エッチングの二重パターン形成平版印刷や単一パターン形成平版印刷やスペーサパターン形成に対応して実装することができ、また様々な他の環境下で度量衡計測を行なうよう実装することもできるために、この度量衡計測法は、この種の二重パターン形成平版印刷に使用するよう限定はされない。図１Ａは、４セルターゲット配置を用いる前方フィードと側方フィードとセル再使用度量衡計測からなるこの方法を示すものであり、この配置は異なる領域においてターゲットとされるサンプルのスクライブラインに沿って整列する４個のターゲットセルと、一方向にだけ度量衡計測値を処理する光波散乱計測技法とを含むものである。前方フィードと側方フィードとセル再使用度量衡計測法は、所与の環境下で必要とされる度量衡計測値の種別に応じて異なる目録のターゲットセルを用いて具現化することができる。さらに、分光法および／または角分解光波散乱計測や反射率計や楕円偏光法等を介し、光波散乱計測技法を実装することができる。

図１Ａに示す例によれば、計測対象のパターン形成サンプルには、手順の各工程ごとにフォトレジスト１０１とハードマスク１０２とパターン形成層１０３と絶縁層１０４と既存パターン１０５とを含む最大５つの層を含めることができる。無論、異なる環境下にあっては、より多いかまたはより少ない層を存在させることができる。しかしながら、たとえ異なる数の層を用いようとも、前方フィードと側方フィードとセル再使用度量衡計測法は自動化製法の生成を依然として実行可能とし、前方フィードと側方フィードとセル再使用とを提供することができる。一例を挙げるに、４ターゲットセルの配置はセル１・１０６とセル２・１０７と、セル３・１０８とセル４・１０９とを用いて実装することができ、各セルはサンプルのスクライブラインに沿う異なる領域を覆うよう位置決めすることができる。先ず、セル１は、既存パターン１０５と絶縁層１０４とパターン形成層とハードマスク１０２とを用いたサンプルＰの臨界寸法計測に使用することができる。セル２・１０７は、サンプルＰの皮膜度量衡を計測するのに用いることができる。セル２を用いて得られる皮膜度量衡計測値からの情報は、そこでＦＳと標識付けされた左向きの矢印により示される如くセル１・１０６に対し行なわれる計測に対し側方フィードすることができる。これらの皮膜度量衡計測値には、皮膜肉厚や皮膜の屈折分散品質や皮膜誘電体分散品質を含めることができる。セル１・１０６に用いる計測ツールあるいは計測方法は、この情報を用いてサンプルＰの臨界寸法（ＣＤ）度量衡計測をモデリングすることができる。一例を挙げるに、セル１を用いて得られる臨界寸法計測値は、ラインエッジの粗さ（ＬＥＲ：ｌｉｎｅ−ｅｄｇｅｒｏｕｇｈｎｅｓｓ）やライン幅の粗さ（ＬＷＲ：ｌｉｎｅ−ｗｉｄｔｈｒｏｕｇｈｎｅｓｓ）やライン幅（頂部や中間部や底部）や角の丸みやラインの底部の延長部分の計測値であるフッターの寸法とすることができる。

これら２つの計測を行なった後、二重パターン形成平版印刷セットアップの第１の平版印刷工程を完了させることができ、そこではフォトレジスト１０１がハードマスク１０２の頂部に層形成され、現像される。平版印刷工程は、第１の後続形成層内に新規サンプルＬ１を生成し、その層は現像されたフォトレジスト１０１を含んでいて、それが続いて計測される。本例では、セル２・１０７とセル１・１０６は共にこのサンプルの計測に再使用される。サンプルＰからセル２・１０７により計測される皮膜度量衡は、ＦＦと標識付けられた湾曲矢印により示される如く、セル２・１０７の計測へ前方フィードすることができる。そこでセル２・１０７をサンプルＬ１をターゲットとする計測に用いることができ、このセルはそこでサンプルＬ１の臨界寸法（ＣＤ）度量衡計測のモデリングに用いられる。この時点で、サンプルＬ１からのセル２・１０７のＣＤは、ここでサンプルＬ１をターゲットとするセル１・１０６における計測工程に対して側方フィードすることができる。同時に、サンプルＰからサンプリングされたセル１・１０６のＣＤは、ここでＬ１をターゲットとするセル１・１０６における計測工程に対して前方フィードすることができる。サンプルＰからサンプリングされたセル１・１０６のＣＤの前方フィード時に、サンプルＰからセル１・１０６を使ってサンプリングされた厳密なＣＤに代え、ＣＤの開始推定値を前方フィードしてさらにモデリングすることができる。サンプルＬ１をターゲットとするセル１・１０６はこの情報を用い、第１の平版印刷工程Ｌ１後のサンプル間のオーバーレイと当初のサンプルＰのそれを算出することができる。

サンプルの第１回エッチングの完了後に、第２回平版印刷工程を完了させ、第２の後続形成層内に新規サンプルＬ２を生成することができる。この新規サンプルＬ２は、ハードマスク１０２の追加と現像済みフォトレジスト１０４の別の層とを用いた第１のエッチングの完了後の問題とするパターン形成サンプルで構成される。セル２・１０７とセル３・１０８は、サンプルＬ２の度量衡計測を行なうのに再使用することができる。サンプルＥ１からセル３・１０８を使ってサンプリングされた皮膜度量衡は、ここでサンプルＬ２をターゲットとするセル３の計測へ前方フィードされる。セル３・１０８の計測は、この情報を用いてサンプルＬ２のＣＤ度量衡計測をモデリングすることができる。サンプルＥ１からセル２・１０７を使ってモデリングされたＣＤ度量衡は、ここでサンプルＬ２をターゲットとするセル２・１０７の計測へ前方フィードすることができる。サンプルＥ１からサンプリングされたセル２・１０６のＣＤの前方フィード時に、サンプルＥ１からセル２・１０７を使ってサンプリングされた厳密なＣＤに代え、ＣＤの開始推定値を前方フィードしてさらにモデリングすることができる。これと同時にあるいは続いて、サンプルＬ２からセル３・１０７を使ってモデリングされたＣＤ度量衡計測値はサンプルＬ２をターゲットとするセル２・１０７の計測に側方フィードすることができる。セル２・１０７の計測は、この情報を用いてサンプルＬ１とサンプルＰとの間のオーバーレイを算出することができる。同様に、サンプルＬ２からセル３・１０８を使ってモデリングされたＣＤはセル４・１０９の計測に対して側方フィードすることができ、このセルはこの情報を用いてサンプルＬ２と問題とする初期サンプルＰとの間のオーバーレイを算出することができる。

平版印刷−エッチング−平版印刷−エッチングの二重パターン形成セットアップを完了する最後の工程が、第２回エッチング工程である。得られたサンプルＥ２は、パターン形成された層１０３と絶縁層１０４と既存のパターン１０５とを含んでいる。セル２・１０７とセル３・１０８とセル４・１０９を再使用し、このサンプルＥ２における度量衡計測値をサンプリングする。セル３・１０８は、計測値をサンプリングし、サンプルＥ２上のそのターゲット領域のＣＤのモデリングに用いる。この情報は、そこで両方のセル２・１０７とセル３・１０９の計測に対して側方フィードされる。セル２・１０７の計測においては、この情報を用いてサンプルＥ２上のそのターゲット領域のＣＤをモデリングすることができる。セル３・１０９の計測においては、この情報を用い、サンプルＥ２と初期サンプルＰとの間のオーバーレイを算出することができる。

図１Ａに示した工程の幾つかの変形例は、本発明の実施形態の範囲内にある。限定するのではなく、一例を挙げるに、図１Ｂは本発明の代替の実施形態による半導体デバイスの製造中の度量衡計測法の一つの予測例を示すものである。本実施形態は、３セルターゲット配置を用いる。１つのセルを取り除くことで、先のオーバーレイ計測値からＬ２オーバーレイに対して前方フィードが実行不能にできることに留意されたい。しかしながら、図１Ｂに示した方法に用いるターゲットに必要な設置面積は、図１Ａの方法に用いるターゲットに必要なものよりも実質的には少ない。これは、Ｌ１からＰまでが依然計測され、臨界（すなわち、最も厳しい許容範囲）が本例の場合Ｌ２とＬ１の間にあるために、多くの場合、現実的なトレードオフである。３セル手法の利点は、それがターゲットの全設置面積を低減し、４個使用の事例と、平版印刷１と平版印刷２に関するフォーカス／ドーズと、これに加え、臨界寸法と、平版印刷１から先の印刷および平版印刷２から平版印刷１までのオーバーレイもまた可能とされる点にある。

図１Ｂに示す例によれば、製造し計測するパターン形成サンプルは上記の５層、例えばフォトレジスト１０１とハードマスク１０２とパターン形成する層１０３と絶縁層１０４と既存パターン１０５とを利用することができる。異なる環境下では、より多数あるいはより少数の層を存在させることができる。一例を挙げるに、３個のターゲットセル配置はセル１・１０６とセル２・１０７とセル３・１０８を用いて実装することができ、各セルはサンプルのスクライブラインに沿って異なる領域を覆うよう位置決めすることができる。先ず、セル１・１０６は、既存パターン１０５と絶縁層１０４とパターン形成層１０３とハードマスク１０２とを用いて先の工程からサンプルの臨界寸法（ＣＤ）計測用に用いることができる。セル３・１０８は、フォーカスを計測し、先の工程を行なうのに用いることができる。ＣＤおよびフォーカス／ドーズ計測を行なった後、第１の平版印刷工程ａを完了させることができ、そこでフォトレジスト１０１をハードマスク１０２の頂部に層形成し、現像する。平版印刷工程は、フォトレジスト１０１を現像することで形成される第１の平版印刷層Ｌ１を生成する。第１の平版印刷層Ｌ１はそこで、３個のセル１０６，１０７，１０８を全て用いて計測することができる。本例の場合、セル１・１０６は既存層とＬ１との間のオーバーレイ（ＯＶＬ）の計測において再使用され、セル２・１０７は第１の平版印刷層Ｌ１の臨界寸法（ＣＤ）計測において、セル３・１０８は第１の平版印刷層Ｌ１のフォーカス／ドーズ計測において再使用される。

上記は本発明の好適な実施形態の完全な説明ではあるが、様々な代替例や改変例や等価物を使用することが可能である。それ故、本発明の範囲は上記の説明の参照によらずに判断すべきであり、その代りに添付特許請求の範囲をその等価物の範囲全体と併せ参照して判断すべきである。全ての特徴は、その好悪に関係なく、他の特徴にその好悪に関係なく組み合わせることができる。従属請求項では、不定冠詞「一つの（Ａ）」もしくは「一つの（Ａｎ）」は、明示的にそうでないと断らない限り、この冠詞に続く１つ以上の品目の一つの量を指すものである。従属請求項では、用語「または」は包括的な「または」として解釈すべきであり、すなわち例えば、ＡかＢのいずれかが個別に存在する場合、あるいはＡとＢの両方が存在する場合に、ＡまたはＢが満たされる。添付特許請求の範囲は、所与の請求項において「する手段」なる語句を用いて一つの限定が明示的に具陳されていない限り、ミーンズ・プラス・ファンクション（機能により限定される手段）を含むとして解釈してはならない。
本発明は、たとえば、以下のような態様で実現することもできる。

適用例１：
半導体製造中の度量衡計測方法であって、
ａ）一部製造されたデバイスの層内に形成された第１の試験セルに対する第１回計測をモデリングする工程と、
ｂ）前記層内の第２の試験セルに対する第２回計測を行なう工程と、
ｃ）前記第２回計測からの情報を前記第１回計測の前記モデリングにフィードする工程と、
前記第１と第２の試験セルを含む前記層上に平版印刷パターンが形成された後、ｄ）それぞれ工程ａ）とｂ）からの情報を用いてそれぞれ前記第１と第２の試験セルに対する第３回計測と第４回計測をモデリングする工程とを含む、方法。

適用例２：
工程ａ）は、前記一部製造されたデバイスの前記層内に形成された前記第１の試験セルに対する臨界寸法度量衡計測をモデリングする工程を含む、適用例１の方法。

適用例３：
工程ｂ）は、前記層内の前記第２の試験セルに対し皮膜度量衡計測を行なう工程を含む、適用例１の方法。

適用例４：
工程ｃ）は、前記第２回計測からの前記情報を前記第１回計測の前記モデリングに側方フィードする工程を含む、適用例１の方法。

適用例５：
工程ｄ）は、オーバーレイ度量衡において第３回計測をモデリングする工程を含む、適用例１の方法。

適用例６：
工程ｄ）は、臨界寸法度量衡用に第４回計測をモデリングする工程を含む、適用例１の方法。

適用例７：
工程ｄ）は、前記第１の試験セルに対する前記第１回計測値を前方フィードし、前記第１の試験セルに対する前記第３回計測をモデリングする工程を含む、適用例１の方法。

適用例８：
工程ｄ）は、前記第２の試験セルに対する前記第２回計測値を前方フィードし、前記第２の試験セルに対する前記第４回計測をモデリングする工程を含む、適用例１の方法。

適用例９：
工程ｄ）は、前記第２の試験セルに対する前記第４回計測値を側方フィードし、前記第１の試験セルに対する前記第３回計測をモデリングする工程を含む、適用例１の方法。

適用例１０：
ｅ）前記層上にエッチングが行なわれた後、前記層内の前記第２の試験セルに対する第５回計測をモデリングする工程と、
ｆ）前記層内の第３の試験セルに対し第６回計測を行なう工程と、
ｇ）前記第６回計測からの情報を前記第５回計測の前記モデリングにフィードする工程と、
前記第１と第２と第３の試験セルを含む前記層上に第２の平版印刷パターンが形成された後、ｈ）それぞれ工程ｆ）とｇ）からの情報を用いてそれぞれ前記第２と第３の試験セルに対する第７回計測と第８回計測をモデリングする工程とをさらに含む、適用例１の方法。

適用例１１：
工程ｅ）は、前記第２の試験セルに対する臨界寸法度量衡計測をモデリングする工程を含む、適用例１０の方法。

適用例１２：
工程ｆ）は、前記第３の試験セルに対し皮膜度量衡計測を行なう工程を含む、適用例１０の方法。

適用例１３：
工程ｇ）は、前記第６回計測から前記第５回計測の前記モデリングへ情報を側方給送する工程を含む、適用例１０の方法。

適用例１４：
前記第７回計測はオーバーレイ度量衡計測である、適用例１０の方法。

適用例１５：
前記第８回計測は臨界寸法度量衡計測である、適用例１０の方法。

適用例１６：
工程ｈ）は、前記第２の試験セルについての前記第５回計測値を前方フィードし、前記第２の試験セルに対する前記第７回計測をモデリングする工程を含む、適用例１０の方法。

適用例１７：
工程ｈ）は、前記第３の試験セルについての前記第６回計測値を前方フィードし、前記第３の試験セルに対する前記第８回計測をモデリングする工程を含む、適用例１０の方法。

適用例１８：
工程ｈ）は、前記第３の試験セルに対する前記第８回計測値を側方フィードし、前記第２の試験セルに対する前記第７回計測をモデリングする工程を含む、適用例１０の方法。

適用例１９：
さらに、前記第６回計測値からの情報を用い、前記層内の第４の試験セルに対し第９回計測をモデリングする工程を含む、適用例１０の方法。

適用例２０：
前記第３の試験セルは撮像ターゲットを含む、適用例１０の方法。

適用例２１：
第４の試験セルに対する第９回計測が、前記第３の試験セルに対する前記第６回計測値の前方フィードを含む、適用例２０の方法。

適用例２２：
第４の試験セルに対する第９回計測が、前記第３の試験セルに対する前記第８回計測値の側方フィードを含む、適用例２０の方法。

適用例２３：
前記層に対し第２のエッチングが行なわれ後、
ｉ）前記第２の試験セルに対する第９回計測をモデリングする工程と、
ｊ）前記第３の試験セルに対する第１０回計測をモデリングする工程と、
ｋ）前記第３の試験セルに対する前記第１０回計測からの情報をフィードし、前記第２の試験セルに対する前記第９回計測をモデリングする工程とをさらに含む、適用例１０の方法。

適用例２４：
工程ｉ）は、前記第２の試験セルに対し臨界寸法度量衡計測をモデリングする工程を含む、適用例２３の方法。

適用例２５：
工程ｊ）は、前記第３の試験セルに対し臨界寸法度量衡計測をモデリングする工程を含む、適用例２３の方法。

適用例２６：
工程ｋ）は、前記第３の試験セル上に前記第１０回計測値を側方フィードし、前記第２の試験セル上で前記第９回計測をモデリングする工程を含む、適用例２６の方法。

適用例２７：
前記第３の試験セルに対する前記第１０回計測値を用い前記第４の試験セルに対する第１１回計測をモデリングする工程をさらに含む、適用例２３の方法。

適用例２８：
前記第３の試験セルに対する前記第１０回計測値を側方フィードし、前記第４の試験セルに対する前記第１１回計測をモデリングする、適用例２７の方法。

適用例２９：
前記第１回計測にはレジストの露光前の前記レジストの高さの計測が含まれ、前記第２回計測には前記レジストの露光後の前記レジストの前記高さの計測が含まれる、適用例１の方法。

適用例３０：
半導体デバイスの製造中の度量衡計測装置であって、
材料層あるいは材料層内に形成されたパターンに対する１つ以上の種別の度量衡計測を行なうよう構成した度量衡計測ツールと、
前記度量衡計測ツールに結合したコンピュータプロセッサと、
前記プロセッサに結合したコンピュータメモリで、前記コンピュータプロセッサによる実行時に前記度量衡計測ツールに、
ａ）一部製造されたデバイスの層内に形成された第１の試験セルに対する第１回計測のモデリングと、
ｂ）前記層内の第２の試験セルに対する第２回計測と、
ｃ）前記第２回計測から前記第１回計測の前記モデリングへの情報のフィードと、
ｄ）前記第１と第２の試験セルを含む前記層上に平版印刷パターンが形成された後、それぞれａ）とｂ）からの情報を用いて前記第１と第２の試験セル上でそれぞれ第３回計測と第４回計測のモデリングとを行なわせるコンピュータ可読命令を組み入れたコンピュータメモリとを備える、装置。

適用例３１：
半導体デバイスの製造に使用する試験構造であって、
基板と、
前記基板上に形成されるかもしくは前記基板表面の材料層内に形成された２つ以上の試験セルとを備え、前記２つ以上の試験セルのそれぞれが前記基板上に形成されるかもしくはその上に形成された材料層上に形成された複数の試験パターンを含んでおり、前記試験セルは、前記基板あるいはその上に形成された１つ以上の材料層に対し行なわれた２つ以上の平版印刷工程に関連する度量衡計測用に構成されており、少なくとも１つの平版印刷工程について、前記２つ以上の試験セルのうちの少なくとも２つが実質同じ試験パターンでもってパターン形成され、少なくとも１つの平版印刷工程について、前記２つ以上の試験セルのうちの１つだけがパターン形成され、２つ以上の試験セルのうちのその他はパターン形成されないままとし、２つ以上の試験セルのそれぞれにおける試験パターンおよび／または前記２つ以上の試験セルのうちの２つ以上の間の前記パターンの差異が、度量衡計測の前方フィードまたは側方フィードを促すよう構成した、試験構造。

適用例３２：
各セル内の前記パターンおよび／またはセル間の前記パターンの前記差異を目的に合わせ設定、すなわち度量衡計測値内の適合パラメータの数を低減するようにした、適用例３１の試験構造。

適用例３３：
前記２つ以上の試験セルは少なくとも４個のセルを含み、そのうち少なくとも２個が実質一方向を向くパターンを有し、少なくとも他の２個が第１の方向に実質垂直な方向を向く類似のパターンを有する、適用例３１の試験構造。

適用例３４：
前記２つ以上の試験セルは少なくとも３個のセルを含み、そのうち少なくとも１個が撮像ターゲットを含む、適用例３１の試験構造。

適用例３５：
前記２つ以上の試験セルは、回折格子ターゲットを含む第１および第２のセルと皮膜肉厚ターゲットを含む第３のセルとを含む３個のセルで構成される、適用例３１の試験構造。

Claims

半導体製造中の度量衡計測方法であって、
ａ）一部製造されたデバイスの層内に形成された第１の試験セルに対する第１回計測をモデリングする工程と、
ｂ）前記層内の第２の試験セルに対する第２回計測を行なう工程と、
ｃ）前記第２回計測からの情報を前記第１回計測の前記モデリングにフィードする工程と、
前記第１と第２の試験セルを含む前記層上に平版印刷パターンが形成された後、ｄ）それぞれ工程ａ）とｂ）からの情報を用いてそれぞれ前記第１と第２の試験セルに対する第３回計測と第４回計測をモデリングする工程とを含み、
工程ｃ）は、前記第２回計測からの前記情報を前記第１回計測の前記モデリングに側方フィードする工程を含む、方法。
工程ａ）は、前記一部製造されたデバイスの前記層内に形成された前記第１の試験セルに対する臨界寸法度量衡計測をモデリングする工程を含む、請求項１に記載の方法。
工程ｂ）は、前記層内の前記第２の試験セルに対し皮膜度量衡計測を行なう工程を含む、請求項１に記載の方法。
工程ｄ）は、オーバーレイ度量衡において第３回計測をモデリングする工程を含む、請求項１に記載の方法。
工程ｄ）は、臨界寸法度量衡用に第４回計測をモデリングする工程を含む、請求項１に記載の方法。
工程ｄ）は、前記第１の試験セルに対する前記第１回計測値を前方フィードし、前記第１の試験セルに対する前記第３回計測をモデリングする工程を含む、請求項１に記載の方法。
工程ｄ）は、前記第２の試験セルに対する前記第２回計測値を前方フィードし、前記第２の試験セルに対する前記第４回計測をモデリングする工程を含む、請求項１に記載の方法。
工程ｄ）は、前記第２の試験セルに対する前記第４回計測値を側方フィードし、前記第１の試験セルに対する前記第３回計測をモデリングする工程を含む、請求項１に記載の方法。
ｅ）前記層上にエッチングが行なわれた後、前記層内の前記第２の試験セルに対する第５回計測をモデリングする工程と、
ｆ）前記層内の第３の試験セルに対し第６回計測を行なう工程と、
ｇ）前記第６回計測からの情報を前記第５回計測の前記モデリングにフィードする工程と、
前記第１と第２と第３の試験セルを含む前記層上に第２の平版印刷パターンが形成された後、ｈ）それぞれ工程ｆ）とｇ）からの情報を用いてそれぞれ前記第２と第３の試験セルに対する第７回計測と第８回計測をモデリングする工程とをさらに含む、請求項１に記載の方法。
工程ｅ）は、前記第２の試験セルに対する臨界寸法度量衡計測をモデリングする工程を含む、請求項９に記載の方法。
工程ｆ）は、前記第３の試験セルに対し皮膜度量衡計測を行なう工程を含む、請求項９に記載の方法。
工程ｇ）は、前記第６回計測から前記第５回計測の前記モデリングへ情報を側方フィードする工程を含む、請求項９に記載の方法。
前記第７回計測はオーバーレイ度量衡計測である、請求項９に記載の方法。
前記第８回計測は臨界寸法度量衡計測である、請求項９に記載の方法。
工程ｈ）は、前記第２の試験セルについての前記第５回計測値を前方フィードし、前記第２の試験セルに対する前記第７回計測をモデリングする工程を含む、請求項９に記載の方法。
工程ｈ）は、前記第３の試験セルについての前記第６回計測値を前方フィードし、前記第３の試験セルに対する前記第８回計測をモデリングする工程を含む、請求項９に記載の方法。
工程ｈ）は、前記第３の試験セルに対する前記第８回計測値を側方フィードし、前記第２の試験セルに対する前記第７回計測をモデリングする工程を含む、請求項９に記載の方法。
さらに、前記第６回計測値からの情報を用い、前記層内の第４の試験セルに対し第９回計測をモデリングする工程を含む、請求項９に記載の方法。
前記第３の試験セルは撮像ターゲットを含む、請求項９に記載の方法。
第４の試験セルに対する第９回計測が、前記第３の試験セルに対する前記第６回計測値の前方フィードを含む、請求項１９に記載の方法。
第４の試験セルに対する第９回計測が、前記第３の試験セルに対する前記第８回計測値の側方フィードを含む、請求項１９に記載の方法。
前記層に対し第２のエッチングが行なわれた後、
ｉ）前記第２の試験セルに対する第９回計測をモデリングする工程と、
ｊ）前記第３の試験セルに対する第１０回計測をモデリングする工程と、
ｋ）前記第３の試験セルに対する前記第１０回計測からの情報をフィードし、前記第２の試験セルに対する前記第９回計測をモデリングする工程とをさらに含む、請求項９に記載の方法。
工程ｉ）は、前記第２の試験セルに対し臨界寸法度量衡計測をモデリングする工程を含む、請求項２２に記載の方法。
工程ｊ）は、前記第３の試験セルに対し臨界寸法度量衡計測をモデリングする工程を含む、請求項２２に記載の方法。
工程ｋ）は、前記第３の試験セル上に前記第１０回計測値を側方フィードし、前記第２の試験セル上で前記第９回計測をモデリングする工程を含む、請求項２２に記載の方法。
前記第３の試験セルに対する前記第１０回計測値を用い前記第４の試験セルに対する第１１回計測をモデリングする工程をさらに含む、請求項２２に記載の方法。
前記第３の試験セルに対する前記第１０回計測値を側方フィードし、前記第４の試験セルに対する前記第１１回計測をモデリングする、請求項２６に記載の方法。
半導体製造中の度量衡計測方法であって、
ａ）一部製造されたデバイスの層内に形成された第１の試験セルに対する第１回計測をモデリングする工程と、
ｂ）前記層内の第２の試験セルに対する第２回計測を行なう工程と、
ｃ）前記第２回計測からの情報を前記第１回計測の前記モデリングにフィードする工程と、
前記第１と第２の試験セルを含む前記層上に平版印刷パターンが形成された後、ｄ）それぞれ工程ａ）とｂ）からの情報を用いてそれぞれ前記第１と第２の試験セルに対する第３回計測と第４回計測をモデリングする工程とを含み、
前記第１回計測にはレジストの露光前の前記レジストの高さの計測が含まれ、前記第２回計測には前記レジストの露光後の前記レジストの前記高さの計測が含まれる、方法。
半導体デバイスの製造中の度量衡計測装置であって、
材料層あるいは材料層内に形成されたパターンに対する１つ以上の種別の度量衡計測を行なうよう構成した度量衡計測ツールと、
前記度量衡計測ツールに結合したコンピュータプロセッサと、
前記プロセッサに結合したコンピュータメモリで、前記コンピュータプロセッサによる実行時に前記度量衡計測ツールに、
ａ）一部製造されたデバイスの層内に形成された第１の試験セルに対する第１回計測のモデリングと、
ｂ）前記層内の第２の試験セルに対する第２回計測と、
ｃ）前記第２回計測から前記第１回計測の前記モデリングへの情報のフィードと、
ｄ）前記第１と第２の試験セルを含む前記層上に平版印刷パターンが形成された後、それぞれａ）とｂ）からの情報を用いて前記第１と第２の試験セル上でそれぞれ第３回計測と第４回計測のモデリングとを行なわせるコンピュータ可読命令を組み入れたコンピュータメモリとを備え、
前記モデリングへの情報のフィードは、前記第２回計測からの前記情報を前記第１回計測の前記モデリングに側方フィードする処理を含む、装置。
半導体デバイスの製造に使用する試験構造であって、
基板と、
前記基板上に形成されるかもしくは前記基板表面の材料層内に形成された２つ以上の試験セルとを備え、前記２つ以上の試験セルのそれぞれが前記基板上に形成されるかもしくはその上に形成された材料層上に形成された複数の試験パターンを含んでおり、前記試験セルは、前記基板あるいはその上に形成された１つ以上の材料層に対し行なわれた２つ以上の平版印刷工程に関連する度量衡計測用に構成されており、少なくとも１つの平版印刷工程について、前記２つ以上の試験セルのうちの少なくとも２つが実質同じ試験パターンでもってパターン形成され、少なくとも１つの平版印刷工程について、前記２つ以上の試験セルのうちの１つだけがパターン形成され、２つ以上の試験セルのうちのその他はパターン形成されないままとし、２つ以上の試験セルのそれぞれにおける試験パターンおよび／または前記２つ以上の試験セルのうちの２つ以上の間の前記パターンの差異が、度量衡計測の側方フィードを促すよう構成した、試験構造。
各セル内の前記パターン、および／またはセル間の前記パターンの前記差異は、度量衡計測値における適合パラメータの数を低減するように構成されている、請求項３０に記載の試験構造。
前記２つ以上の試験セルは少なくとも４個のセルを含み、そのうち少なくとも２個が実質一方向を向くパターンを有し、少なくとも他の２個が第１の方向に実質垂直な方向を向く類似のパターンを有する、請求項３０に記載の試験構造。
前記２つ以上の試験セルは少なくとも３個のセルを含み、そのうち少なくとも１個が撮像ターゲットを含む、請求項３０に記載の試験構造。
半導体デバイスの製造に使用する試験構造であって、
基板と、
前記基板上に形成されるかもしくは前記基板表面の材料層内に形成された２つ以上の試験セルとを備え、前記２つ以上の試験セルのそれぞれが前記基板上に形成されるかもしくはその上に形成された材料層上に形成された複数の試験パターンを含んでおり、前記試験セルは、前記基板あるいはその上に形成された１つ以上の材料層に対し行なわれた２つ以上の平版印刷工程に関連する度量衡計測用に構成されており、少なくとも１つの平版印刷工程について、前記２つ以上の試験セルのうちの少なくとも２つが実質同じ試験パターンでもってパターン形成され、少なくとも１つの平版印刷工程について、前記２つ以上の試験セルのうちの１つだけがパターン形成され、２つ以上の試験セルのうちのその他はパターン形成されないままとし、２つ以上の試験セルのそれぞれにおける試験パターンおよび／または前記２つ以上の試験セルのうちの２つ以上の間の前記パターンの差異が、度量衡計測の前方フィードまたは側方フィードを促すよう構成した、試験構造であり、
前記２つ以上の試験セルは、回折格子ターゲットを含む第１および第２のセルと皮膜肉厚ターゲットを含む第３のセルとを含む３個のセルで構成される、試験構造。